具有平面構圖表面的多片組件和集成電路襯底的製作方法

2023-06-14 05:43:16 2

專利名稱：具有平面構圖表面的多片組件和集成電路襯底的製作方法
技術領域：
本發明涉及具有平面表面的多片組件和集成電路襯底、由此構成的多層互連結構、以及它們的製造方法。
在高密度互連技術領域中，把很多集成電路晶片物理地和電氣地連接到一個單獨的襯底，通常稱為多片組件(MCM)。為實現高的布線和封裝密度，需要在襯底上製造多層結構，以使各集成電路互相連接。通常，襯底中的金屬電源線層和地線層，由象聚醯亞胺那樣的電介質層分開。嵌入其它電介質層中的是具有通路(孔)的金屬導線(大約8至25μ寬)，這些導線在信號線間或者向金屬電源線層和地線層提供電連接。通常，鄰近層是這樣形成以致於初始信號傳送方向相互正交。因為，通常導體形貌在寬度上是窄的，在垂直方向是厚的(厚度在5到10μ範圍內)，並且必須通過微印刷技術構圖，因此，產生基本上平坦和光滑的(即平面的)各構圖層用作下一層的基底是重要的。
如果表面不是平坦和光滑的，就會產生很多製造問題。在多層結構中，一個平坦的表面，對於層與層之間保持均勻工藝參數是非常重要的。一個非平坦的表面會導致光致抗蝕劑的厚度產生變化，這就需要與圖形或層相關聯的工藝條件。這種與層相關聯的工藝，大大地增加了工藝複雜性，導致線寬變化，產量減少。於是，在製造多層結構時，在製造每一層後，保持平坦的表面，可允許進行相同的層與層間的工藝處理。
過去，製造平面形表面的很多方法已被結合到製造高密度互連結構和集成電路晶片的方法中。製造MCMs的最原始方法之一，被稱為Honeywell方法，其中用等離子體腐蝕將通路蝕成電介質，沿側壁濺射導電金屬(如銅)。這會產生一個非平面的通路，該通路不能層層重疊，因此損耗了布線密度。採用Honeywell方法，通過電鍍或負腐蝕製造導線。通過多次塗覆用於實現合格的平整度的聚醯亞胺，使導線和通路平面化。採用多次塗覆和厚的聚醯亞胺不但費時而且會在襯底上產生很大的應力。
在美國專利4，705，606號公開的另一種方法中，在電介質中形成通路或溝槽後，再通過選擇性電鍍填充它們。這種方法會受到限制，即需要把全部的導線和通路電連接到基片的邊緣，以便用來輸送電鍍電流。這就給該電路提出了不實用的設計約束條件。若採用無電鍍，則工序是緩慢的，並且選擇性澱積難以實現。在工序中的一個階段，與電鍍的形貌相連並在均勻的或選擇性加熱後變成絕緣的附加電路元件，象美國專利4，661，214號公開的那樣，增加了工藝複雜性並且不允許導線形貌中的側壁鈍化。
另一種現有的方法，包括在光致抗蝕劑圖形中電鍍形貌，用很厚的聚醯亞胺電介質塗覆它們，利用機械磨光使複合的結構平面化。採用這種方法的問題包括缺乏研磨終點的檢測方法，在工藝處理中磨料的結合，劃傷，由於研磨產生的機械剪切應力，以及在清潔房間中的磨料汙染。在任何實際的此類工藝的實施過程中，這些問題都會是嚴重的限制條件。
利用無機電介質材料(例如SiO2)和比多片組件所用線寬小得多的線寬製造的集成電路，為了產生平面表面，使用了不同的方法。這些方法包括電介質的化學汽相澱積和旋轉澱積。在精細間隔的線條之間，化學汽相澱積會留下空洞，旋轉澱積的電介質需要多次複雜的塗覆。
由於存在與現有的在MCMs和集成電路晶片上形成平面表面的嘗試相聯繫的諸多問題，如上面描述的那些問題，因而需要一種用於在電介質中形成平面導體的高效、迅速和簡單的方法。
總的說來，本發明的目的是克服現有技術方法的缺點，所述方法是在高密度互連(MCMs)和集成電路上形成平面表面的方法。
更具體地說，本發明的一個目的是提供一種方法，即，在襯底上用導體填充電介質的形貌，形成一個平面的構圖表面。重複這種方法形成多層的高密度互連襯底。此外，使用該方法還可以形成具有平面表面的集成電路。
本發明的另一目的是提供具有平面的導體和電介質表面的集成電路晶片和MCMs。
本發明提供一種用於在襯底上填充電介質的形貌產生平面表面的方法，它包括以下步驟提供具有表面的襯底，該表面具有在電介質材料中限定的溝槽或凹面圖形;
在構圖的表面上澱積一層導體，該導體層的第一部分覆蓋電介質材料，該導體層的第二部分填充形貌，第一和第二部分由該導體層薄的側壁部分連接;
用光致抗蝕劑塗覆基片，並使其具有下面的襯底圖形相同的圖形;
在防止導體層側壁部分橫向腐蝕的條件下，腐蝕掉導體層，由此，所述的填充面貌的導體層的第二部分基本上是無損傷的;
除掉光致抗蝕劑，產生一個具有基本上平面的構圖表面的襯底。
本發明還提供用上述方法製備的具有平面構圖表面的集成電路晶片。
本發明進一步提供多層互連結構，它包括多個構圖的導體層，這些層具有按上述方法製備的基本上平面的表面。
本發明的方法也可以與已知的方法相結合，用於改善電路晶片構圖表面的平整度，如下文詳述的那樣。


圖1A-1F用剖面圖顯示為製備具有平面構圖表面的MCMs而用來形成導體/電介質層的各步驟。
圖2是在聚醯亞胺層中多次加工的銅導線層的掃描電子顯微照片，所述層基本上是平面的。
圖3是一個輪廓曲線測定儀掃過一個通路結構的掃描軌跡，它顯示出該結構的良好平面性和導線厚度。用下文描述的聚醯亞胺層，可以使加工好的線/通路結構連續地鈍化和平面化。
圖4A-4E顯示本發明的另一個實施例，其中，本發明的方法被設計成代替現有方法中的電鍍。
圖5A是一個已製成的填充通路孔的掃描電子顯微照片，該孔具有位於聚醯亞胺層上面的相連的銅導線和導線層(面)，該聚醯亞胺層具有5μm厚的通路孔。
圖5B是圖5A的一通路的近距觀視圖，它顯示出高的平整度。
圖1A-1F以簡圖形式顯示出包括製造具有平面構圖表面的導體和電介質層的本發明方法的各步驟。
圖1A顯示出其上具有形貌4的圖形的襯底2，形貌4是在一層電介質材料6中形成的。襯底2可以由任何在多片組件或集成電路技術領域中被視為標準的材料製成。一種優選的襯底是氧化矽片。
本發明的電介質的特性不是臨界的(critical)。對於高密度互連，優選光敏聚醯亞胺;然而，用其它方法構圖的非光敏聚醯亞胺或無機電介質(例如，氮化矽、氧化矽、或玻璃)也可被使用。用於使電介質構圖的其它方法包括化學溼選方法、活性離子方法、或雷射腐蝕方法。未曝光的光敏聚醯亞胺是容易在光刻構圖工藝使用的顯影液中溶解的，顯影液可以是如γ-丁丙酯、環戊酮、環乙酮和類似物。由顯影液溶解光敏聚醯亞胺的阻力，由於用紫外光照射聚醯亞胺可能被大大增加了。
優選的光敏聚醯亞胺的例子是可買到的、Ciba-Geigy公司的商標為PROBIMIDTM400的系列產品。其它的例子包括由Hitachi Chemicals生產的PAL、由E.I.Dupont de Nemous Co.生產的PYRALINTMPD、以及由Toray Industries生產的PHOTONEECETM和類似產品。
聚醯亞胺形貌4包括通路、溝槽或凹面。這些形貌可能由等離子體腐蝕或如上所述的利用光敏聚醯亞胺的微平板印刷製造。溝槽限定各線，當用導電材料填充溝槽時，該線在一個平面內傳輸信號，該平面與MCM襯底和集成電路的平面相一致。通路是一些孔，當用導電材料填充這些孔時，這些孔與不同導體層上的各線互連。凹面是任何希望用導電材料填充的其它區域。露出這些形貌的或者在其中原始形成有這些形貌的襯底表面，在下文中被稱為「構圖表面」。
包含形貌圖形的MCM或集成電路晶片在下步工序中被覆蓋，至少在它的構圖表面上被一層導體材料覆蓋。參見圖1B。在襯底2的表面上，在電介質層6中確定的形貌4，被導體12覆蓋。通常用濺射澱積形成導體層。也可以採用蒸發技術，特別是，如果在澱積前利用離子槍進行預清潔處理，則有利於附著。導體可以是本領域技術人員公知的任何導電材料。優選的導體是金屬，特別優選的導體是銅。
構圖表面的形貌通過澱積一層導體材料填充，導體材料層的厚度近似等於電介質層的厚度。可以這樣控制濺射澱積過程，即，由導體澱積的側壁覆蓋厚度大大地小於該形貌(溝槽或通路)底部的厚度。可以通過濺射參數控制側壁的厚度，特別是氣壓和基片相對於濺射澱積陰極的取向。如在圖1B所看到的那樣，導體層採用三部分結構第一部分8直接地鋪在電介質層的上面，第二部分10填充形貌，第三部分12構成薄的側壁。
在本發明的一個優選方法中，在構圖表面上澱積導體層之前，一般先澱積一層薄的附著金屬層(例如5-200nm)，最好選鉻或鈦，以保證導體對襯底的良好附著。附著金屬14也作為導體10(例如銅)形貌的側面和底面的特有的鈍化層。鈍化能夠增強聚醯亞胺中銅導體的抗蝕性，從而產生一種高可靠性的互連結構。
參見圖1C，在下步工序，導體層被覆蓋一層抗蝕材料，並且用與所用的電介質圖形相類似的掩蔽圖使之構圖。使用「類似」一詞，意指基本上相同或相同的掩蔽圖。優選的抗蝕劑是光致抗蝕劑。如圖1C所示的那樣，構圖後，導體層的側壁部分和在該形貌中的導體層部分仍然被抗蝕材料16所覆蓋。抗蝕材料將延伸覆蓋電介質上面導體層的一小部分。抗蝕材料的延伸，採用機翼狀結構18的形式，其大小可以通過適當選擇光掩蔽尺寸(掩蔽偏移)進行控制。
參見圖1D，在下步工序，利用腐蝕步驟去掉電介質材料上面不想要區域的導體材料。為實現本發明的平面結構，腐蝕步驟是重要的。它必會導致填充形貌的導體材料22的最小損耗。
當使用銅作為填充形貌的導體材料22時，優選採用各向異性銅腐蝕劑。噴塗各向異性的銅腐蝕劑，從電介質6上面把不想要區域上的銅除掉。同時，腐蝕劑從機翼狀結構18的下面去除銅，直到導體材料22。在電路板工業中使用的是各向異性銅腐蝕劑，並常稱之為「細線銅腐蝕劑」。這些腐蝕劑的賣主，通常要求這些腐蝕劑包含一種專用的表面活化添加劑或者所謂的「填充劑」，它一般塗覆到要被腐蝕的形貌的側壁上(在本發明中，這些區域在機翼狀結構的下面)。這種塗覆可防止結構16下面導體的橫向腐蝕。
由於兩種原因，在導體22的邊緣處腐蝕速率顯著降低。第一，由於沿著窄的側壁區域20，所濺射的導體(銅)的截面狹窄，腐蝕劑必須透入很深的縫隙。在這狹窄的縫隙中，腐蝕劑被消耗並且不能迅速補給，特別是在採用噴塗方向施加腐蝕劑的情況下。第二，由於填充劑的積累，下切的橫向腐蝕速率也被減小。因此，在區域20的邊緣腐蝕工藝減速或中止。這種中止產生一個幾乎平面的表面，該表面包括電介質6的上表面和導體22的上表面。在區域20形貌的邊緣處存在最小的溝。這種自限制特性提供了一個腐蝕終點，並使過腐蝕具有大的工藝容限。
特別優選的各向異性銅腐蝕劑是Olin Hunt′s Ac-Cu-Fine
和Ac-Cu-Guard
Plus。Ac-Cu-Fine
和Ac-Cu-Guard
Plus是高緩衝的以鹼/氨為基體的腐蝕劑。其它可能採用的銅腐蝕劑是在美國專利4，952，275中描述或引用的那些腐蝕劑。
如果使用鋁做導體，也可用等離子體腐蝕除掉不想要的導體區域。不過，如上所述，銅是優選的導體，至少部分原因是，銅比鋁有更好的導電性。
也可能採用其它種類的腐蝕劑或那些無填充劑的腐蝕劑。例如，把不含填充劑的腐蝕劑噴塗到如圖1C所示的表面，可以產生如圖1D所示的所希望的結構。因為，機翼狀結構18將至少部分地阻擋腐蝕劑流近圖1D中所示的區域20中的導體。該腐蝕劑仍將被消耗在「中止」區域20中。
在上述步驟完成後，光致抗蝕劑16，包括機翼狀結構18，用標準的清除抗蝕劑步驟除掉，產生一個如圖1E所示的基本上平面的結構。如上所述，在腐蝕作用中止時，在區域20中銅導線22有最小的溝。
在引入導體層(圖1B中的8、10、12)之前，在澱積附著層14(見圖1B)後，通過施加一個與附著金屬層14相同的薄層到導線22的頂部，導線22(參見圖1E)可以充分隱埋在鈍化層中。於是把一個附加的薄附著金屬層濺射在襯底上，然後在該線上層限定抗蝕劑圖形作為腐蝕掩蔽。爾後，同時腐蝕掉兩個附著金屬層，製成如圖1F所示的充分鈍化的導線。圖1F中隱埋的附著金屬層26，充分鈍化該導線，並且用作粘附下一層聚醯亞胺層。如上所述，優選的附著金屬層是一薄的鉻層。
圖3是輪廓曲線測定儀對一個通路結構的測定軌跡，它顯示出良好的結構平整性和導線厚度。
圖1A-1F所示的各步驟組成的工序可以重複，重複是通過在如圖1F所示的結構上澱積的新電介質層中形成的形貌進行的。重複的結果是形成一個完整的多層互連結構，該結構具有導線、電源線層、地線層和互連通路。圖2是一個掃描電子顯微照片，其顯示出在聚醯亞胺層中用這種方法製成的一層銅導線，該層基本上是平面的。在下述意義上，生產圖2所示的結構的圖1A-1F所示的全部工藝步驟是簡單的和積木式的，即，在製造各層時，多次使用包含少數步驟的相同加工工序(或加工組件)。在每一次製造加工組件後，都形成一個基本上平坦的表面，它作為好的起始表面用於平板印刷下一層。另外，在這種方法中，鈍化導線是很容易的。因為，如果在澱積導體層之前澱積一附著層，則底部和側面已經被固有地鈍化。以前的導體鈍化方法，包括在澱積電介質之前，或者用電鍍或用濺射製造導線，需要在嚴重起伏不平的表面上進行平板印刷和腐蝕，該表面的外形高度等於導體厚度。這使平板印刷遇到困難，如果光致抗蝕劑覆蓋層在導體側壁處不完整，在鈍化層被無意識地除去的位置，將形成一個易腐蝕的區域。這可能限制多層互連結構的壽命和效果。
總結以上公開的內容，本發明方法的最佳實施例，包括下述步驟(1)提供一個MCM或集成電路的襯底，該襯底由塗覆光敏聚醯亞胺電介質的氧化矽製成，並且用等離子體腐蝕或者微平板印刷在聚醯亞胺中形成形貌;
(2)在聚醯亞胺和氧化矽襯底上澱積鉻或鈦的薄附著層;
(3)通過濺射澱積將銅層覆蓋在聚醯亞胺和矽襯底上，銅層具有填滿通路和溝槽的厚度;
(4)用光致抗蝕劑塗覆銅層，塗覆時採用與在聚醯亞胺中形成通路和溝槽時相同的掩模和相同的對準方式;
(5)用各向異性的銅腐蝕法腐蝕掉通路和溝槽以外的銅;
(6)除掉光致抗蝕劑;
(7)用鉻或者鈦層鈍化銅形貌的頂部，由此將銅形貌完全埋在附著層中(銅形貌的側面和底面已用以前澱積的附著層鈍化);
(8)用光致抗蝕劑塗覆附著金屬層，塗覆時採用與腐蝕銅時相似的掩蔽圖和相同的對準方式;
(9)腐蝕掉光致抗蝕劑區域以外的附著金屬層;
(10)除掉光致抗蝕劑。
為了生產平面的銅導體和通路，上述的方法也可以與現有的工藝結合。在一個特殊的例子中，通過在整個襯底上澱積一導電鍍層而在電介質中形成通路的方法已被公知。在適當的腐蝕步驟後，在光致抗蝕劑中開一個溝槽，溝槽的一端越過通路並延伸到要被電鍍的連接導線處。在通路孔中的電鍍和在溝槽中的電鍍同時進行，由於通路中的電鍍是各向同性的澱積過程，在通路側壁上的電鍍使得大小不同的通路以不同的速率電鍍。這導致大小不同的通路具有不均勻的通路高度，例如電源通路和較小的信號通路。在下文中把這種方法稱為「電鍍方法」。
在該電鍍方法中，還有許多步驟，用於限定電鍍溝槽的厚光致抗蝕劑，必須從襯底上的深的通路孔中或者凹陷處清除掉。由於表面張力和重力，在基片上的任何溝槽或通路處，光致抗蝕劑趨於積累，而且，由於在這樣的位置處厚度的增加，難以完全使光致抗蝕劑顯影。這是一個實際困難，它需要經常的檢查或徹底的等離子體除渣(descumming)步驟，以保證在通路孔的底部不存在光致抗蝕劑殘渣。
為了避免上述製造問題，上述的如圖1A-1F所示的本發明的方法，可用作改進的銅導體製造方法，以代替上述的電鍍方法。類似圖1A所示的那樣，按前述方式用等離子體腐蝕或微平板印刷光敏聚醯亞胺形成通路後，在聚醯亞胺表面上，可能製造出通路和導線的組合結構。該方法的各步驟如下文所述。
參見圖4A，用四層結構覆蓋電介質30和通路40，該四層結構是濺射到襯底上的。四層結構由鈦(或鉻)層32、銅層34、鈦或鉻層36以及銅層38組成。把最下面的銅層34澱積到所要求的導線厚度。上面的銅層38的厚度近似等於電介質30的厚度。
參見圖4B，用產生通路用的掩模使光致抗蝕劑構圖，在通路內和靠近通路處，留下一小塊抗蝕劑42。與圖1A-1F相應的上述相同類型的腐蝕技術，可以被用作除去上面的銅層38。
最終結構如圖4C所示。通過腐蝕除去上面的銅層的過程在「中止」區44停止。這裡部分原因是在橫向腐蝕方向上腐蝕速率減至最小。第二層鉻或鈦在垂直方向限制腐蝕，該金屬層對銅腐蝕劑起阻止作用。然後除去抗蝕劑46，形成的第二光致抗蝕劑圖形用作腐蝕掩模，該掩模具有要求的附著在通路上的導線的形狀。在起阻止腐蝕作用的鉻或鈦層36被腐蝕後，該結構如圖4D所示。再利用同樣的噴射腐蝕，除去多餘的銅。當除掉光致抗蝕劑後，填充的通路就製成了，該通路具有與其相連的連接線。這個結構有一個基本上平的頂面(見圖4E)。
圖5A是一個已填充好的通路孔的掃描電子顯微照片，該孔具有連接的銅導線和導線層(面)，它們位於帶5μ厚的通路孔的聚醯亞胺上面。圖5B是這些通路中的一個通路的近距觀視圖，它顯示出高的平整度。如上所討論的，製成的線/通路結構可以接著被鈍化，並再用附加的聚醯亞胺層覆蓋，該層可通過本發明的方法被構圖和平面化。
與電鍍工藝比較，這種代替電鍍方法中通路和導線的電鍍的濺射工藝具有製造工藝簡單之優點，即，製造工藝步驟較少，控制厚度較大，導體和通路均勻。上述方法具有固有的優點，即把光致抗蝕劑留在片中通路或導線凹陷處，因為它是一種減除(subtractive)方法，這就消除了用附加的方法從深的凹陷處清除抗蝕劑的困難。因此，為保證通路的充分開放，就不需要徹底的等離子體除渣和檢查。
儘管以各種實施例的形式描述了本發明，包括最佳實施例和各種參量，但在閱讀前面的說明書後，一個本領域的普通技術人員，在沒有離開本發明公開的主要概念的情況下，將能夠實現各種變化、等同物替代和其它替換。因此，所期望的專利證書授予的保護範圍，將只能由附屬的權利要求書及其等同物所包含的定義來限定。
權利要求
1.一種填充襯底中的電介質形貌而使所述襯底上產生平面構圖表面的方法，包括下列步驟提供一個襯底，該襯底具有一個包含由電介質限定的形貌的圖形的表面；在所述襯底的表面上澱積一導體層，所述導體層的第一部分覆蓋所述的電介質材料，所述導體層的第二部分填充所述的形貌，所述導體層的薄的側壁部分連接所述的第一和第二部分；用抗蝕劑塗覆所述的晶片，並使所述的抗蝕劑具有與所述形貌的圖形相似的抗蝕劑圖形；在防止所述導體層的所述側壁部分橫向腐蝕的條件下，腐蝕掉除填充所述形貌的所述第二部分以外的所述導體層；以及除去所述的抗蝕劑，產生一個由電介質材料和導體層的第二部分形成的基本上平的構圖表面。
2.根據權利要求1的方法，其中所述的形貌包括凹面、溝槽或通路。
3.根據權利要求1或2的方法，進一步包括，在所述的澱積步驟之前，用促進粘合和鈍化的材料塗覆所述的集成電路基片，所述材料粘合所述的導體和所述的襯底，在去掉抗蝕劑步驟後，用較多的促進粘合和鈍化的材料，塗覆所述的平面構圖表面，並且使該表面構圖，由此，隱埋和鈍化導體層。
4.根據權利要求3的方法，其中所述的促進粘合和鈍化的材料包含由鉻和鈦中選擇的一種金屬。
5.根據權利要求3的方法，進一步包括在使所述的平面構圖表面塗覆和構圖後，用較多的所述電介質材料覆蓋所述的平面構圖表面，用一個電路形貌圖形使所述的電介質材料構圖;實施所述填充形貌的各步驟;然後多次重複全部的所述步驟，由此產生多層互連結構。
6.根據權利要求1或2的方法，其中所述的襯底由氧化矽組成，所述的電介質材料由聚醯亞胺組成，所述的導體由銅組成。
7.根據權利要求1或2的方法，其中所述的形貌通過對所述的電介質材料的等離子體腐蝕或光刻產生。
8.根據權利要求1或2的方法，其中，利用濺射澱積所述的導體。
9.根據權利要求1或2的方法，其中，利用蒸發澱積所述的導體。
10.根據權利要求1或2的方法，其中，所述的導體由銅組成，並且用各向異性銅腐蝕劑實現所述的腐蝕。
11.根據權利要求10的方法，其中，所述的各向異性銅腐蝕劑包含一種填充劑。
12.根據權利要求1或2的方法，其中，所述的導體由銅組成，並且通過噴塗腐蝕劑實現所述的腐蝕。
13.根據權利要求1或2的方法，其中每一所述的導體層的所述第二部分具有等於所填充形貌的深度的厚度。
14.根據權利要求1或2的方法，其中在所述腐蝕步驟後，所述的抗蝕劑有一個相連的機翼狀結構。
15.根據權利要求1或2的方法，其中所述的導體材料是鋁，並且利用等離子體腐蝕實現所述的各向異性腐蝕。
16.根據權利要求15的方法，其中所述的等離子體腐蝕是活性的離子腐蝕。
17.根據權利要求1或2的方法，其中所述的電介質材料由氧化矽、氮化矽、或玻璃組成。
18.一種集成電路晶片，具有一個基本上平面的構圖表面，該表面包括按照權利要求1的方法填充的形貌。
19.一種採用權利要求5的方法製備的多片組件。
全文摘要
本發明為一種填充襯底的形貌而使該襯底上產生平面構圖表面的方法，包括提供一個包含形貌圖形的襯底；在其上澱積一層導體，導體層的第一部分覆蓋電介質材料，第二部分填充形貌，第三側壁部分與第一和第二部分相連；用光致抗蝕劑塗覆襯底，使光致抗蝕劑具有與形貌圖形相似的圖形；在防止導體層側壁部分橫向腐蝕的條件下，腐蝕掉該導體層的除第二部分以外的所有部分；再除去光致抗蝕劑。
文檔編號H01L21/48GK1070287SQ9210159
公開日1993年3月24日 申請日期1992年2月11日 優先權日1991年2月11日
發明者傑伊·馬丁·凱什, 安德魯·弗蘭克·伯奈特 申請人:波音公司