用於控制數據傳輸的相變隨機存取存儲裝置的製作方法

2023-06-14 11:18:16

專利名稱：用於控制數據傳輸的相變隨機存取存儲裝置的製作方法
技術領域：
在此描述的實施例總的來說涉及相變隨機存取存儲裝置，以及具體地說，涉及用 於控制數據傳輸的相變隨機存取存儲裝置。
背景技術：
相變隨機存取存儲器(下文中稱為「PRAM」)裝置包括單位單元，每一個單位單 元包括耦合到字線的開關器件(如二極體)，和耦合到位線的單個元件可變電阻器(GST ； GexSbyTez)。這種PRAM能夠通過響應於電脈衝可逆向地控制GST的物理相而將數據儲存在 單位單元中。通常，PRAM裝置連同其他相變存儲裝置具有分級結構。例如，PRAM裝置包括多個 存儲體(bank)，每一個存儲體具有多個存儲格(mat)。每單個存儲格包括布置為單元陣列 單位的子塊。通過這種結構，數據可以從選定的單元陣列被讀出，或從外部系統被寫入選定 的單元陣列。為了維持讀取或編程操作的功能穩定性，有必要針對讀操作，將讀取的數據保留 一預定的讀取時間，或針對寫入操作，將寫入的數據保留一預定的編程時間。因此，要求包 括單元陣列的每一個子塊具有用於將數據暫時保留在其中的鎖存電路。為了完成該要求， 必須擴大PRAM裝置並增加其集成密度。

發明內容
本發明的實施例提供一種實現提高面積效率的PRAM裝置。在實施例中，一種相變存儲裝置包括多個子塊；鎖存塊，經讀出總線與所述子塊 共同連接，並配置為鎖存來自所述子塊中的一格子塊的數據；以及比較器，與所述子塊共同 連接以從寫入總線接收數據，並配置為將所述鎖存塊的數據與所述寫入總線的數據進行比 較，以產生比較信號。在另一實施例中，一種相變存儲裝置包括包括多個子塊的存儲格；和鎖存塊，設 置在所述存儲格中並經讀出總線與所述子塊共同連接，配置為鎖存通過子塊選擇信號選定 的一個所述子塊的數據。在另一實施例中，一種相變存儲裝置包括多個子塊；鎖存塊，經讀出總線與所述 子塊共同連接，並配置為鎖存來自所述子塊中的一個子塊的數據；以及比較器，與所述子塊 共同連接以從寫入總線接收數據，並配置為將所述鎖存塊的數據與所述寫入總線的數據進 行比較，其中，當響應於寫入命令選定所述子塊中的一個子塊時，從所述選定的子塊中讀出 的數據被與來自所述寫入總線的數據相比較。
在另一實施例中，一種相變存儲裝置包括多個子塊；鎖存塊，經讀出總線與至少 兩個子塊共同連接，並配置為鎖存來自所述至少兩個子塊中的一個子塊的數據；以及比較 器，與至少兩個子塊共同連接以從寫入總線接收數據，並配置為將鎖存塊中的數據與來自 寫入總線的數據進行比較，以產生比較信號。下面在標題為「具體實施方式
」的部分描述這些和其他特徵、方面和實施例。


通過結合附圖的以下詳細描述，將更清楚地理解本發明主題的以上和其他方面、 特徵和其他優點，在附圖中圖1是說明根據本發明實施例的PRAM裝置的分級結構的方框圖。圖2是說明圖1中所示的單個存儲格和比較器之間的關係的方框圖。圖3是示意性說明圖2中所示的第一鎖存控制器的方框圖。圖4是根據圖2和圖3示意性說明已選定的和未選定的子塊中的數據流動的電路 圖。
具體實施例方式現在將參考其中示出一些示例性實施例的附圖，更加全面地描述各個示例性實施 例。然而，在此公開的具體結構和功能細節僅僅是用於描述示例性實施例的示例。然而，本 發明可以用許多替換形式來實現，並且不應當理解為僅限於在此所述的示例性實施例。因此，雖然示例性實施例能有各種修改或者替換形式，但是通過實例的方式在附 圖中示出其實施例並且在此詳細描述所述實施例。然而，應當理解，不存在將示例性實施例 限制為公開的具體形式的意圖，而相反地，示例性實施例將覆蓋落入本發明範圍內的所有 修改例、等同例和替換例。在整個附圖的描述中，相同的附圖標記指相同的元件。另外，應當理解，雖然第一、第二等這些術語可以在此用來描述各個元件，但是這 些元件不應當受到這些術語的限制。這些術語僅僅用來區別一個元件與另一個元件。例如， 在不脫離示例性實施例的範圍的情況下，第一元件可以表述為第二元件，且類似地，第二元 件可以表述為第一元件。如在此所用的，術語「和/或」包括一個或更多個相關聯的所列條 目的任何組合和所有組合。還將理解的是，當一元件被提到為「連接」或「耦合」到另一元件時，它可以是直接 連接或耦合到其他元件或者可以存在介入元件。相反地，當一元件被提到為「直接連接」或 「直接耦合」到另一元件時，不存在介入元件。用來描述元件之間關係的其他詞語應當以相 同的方式來理解(例如，「之間」與「直接之間」，「相鄰」與「直接相鄰」，等)。在此所用的術語僅僅是為了描述具體實施例的目的，不意圖限於示例性實施 例。如本文所用的，單數形式的「一(a)」，「一個(an)」和「該」意圖也包括複數形式，除 非上下文清楚地指示了其他的情況。還將理解的是，當本文使用詞語「包括(comprises， comprising) 」和/或「包含(includes，including) 」時，是指定存在所述及的特徵、整數、步 驟、操作、元件和/或部件，而不排除存在或增加一個或更多個其他特徵、整數、步驟、操作、 元件、部件和/或其組合。還應當注意的是，在一些可替換實施方式中，述及的功能/作用可以不按附圖中述及的順序發生。例如，基於涉及的功能/作用，兩幅被相繼示出的圖實際上可以基本上並 行地執行或者有時可以以相反的順序執行。為了更加具體地描述示例性實施例，將參考附圖詳細描述各個方面。圖1是說明根據本發明實施例PRAM裝置1的塊級別的分級結構的方框圖。參考圖1，PRAM裝置1包括多個存儲體10。存儲體10包括包含多個存儲單元(或 單位單元)的單元陣列。存儲體10可以形成為分級結構。具體地，每一個存儲體包括預定 單位的存儲塊，即多個存儲格10a、10b等，並且每一個存儲格包括多個子塊100、200等。在本發明的該實施例中，可以認為子塊100、200中的每一個包括單位單元陣列和 用於控制單位單元陣列的外圍電路(如檢測放大器和寫驅動器)。如上所述，通常地，每一個子塊配置有用於暫時保留數據的鎖存器。根據本發明的該實施例，多個子塊100、200等布置為共享單個數據鎖存電路。艮口， 每一個存儲格配置有單個的數據鎖存電路以提高面積效率。下文中，將更詳細地解釋與為了達到面積效率的數據鎖存電路相關的建議的配置。圖2是說明圖1中所示的單個存儲格和比較器之間的關係的方框圖。參考圖2，單 位存儲格(如10_a)包括多個子塊，即，第一子塊100和第二子塊200等，以及鎖存塊30。為了進行說明，假定PRAM裝置1每個存儲體包括八個存儲格，並且PRAM裝置1可 以以2位MLC( 『多級單元』)模式操作。也就是說，每一個存儲格可以分配有兩個DQ引腳， 以輸入2位的數據到該存儲格或從該存儲格輸出2位的數據。通過此結構，通過從選定的 存儲體中的每一個存儲格讀取2位的數據來實現從一個存儲體中讀取16位的數據。如圖2所示，第一子塊100包括單元陣列101、列選擇器(Y-開關)102、檢測放 大器塊103、寫驅動器塊105、寫驅動控制器104和第一鎖存控制器106。第二子塊200包括單元陣列201，列選擇器(Y-開關)202、檢測放大器塊203、 寫驅動器塊205、寫驅動控制器204和第二鎖存控制器206。雖然圖2中未示出，但是其它子塊具有與第一子塊100和第二子塊200類似的結 構。這些子塊100、200等被布置為共享設置於單位存儲格中的單個鎖存塊30。也就是 說，從子塊100、200等感測到的數據被保留在共享的鎖存塊30中，而不是被保持在各個子 塊中。根據本發明的實施例，提供控制信號用於選定子塊中的一個，使得僅來自於選定的子 塊的數據被保持在鎖存塊30中。該控制方案對於PRAM是可能的，因為與快閃記憶體不同，PRAM被 設計為每次選擇和編程每個存儲格中的單個單元，這防止編程電流集中在單個存儲格中。 由於響應於讀出命令，相應的存儲格中只有單個子塊被激活，故只有來自於該激活的子塊 的數據被保留在鎖存塊30中預定的時間。因此，沒有必要為每個子塊都配置鎖存電路。另 外，單個鎖存塊30設置在共享相同的字線的存儲格中的每一個的邊緣區域。另外，表明關 於哪一個子塊是相應的子塊的信息的信號被用作控制信號，用以將數據從該相應的子塊傳 輸到鎖存塊30。因此，根據本實施例，並非每個子塊都需要配置有鎖存電路，這提高了 PRAM 裝置的面積效率。下文中，為了避免重複描述，將描述作為子塊的代表性實例的第一子塊100的結 構特徵和操作特徵。
6
單元陣列101包括多個PRAM單元。每一個PRAM單元由電耦合到字線(未示 出)的開關器件(如二極體)和電耦合到位線(未示出)的可變電阻器(GST)構成。列選擇器102控制通過列地址選定的位線。檢測放大器塊103包括檢測放大器，並操作以通過由列選擇器102指定的位線來 檢測來自PRAM單元的數據。感測到的數據通過第一鎖存控制器106被保留在鎖存塊30中預定的時間。在此， 對於讀操作，預定的時間可以是用於檢測從選定的PRAM單元感測到的數據的電壓電平的 時間段。或者對於寫入操作，預定的時間可以是數據被完全寫入選定的PRAM單元所必需的 時間段。具體地，第一鎖存控制器106設置在第一子塊100中。通過第一子塊選擇信號 SBSEL和鎖存使能信號LEN控制第一鎖存控制器106，以僅當第一子塊100中相應的單 元陣列被選定時，允許數據傳輸到設置於第一子塊100的外部的鎖存塊30。根據本發明 的本實施例，可以根據響應於讀出命令或寫入命令而提供的列地址激活第一子塊選擇信號 SBSEL,以及響應於第一子塊選擇信號SBSEL，控制第一鎖存控制器106，使得僅來自 第一子塊100的數據被儲存在鎖存塊30中。也就是說，第一鎖存控制器106可以控制數據 的傳輸，在讀出操作或寫入操作期間，響應於第一子塊選擇信號SBSEL，使得僅來自第一 子塊100的數據被儲存在鎖存塊30中。鎖存使能信號LEN是在需要數據鎖存時被激活的 信號，即，響應於讀出命令或寫入命令而運行的信號。鎖存塊30設置在存儲格(如10_a)中並與多個子塊100、200等共同連接。例如， 從第一子塊100中的第一鎖存控制器106傳輸的數據可以經讀出總線RB被儲存在鎖存塊 30中。同樣地，從第二子塊200中的第二鎖存控制器206傳輸的數據也可以經讀出總線RB 被儲存在鎖存塊30中。為了提高面積效率的目的，可將鎖存塊30設置在第一存儲格的邊 緣區域，儘管本發明的實施例不限於此。還可能將鎖存塊30設置在子塊的中央周圍，而不 是設置在提供寬裕度以便改善信號失真和傳輸特徵的區域。在另一方面，在復位和設置狀態之間改變PRAM單元的狀態的寫入操作需要施加 大量的寫電流相當長的時間(如100ns)。因此，近來已經提出新的寫入操作機制來減少電 流消耗。例如，提出的寫入操作機制的其中一種提供的是對選定的存儲單元施加預定量的 寫電流(基於寫入電壓脈衝)，並且根據關於數據是否已經被成功寫入選定的存儲單元的 驗證結果，寫電流的實際量被控制為更小或更大。也就是說，在讀取選定的存儲單元且驗證 選定的存儲單元的數據與將寫入的數據是否基本上相同之後，寫電流被重複施加到選定的 存儲單元。用於寫入操作的此過程被稱作為「驗證-讀取」。在本發明的實施例中，提供了 一種在寫入操作模式中進行驗證_讀取操作的非易失性半導體存儲電路。寫驅動控制器104能響應於第一子塊選擇信號SBSEL和比較信號PF_FLAG，驅 動寫驅動器塊105。也就是說，響應於第一子塊選擇信號SBSEL和比較信號PF_FLAG，寫 驅動控制器104提供第一驅動器使能信號PDENb。在此，從下文描述的比較器40產生比 較信號PF_FLAG。比較信號PF_FLAG被示例為供入子塊100、200等的全局信號。響應於第一寫驅動器使能信號PDENb，通過施加寫電流到指定的存儲單元為期 寫脈衝P_PULSE的持續時間，寫驅動器塊105被控制為將輸入數據寫入單元陣列101。設置在存儲格10_a的外部的比較器40響應於寫入命令PGM，將鎖存塊30的輸出信號與經寫入總線WB傳輸的輸入數據進行比較，並產生比較信號PF_FALG。具體地，基於將被寫入單元陣列101的輸入數據和從鎖存塊30提供的單元陣 列101的數據的比較結果，比較器40確定是否驅動寫驅動控制器104。如果輸入數據的 電平等於鎖存塊30中的數據的電平，因而不需要繼續寫入操作，則比較器40去激活比較信 號PF_FLAG。然而，如果輸入數據的電平不等於鎖存塊30中的數據的電平，則比較器40激 活比較信號PF_FLAG，因為應當繼續寫入操作直至鎖存塊30的數據的電平達到目標電平。在該具體的實施例中，圖2中說明鎖存塊30被單位存儲格10_a中的所有子塊 100、200等共享。也就是說，單個鎖存塊30經共用的讀出總線RB被耦合到單位存儲格IOa 中的所有的子塊100、200等。然而，本領域技術人員將理解，可以只有子塊100、200等中的 部分子塊共享鎖存塊30，而子塊100、200等中的其它子塊可以具有它們自己的與鎖存塊30 不同的鎖存塊(未示出)。圖3示意性說明圖2中所示的第一鎖存控制器106。參考圖3，第一鎖存控制器106包括傳輸器1061和傳輸控制器1062。傳輸控制器1062能響應於鎖存使能信號LEN和第一子塊選擇信號SBSEL來控 制傳輸器1061。具體地，僅當鎖存使能信號LEN和第一子塊選擇信號SBSEL均被激活 時，傳輸控制器1062才允許第一子塊100的數據傳輸到讀出總線RB。圖4示意性說明對應於圖2和圖3的配置的、在選定的和未選定的子塊中的數據 流動。參考圖4，第一鎖存控制器106的傳輸器1061包括第一傳輸門PGl和第二傳輸門 PG2，它們傳輸來自第一子塊100的單元陣列101的2位數據，S卩，最高有效位MSB和最 低有效位LSB。第一鎖存控制器106的傳輸控制器1062包括第一 NAND門NDl和第一反相器INVl。第一 NAND門NDl接收鎖存使能信號LEN和第一子塊選擇信號SBSEL，並對他們 執行NAND操作。第一反相器INVl接收並反相第一 NAND門NDl的輸出信號。類似地，第二鎖存控制器206的傳輸器2061包括第三和第四傳輸門PG3和PG4，它 們傳輸來自第二子塊200的單元陣列201的2位數據，即最高有效位MSB和最低有效位 LSB。第二鎖存控制器206的傳輸控制器2062包括第二 NAND門ND2和第二反相器INV2。第二 NAND門ND2接收鎖存使能信號LEN和第二子塊選擇信號SBSEL，並對他們 執行NAND操作。第二反相器INV2接收並反相第二 NAND門ND2的輸出信號。鎖存塊30包括第一反相器IVl和第二反相器IV2組成的第一對，以及第三反相器 IV3和第四反相器IV4組成的第二對，這些對中的每一個均以鎖存電路的形式耦合。在鎖存 塊30中，第一反相器IVl和第二反相器IV2組成的第一對，作為單個鎖存電路，儲存相應的 子塊的MSB，而第三反相器IV3和第四反相器IV4組成的第二對，作為另一單個鎖存電路，儲 存相應的子塊的LSB。現在，將參考圖2至4描述根據實施例的存儲裝置的操作。如果第一子塊100響應於讀出命令被選定，則第一子塊選擇信號SBSEL被激
8活。此後，接收均為高電平的鎖存使能信號LEN和第一子塊選擇信號SBSEL的第一 NAND 門NDl輸出低電平信號，以導通第一傳輸門PGl和第二傳輸門PG2。因此，來自第一子塊100 的單元陣列101 (圖4中稱為路徑1和路徑2)的MSB和LSB經讀出總線RB被儲存在鎖 存塊30中。接下來，在寫模式中，如果第二子塊200響應於寫入命令PGM被選定，則響應於被 激活的第二子塊選擇信號SBSEL，第二 NAND門ND2輸出低電平信號。此後，第三和第四 傳輸門PG3和PG4被導通，以將MSB和LSB從第二子塊200的單元陣列201經讀出總線 RB傳輸到鎖存塊30。同時，響應於寫入命令PGM，比較器40可以將鎖存塊30的MSB和LSB數據與經寫 入總線WB接收的輸入數據進行比較。根據此比較，如果鎖存塊30的數據不是將被寫入的目 標電平，則比較器40提供比較信號PF_FLAG到所有子塊100、200等中的寫驅動控制器104、 204等。並非所有的寫驅動控制器104、204等都被使能運行，即使他們接收到被激活的比較 信號PF_FLAG。而是，只有接收到第二子塊選擇信號SBSEL的第二寫驅動控制器204被 使能運行。也就是說，響應於被激活的比較信號PF_FLAG和第二子塊選擇信號SBSEL，第 二寫驅動控制器204使能寫驅動器塊205，以施加大量的寫電流到第二子塊200的單元陣列 ，以進行數據寫入。如上所述，根據本發明的示例性實施例的PRAM裝置通過使單位存儲格中的子塊 共享鎖存塊，有效地提高面積效率。雖然上面已經描述了某些實施例，但是應當理解的是，描述的實施例僅僅是示例 描述。因此，不應基於描述的實施例限制在此描述的系統和方法。而是，當結合上面的描述 和附圖時，應當僅僅根據所附的權利要求來限制在此描述的系統和方法。
權利要求
一種相變存儲裝置，包括多個子塊；鎖存塊，經讀出總線與所述子塊共同連接，並配置為鎖存來自於所述子塊的一個子塊的數據；以及比較器，與所述子塊共同連接以接收來自於寫入總線的數據，並配置為比較所述鎖存塊的數據與所述寫入總線的數據，以產生比較信號。
2.根據權利要求1所述的相變存儲裝置，其中，所述子塊中的至少一個子塊包括鎖存 控制器，配置為對從所述子塊中的所述至少一個子塊向所述鎖存塊的數據傳輸進行控制。
3.根據權利要求2所述的相變存儲裝置，其中，所述鎖存控制器響應於讀出命令或寫 入命令，基於所述子塊的至少一個子塊的地址，接收鎖存使能信號和子塊選擇信號，並當所 述子塊選擇信號和所述鎖存使能信號被激活時，所述鎖存控制器傳輸來自所述子塊的至少 一個子塊的數據。
4.根據權利要求1所述的相變存儲裝置，其中，所述鎖存塊包括預定數量的鎖存單元， 並且所述預定數量對應於從所述子塊中的至少一個子塊提供的數據的位數。
5.根據權利要求1所述的相變存儲裝置，其中，當所述寫入總線的數據與所述鎖存塊 的數據基本上相同時，所述比較器去激活所述比較信號，以及其中，如果所述寫入總線的數據與所述鎖存塊的數據基本上不相同，所述比較器激活 所述比較信號。
6.一種相變存儲裝置，包括包括多個子塊的存儲格；和鎖存塊，設置在所述存儲格中並經讀出總線與所述子塊共同連接，配置為鎖存由子塊 選擇信號所選定的、所述子塊中的一個子塊的數據。
7.根據權利要求6所述的相變存儲裝置，其中，當響應於讀出命令或寫入命令選定所 述子塊的一個子塊時，所述鎖存塊經所述讀出總線從所述選定的子塊讀取數據並鎖存該讀 取數據。
8.根據權利要求7所述的相變存儲裝置，其中，所述子塊中的至少一個子塊包括鎖存 控制器，配置為對從所述子塊中的至少一個子塊向所述鎖存塊的數據傳輸進行控制。
9.根據權利要求8所述的相變存儲裝置，其中，所述鎖存控制器基於響應於讀出命令 或寫入命令而激活的鎖存使能信號和子塊選擇信號而操作，並且當所述子塊選擇信號和所 述鎖存使能信號均被激活時，所述鎖存控制器傳輸來自所述子塊的至少一個子塊的數據。
10.根據權利要求7所述的相變存儲裝置，其中，所述鎖存塊包括預定數量的鎖存單 元，並且所述預定數量對應於從所述子塊中的至少一個子塊提供的數據的位數。
11.一種相變存儲裝置，包括多個子塊；鎖存塊，經讀出總線與所述子塊共同連接，並配置為鎖存來自所述子塊中的一個子塊 的數據；以及比較器，與所述子塊共同連接以從寫入總線接收數據，並配置為將所述鎖存塊的數據 與所述寫入總線的數據進行比較，其中，當響應於寫入命令選定所述子塊中的一個子塊時，將從所述選定的子塊中讀出的數據與來自所述寫入總線的數據相比較。
12.根據權利要求11所述的相變存儲裝置，其中，所述子塊中的至少一個子塊包括鎖 存控制器，配置為對從所述選定的子塊向所述鎖存塊的數據傳輸進行控制。
13.根據權利要求12所述的相變存儲裝置，其中，所述鎖存控制器基於響應於讀出命 令或寫入命令而激活的鎖存使能信號和子塊選擇信號而操作，並且當所述子塊選擇信號和 所述鎖存使能信號被激活時，所述鎖存控制器傳輸來自所述選定的子塊的數據。
14.根據權利要求11所述的相變存儲裝置，其中，所述鎖存塊包括預定數量的鎖存單 元，並且所述預定數量對應於從所述子塊中的至少一個子塊提供的數據的位數。
15.根據權利要求11所述的相變存儲裝置，其中，當來自所述寫入總線的數據與所述 鎖存塊的數據基本上相同時，所述比較器去激活比較信號，以及其中，如果所述寫入總線的數據與所述鎖存塊的數據基本上不相同，所述比較器激活 所述比較信號。
16.根據權利要求13所述的相變存儲裝置，其中，所述子塊中的至少一個子塊包括 寫驅動控制器，配置為基於響應於所述寫入命令而激活的所述比較信號和所述子塊選擇信號來操作；以及寫驅動器塊，由所述寫驅動控制器控制，並響應於來自所述寫入總線的數據施加寫電流。
17.根據權利要求16所述的相變存儲裝置，其中，所述寫驅動控制器響應於所述子塊 選擇信號和所述比較信號，提供寫驅動控制信號。
18.根據權利要求17所述的相變存儲裝置，其中，所述寫驅動器塊響應於所述寫驅動 控制信號，寫入所述數據。
19.一種相變存儲裝置，包括 多個子塊；鎖存塊，經讀出總線與至少兩個子塊共同連接，並配置為鎖存來自所述至少兩個子塊 中的一個子塊的數據；以及比較器，與所述至少兩個子塊共同連接以接收來自寫入總線的數據，並配置為將所述 鎖存塊的數據與來自寫入總線的數據進行比較，以產生比較信號。
20.根據權利要求19所述的相變存儲裝置，其中，所述至少兩個子塊中的一個子塊包 括鎖存控制器，配置為對從所述至少兩個子塊中的所述一個子塊向所述鎖存塊的數據傳輸 進行控制。
21.根據權利要求20所述的相變存儲裝置，其中，所述鎖存控制器響應於讀出命令或 寫入命令，基於所述至少兩個子塊中的所述一個子塊的地址，接收鎖存使能信號和子塊選 擇信號，並且當所述子塊選擇信號和所述鎖存使能信號被激活時，所述鎖存控制器傳輸來 自所述至少兩個子塊中的所述一個子塊的數據。
全文摘要
一種相變存儲裝置，包括多個子塊；鎖存塊，經讀出總線與所述子塊共同連接，並配置為鎖存來自所述子塊中的一個子塊的數據；以及比較器，與所述子塊共同連接，以接收來自寫入總線的數據，並配置為將所述鎖存塊的數據與所述寫入總線的數據進行比較，以產生比較信號。所述相變存儲裝置通過在單位存儲格中的子塊之間共享鎖存塊，而有效地提高面積效率。
文檔編號G11C16/06GK101901630SQ201010001020
公開日2010年12月1日 申請日期2010年1月19日 優先權日2009年5月29日
發明者尹泰勳 申請人:海力士半導體有限公司