具有屏蔽柵的溝槽柵mosfet和肖特基二極體的集成結構的製作方法
2023-06-17 19:10:01
具有屏蔽柵的溝槽柵mosfet和肖特基二極體的集成結構的製作方法
【專利摘要】本發明公開了一種基於屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構，形成於矽襯底上且溝槽柵MOSFET和肖特基二極體的形成區域分開且相鄰。溝槽柵MOSFET採用具有屏蔽柵的雙柵結構，在肖特基二極體的形成區域形成有和溝槽柵相同的溝槽結構，通過正面金屬層填充到溝槽的頂部來在溝槽側面形成肖特基接觸，正面金屬層同時也和溝槽外的矽外延層形成肖特基接觸，溝槽側面和溝槽外的肖特基接觸的結構能夠大大增加肖特基接觸的面積，能大大減少肖特基二極體的形成區域所佔晶片的面積。同時本發明的肖特基二極體和採用溝槽接觸孔的源極接觸孔無關，故肖特基二極體的性能不受溝槽接觸孔的影響，工藝相對簡單且容易控制。
【專利說明】具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構
【技術領域】
[0001]本發明涉及一種半導體集成電路器件結構，特別是涉及一種具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構。
【背景技術】
[0002]在功率MOS電晶體器件中集成肖特基二極體能提高器件的交頻特性，如圖1所示，是現有具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的第一種集成結構示意圖；第一種集成結構形成於N型重摻雜的矽襯底，在所述矽襯底上分為溝槽柵MOSFET的形成區域101和肖特基二極體的形成區域102，溝槽柵MOSFE的形成區域101和肖特基二極體的形成區域102是分開且相鄰的，鄰接位置如圖1中的虛線AA處所示。
[0003]在所述溝槽柵MOSFET的形成區域101中的所述溝槽柵MOSFET的單元結構包括:
[0004]N型摻雜的娃外延層103,該娃外延層103形成於所述娃襯底表面上。
[0005]P型阱區105，形成於所述矽外延層103表面區域中並具有一定的厚度。
[0006]柵溝槽，所述柵溝槽從所述矽外延層103頂部表面穿過所述P型阱區105並進入到所述P型阱區105底部的所述矽外延層103中；在所述柵溝槽中形成有由多晶矽組成的多晶矽柵107，在所述多晶矽柵107和所述柵溝槽的對應側面之間間隔有柵氧化層106，在所述多晶矽柵107和所述柵溝槽的底部表面之間也間隔有氧化層。由所述多晶矽柵107和所述柵氧化層106組成溝槽柵結構。
[0007]源區105，由形成於所述P型阱區105表面區域中的N型重摻雜區組成；所述多晶矽柵107從側面覆蓋所述源區105和所述P型阱區105，被所述多晶矽柵107側向覆蓋的所述P型阱區105的表面用於形成連接所述源區105和所述矽外延層103的溝道。
[0008]層間膜108覆蓋在器件的表面，層間膜108能為硼磷矽玻璃(BPSG)。
[0009]P+引出區109，P+引出區109穿過所述源區105進入到所述P型阱區105中並同時和所述源區105以及所述P型阱區105接觸。
[0010]在所述P+引出區109的頂部形成有源極接觸孔110，所述源極接觸孔110穿過所述層間膜108和所述P+引出區109相接觸。
[0011]所述源極接觸孔110的頂部和作為源極的正面金屬層111接觸。
[0012]在所述肖特基二極體的形成區域102中的所述層間膜108被去除，所述正面金屬層111直接和底部的所述矽外延層103形成肖特基接觸，在所述肖特基二極體的形成區域102的所述矽外延層103的表面也間隔排列有多個所述P+引出區109。P+區域於肖特基區域的作用在於反向截止時，P+區域在N-的外延層中形成夾斷區，用以屏蔽肖特基接觸區域，提升反向擊穿電壓。
[0013]在所述矽襯底的背面形成有背面金屬層，該背面金屬層同時組成所述溝槽柵MOSFET的漏極和所述肖特基二極體的負極。所述溝槽柵MOSFET的源極也作為所述肖特基二極體的正極。
[0014]如圖1所示的第一種集成結構的優點是源極接觸孔110不必穿過矽外延層，即不必在娃外延層中形成溝槽,為不帶溝槽接觸孔(Trench CT),第一種集成結構一般應用於不帶Trench CT的大跨距(pitch)的溝槽柵MOSFET。
[0015]如圖2所述，是圖1所對應的版圖；版圖中包括了溝槽柵MOSFET的形成區域101和肖特基二極體的形成區域102，柵極區域112位於溝槽柵MOSFET的形成區域101中。從圖2可以看出，肖特基二極體的形成區域102需要單獨佔用一定的面積。
[0016]第一種集成結構的優點是工藝簡單，可按需調整肖特基二極體的形成區域102的面積。但是缺點是需要額外的肖特基二極體的光刻板，佔用額外的晶片(die)面積。
[0017]如圖3所述，是圖1所對應的電路圖；標記113對應於溝槽柵M0SFET，標記114對應於肖特基二極體。肖特基二極體的正極接溝槽柵MOSFET的源極，肖特基二極體的負極接溝槽柵MOSFET的漏極。
[0018]如圖4所示，是現有具有溝槽柵MOSFET和肖特基二極體的第二種集成結構示意圖；第二種集成結構和第一種集成結構的區別之處是，第二種集成結構沒有單獨的肖特基二極體的形成區域；其中所述源極接觸孔110穿過了形成於矽外延層103中的源區105並進入到P型阱區104中，所述源極接觸孔110在和源區105以及P型阱區104相接觸引出源極的同時，在源極接觸孔110形成由N-區201，N-區201和源極接觸孔110底部形成肖特基接觸，在N-區201的底部形成有不會N-區2相接觸的P型區202。
[0019]由圖4可以看出，肖特基二極體的區域位於源極接觸孔110底部，並不需要額外佔用晶片面積。圖5為圖4所對應的版圖。
[0020]第二種集成結構一般用於小pitch且帶trench CT的溝槽柵MOSFET中，其優點是肖特基二極體集成在接觸孔中，無需額外的面積，也無需額外的光罩；其缺點是肖特基二極體的漏電流和正嚮導通壓降(VF)容易受到trench CT的深度影響，工藝難度高。
【發明內容】
[0021]本發明所要解決的技術問題是提供一種基於屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構，工藝相對簡單且容易控制，還能顯著節約器件的面積。
[0022]為解決上述技術問題，本發明提供的具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構形成於N型重摻雜的矽襯底，在所述矽襯底上分為溝槽柵MOSFET的形成區域和肖特基二極體的形成區域。
[0023]在所述溝槽柵MOSFET的形成區域中的所述溝槽柵MOSFET的單元結構包括:
[0024]N型摻雜的娃外延層,該娃外延層形成於所述娃襯底表面上。
[0025]P型阱區，形成於所述矽外延層表面區域中並具有一定的厚度。
[0026]第一溝槽，所述第一溝槽從所述矽外延層頂部表面穿過所述P型阱區並進入到所述P型阱區底部的所述矽外延層中；在所述第一溝槽中分別形成有由多晶矽組成的多晶矽柵和第一屏蔽柵，所述第一屏蔽柵位於所述多晶矽柵的底部，所述第一屏蔽柵和所述第一溝槽的底部表面和對應的側面之間間隔有氧化層，在所述多晶矽柵和所述第一屏蔽柵之間也間隔有氧化層，在所述多晶矽柵和所述第一溝槽的對應側面之間間隔有柵氧化層，由所述多晶矽柵和所述柵氧化層組成溝槽柵結構。
[0027]源區，由形成於所述P型阱區表面區域中的N型重摻雜區組成；所述多晶矽柵從側面覆蓋所述源區和所述P型阱區，被所述多晶矽柵側向覆蓋的所述P型阱區的表面用於形成連接所述源區和所述矽外延層的溝道。
[0028]源極接觸孔，源極接觸孔的底部穿過所述源區進入到所述P型阱區中並同時和所述源區以及所述P型阱區接觸，所述源極接觸孔的頂部和作為源極的正面金屬層接觸。
[0029]所述肖特基二極體的形成區域和所述溝槽柵MOSFET的形成區域相鄰，在所述肖特基二極體的形成區域中的所述肖特基二極體的單元結構包括:
[0030]第二溝槽，所述第二溝槽的工藝條件和所述第一溝槽的相同，在所述肖特基二極體的形成區域中未形成所述P型阱區，所述第二溝槽都位於所述矽外延層中。
[0031]在所述第二溝槽的底部形成有第二屏蔽柵，所述第二屏蔽柵的工藝條件和所述第一屏蔽柵相同，該第二屏蔽柵和所述第二溝槽的底部表面和對應的側面之間間隔有氧化層。
[0032]所述源極的正面金屬層覆蓋在整個所述肖特基二極體的形成區域中，且所述源極的正面金屬層填充到所述第二溝槽的頂部，填充於所述第二溝槽的頂部的所述正面金屬層和所述第二屏蔽柵之間間隔有氧化層；填充於所述第二溝槽的頂部的所述正面金屬層和所述第二溝槽側面的所述矽外延層形成第一部分肖特基接觸，延伸於所述第二溝槽外面的所述矽外延層表面的所述正面金屬層和底部對應的所述矽外延層形成第二部分肖特基接觸；所述肖特基二極體的單元結構的整個肖特基接觸由所述第一部分肖特基接觸和所述第二部分肖特基接觸組成。
[0033]進一步的改進是，所述溝槽柵MOSFET由多個單元結構橫向交替排列而成；所述肖特基二極體由多個單元結構橫向交替排列而成。
[0034]進一步的改進是，所述肖特基二極體位於所述溝槽柵MOSFET的兩個相鄰的單元結構之間；或者所述肖特基二極體位於所述溝槽柵MOSFET的最外側的單元結構的外側。
[0035]進一步的改進是，在所述矽襯底的背面形成有背面金屬層，該背面金屬層同時組成所述溝槽柵MOSFET的漏極和所述肖特基二極體的負極。
[0036]進一步的改進是，通過增加位於所述第二溝槽側面的第一部分肖特基接觸的面積來增加所述肖特基二極體的單元結構的整個肖特基接觸的面積。
[0037]本發明溝槽柵MOSFET採用具有屏蔽柵的雙柵結構，在肖特基二極體的形成區域也形成有和溝槽柵相同的溝槽結構，通過正面金屬層填充到溝槽的頂部來在溝槽的側面形成肖特基接觸，正面金屬層同時也和溝槽外的矽外延層形成肖特基接觸，溝槽側面和溝槽外的矽外延層正面的肖特基接觸的結構能夠大大增加肖特基接觸的面積，因為大部分肖特基接觸的面積位於溝槽的側面，故能大大減少肖特基二極體的形成區域所佔晶片的面積。同時，因肖特基區域的溝槽也具有屏蔽柵結構同時由源區引出，在漏區加反向電壓時，由於溝槽間的電荷平衡效應，會在反向截止時形成耗盡區，起到屏蔽肖特基區域提升反向擊穿電壓的效果。同時本發明的肖特基二極體和採用溝槽接觸孔的源極接觸孔無關，故肖特基二極體的性能不受溝槽接觸孔的影響，工藝相對簡單且容易控制。
【專利附圖】
【附圖說明】
[0038]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0039]圖1是現有具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的第一種集成結構示意圖；
[0040]圖2是圖1所對應的版圖；
[0041 ] 圖3是圖1所對應的電路圖；
[0042]圖4是現有具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的第二種集成結構示意圖；
[0043]圖5是圖4所對應的版圖；
[0044]圖6是本發明實施例具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構示意圖；
[0045]圖7是圖6所對應的版圖。
【具體實施方式】
[0046]如圖6所示，是本發明實施例具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構示意圖；本發明實施例集成結構形成於N型重摻雜的矽襯底，在所述矽襯底上分為溝槽柵MOSFET的形成區域I和肖特基二極體的形成區域2。溝槽柵MOSFE的形成區域I和肖特基二極體的形成區域2是分開且相鄰的，鄰接位置如圖6中的虛線BB處所示。
[0047]在所述溝槽柵MOSFET的形成區域I中的所述溝槽柵MOSFET的單元結構包括:
[0048]N型摻雜的娃外延層3,該娃外延層3形成於所述娃襯底表面上。
[0049]P型阱區4，形成於所述矽外延層3表面區域中並具有一定的厚度。
[0050]第一溝槽，所述第一溝槽從所述矽外延層3頂部表面穿過所述P型阱區4並進入到所述P型阱區4底部的所述矽外延層3中；在所述第一溝槽中分別形成有由多晶矽組成的多晶矽柵7和第一屏蔽柵9a，所述第一屏蔽柵9a位於所述多晶矽柵7的底部，所述第一屏蔽柵9a和所述第一溝槽的底部表面和對應的側面之間間隔有氧化層8a，在所述多晶矽柵7和所述第一屏蔽柵9a之間也間隔有氧化層，在所述多晶矽柵7和所述第一溝槽的對應側面之間間隔有柵氧化層6，由所述多晶矽柵7和所述柵氧化層6組成溝槽柵結構。
[0051]源區5，由形成於所述P型阱區4表面區域中的N型重摻雜區組成；所述多晶矽柵7從側面覆蓋所述源區5和所述P型阱區4，被所述多晶矽柵7側向覆蓋的所述P型阱區4的表面用於形成連接所述源區5和所述矽外延層3的溝道。
[0052]層間膜10,覆蓋在器件表面。
[0053]源極接觸孔11，源極接觸孔的頂部穿過所述層間膜10，源極接觸孔11的底部穿過所述源區5進入到所述P型阱區4中並同時和所述源區5以及所述P型阱區4接觸，所述源極接觸孔11的頂部和作為源極的正面金屬層12接觸。
[0054]所述肖特基二極體的形成區域2和所述溝槽柵MOSFET的形成區域I相鄰，在所述肖特基二極體的形成區域2中的所述肖特基二極體的單元結構包括:
[0055]第二溝槽，所述第二溝槽的工藝條件和所述第一溝槽的相同，在所述肖特基二極體的形成區域2中未形成所述P型阱區4，所述第二溝槽都位於所述矽外延層3中。
[0056]在所述第二溝槽的底部形成有第二屏蔽柵％，所述第二屏蔽柵9b的工藝條件和所述第一屏蔽柵9a相同，該第二屏蔽柵9b和所述第二溝槽的底部表面和對應的側面之間間隔有氧化層8b。
[0057]所述源極的正面金屬層12覆蓋在整個所述肖特基二極體的形成區域2中，且所述源極的正面金屬層12填充到所述第二溝槽的頂部，填充於所述第二溝槽的頂部的所述正面金屬層12和所述第二屏蔽柵9b之間間隔有氧化層；填充於所述第二溝槽的頂部的所述正面金屬層12和所述第二溝槽側面的所述矽外延層3形成第一部分肖特基接觸，延伸於所述第二溝槽外面的所述矽外延層3表面的所述正面金屬層12和底部對應的所述矽外延層3形成第二部分肖特基接觸；所述肖特基二極體的單元結構的整個肖特基接觸由所述第一部分肖特基接觸和所述第二部分肖特基接觸組成。
[0058]本發明實施例中，所述溝槽柵MOSFET由多個單元結構橫向交替排列而成，如交替排列的最小單元為源區、第一溝槽。所述肖特基二極體由多個單元結構橫向交替排列而成，如交替排列的最小單元為第二溝槽和相鄰第二溝槽之間的矽外延層3。
[0059]所述肖特基二極體位於所述溝槽柵MOSFET的兩個相鄰的單元結構之間；或者所述肖特基二極體位於所述溝槽柵MOSFET的最外側的單元結構的外側。
[0060]在所述矽襯底的背面形成有背面金屬層，該背面金屬層同時組成所述溝槽柵MOSFET的漏極和所述肖特基二極體的負極。所述溝槽柵MOSFET的源極也作為所述肖特基二極體的正極。
[0061]如圖7所示，是圖6所對應的版圖。版圖中包括了溝槽柵MOSFET的形成區域I和肖特基二極體的形成區域2，柵極區域13位於溝槽柵MOSFET的形成區域I中。從圖7可以看出，肖特基二極體的形成區域2需要單獨佔用一定的面積，但是由於溝槽的側面也作為肖特基接觸區域，故肖特基二極體的形成區域2所佔用的晶片面積能顯著減小。
[0062]從圖6可以看出，本發明實施例肖特基二極體的肖特基接觸區域和源極接觸孔11的無關，故工藝相對簡單且容易控制，如肖特基二極體的漏電流和正嚮導通壓降(VF)不會受到trench CT的深度影響。
[0063]以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
【權利要求】
1.一種具有屏蔽柵結構的溝槽柵MOSFET和肖特基二極體的集成結構，其特徵在於:集成結構形成於N型重摻雜的矽襯底，在所述矽襯底上分為溝槽柵MOSFET的形成區域和肖特基二極體的形成區域； 在所述溝槽柵MOSFET的形成區域中的所述溝槽柵MOSFET的單元結構包括: N型摻雜的娃外延層，該娃外延層形成於所述娃襯底表面上； P型阱區，形成於所述矽外延層表面區域中並具有一定的厚度； 第一溝槽，所述第一溝槽從所述矽外延層頂部表面穿過所述P型阱區並進入到所述P型阱區底部的所述矽外延層中；在所述第一溝槽中分別形成有由多晶矽組成的控制柵和第一屏蔽柵，所述第一屏蔽柵位於所述多晶矽柵的底部，所述第一屏蔽柵和所述第一溝槽的底部表面和對應的側面之間間隔有氧化層，在所述多晶矽柵和所述第一屏蔽柵之間也間隔有氧化層，在所述多晶矽柵和所述第一溝槽的對應側面之間間隔有柵氧化層，由所述多晶矽柵和所述柵氧化層組成溝槽柵結構； 源區，由形成於所述P型阱區表面區域中的N型重摻雜區組成；所述多晶矽柵從側面覆蓋所述源區和所述P型阱區，被所述多晶矽柵側向覆蓋的所述P型阱區的表面用於形成連接所述源區和所述矽外延層的溝道； 源極接觸孔，源極接觸孔的底部穿過所述源區進入到所述P型阱區中並同時和所述源區以及所述P型阱區接觸，所述源極接觸孔的頂部和作為源極的正面金屬層接觸； 所述肖特基二極體的形成區域和所述溝槽柵MOSFET的形成區域相鄰，在所述肖特基二極體的形成區域中的所述肖特基二極體的單元結構包括: 第二溝槽，所述第二溝槽的工藝條件和所述第一溝槽的相同，在所述肖特基二極體的形成區域中未形成所述P型阱區，所述第二溝槽都位於所述矽外延層中； 在所述第二溝槽的底部形成有第二屏蔽柵，所述第二屏蔽柵的工藝條件和所述第一屏蔽柵相同，該第二屏蔽柵和所述第二溝槽的底部表面和對應的側面之間間隔有氧化層；所述源極的正面金屬層覆蓋在整個所述肖特基二極體的形成區域中，且所述源極的正面金屬層填充到所述第二溝槽的頂部，填充於所述第二溝槽的頂部的所述正面金屬層和所述第二屏蔽柵之間間隔有氧化層；填充於所述第二溝槽的頂部的所述正面金屬層和所述第二溝槽側面的所述矽外延層形成第一部分肖特基接觸，延伸於所述第二溝槽外面的所述矽外延層表面的所述正面金屬層和底部對應的所述矽外延層形成第二部分肖特基接觸；所述肖特基二極體的單元結構的整個肖特基接觸由所述第一部分肖特基接觸和所述第二部分肖特基接觸組成。
2.如權利要求1所述的具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構，其特徵在於:所述溝槽柵MOSFET由多個單元結構橫向交替排列而成；所述肖特基二極體由多個單元結構橫向交替排列而成。
3.如權利要求2所述的具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構，其特徵在於:所述肖特基二極體位於所述溝槽柵MOSFET的兩個相鄰的單元結構之間；或者所述肖特基二極體位於所述溝槽柵MOSFET的最外側的單元結構的外側。
4.如權利要求1所述的具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構，其特徵在於:在所述矽襯底的背面形成有背面金屬層，該背面金屬層同時組成所述溝槽柵MOSFET的漏極和所述肖特基二極體的負極。
5.如權利要求1所述的具有屏蔽柵的溝槽柵MOSFET和肖特基二極體的集成結構，其特徵在於:通過增加位於所述第二溝槽側面的第一部分肖特基接觸的面積來增加所述肖特基二極體的單元結構的整個肖特基接觸的面積。
【文檔編號】H01L29/423GK104517960SQ201410398107
【公開日】2015年4月15日 申請日期:2014年8月13日 優先權日:2014年8月13日
【發明者】陳正嶸, 陳晨, 陳菊英 申請人:上海華虹宏力半導體製造有限公司