一種擺率和電阻可調的離線驅動裝置製造方法
2023-06-05 21:40:26
一種擺率和電阻可調的離線驅動裝置製造方法
【專利摘要】本發明提出了一種擺率和電阻可調的離線驅動裝置，其包括驅動電路和前驅動電路，該驅動電路包括上拉系統、下拉系統和可變電阻。前驅動電路與驅動電路相連，該前驅動電路包括上拉前驅動和下拉前驅動。在上拉前驅動和下拉前驅動的輸出端之間並聯有能夠實現導通和截止的電阻串。本發明的擺率和電阻可調的離線驅動裝置在驅動電路裡設置可變電阻，並且在前驅動電路裡設置能夠實現導通和截止的上拉電阻串和下拉電阻串，本發明通過組合前驅動電路和驅動電路的電阻來實現擺率和電阻可調的功能，同時能夠減小版圖和PAD電容。
【專利說明】-種擺率和電阻可調的離線驅動裝置
【技術領域】
[0001] 本發明涉及接口電路【技術領域】，特別地涉及一種擺率和電阻可調的離線驅動裝 置。
【背景技術】
[0002] 通常PCB電路板（Printed Circuit Board，印刷電路板）的電阻匹配為50歐姆， 但是由於工藝、材料及應用環境的不同，其變化範圍為20歐姆到65歐姆。在電路設計和工 作中，0⑶(Off-chip-driver，離線驅動）的輸出電阻應該滿足PCB的電阻特性，以便減小信 號的反射。另外，電路晶片工作在特定的頻率時，0CD應選擇相對應的擺率，以便減小噪聲。
[0003] 通常情況下，一個0⑶只能滿足一種阻抗匹配的要求，對於不同阻值的電阻，例 如：20歐姆，35歐姆，50歐姆，65歐姆，一種解決方法是準備多個0CD來支持不同的阻抗匹 配，這種方法需要的0CD較多，不利於簡化電路、節約成本；另一種解決方法是採用一個具 有電阻可編程能力的0CD來支持不同的阻抗匹配，但這種0CD需要同時改變擺率。
[0004] 由此可見，理想的0CD應當具有獨立的電阻和擺率可調功能。目前常用的實施方 法為用多個前驅動和驅動組合的方法來實現擺率和電阻的可調，但這樣會帶來版圖和PAD 電容過大的問題。因此，設計既能減小版圖和PAD電容，又能實現擺率和電阻可調的0CD是 一個亟需解決的技術問題。
【發明內容】
[0005] 本發明旨在至少解決現有技術中存在的技術問題，特別創新地提出了一種擺率和 電阻可調的離線驅動裝置。
[0006] 為了實現本發明的上述目的，本發明提供了一種擺率和電阻可調的離線驅動裝 置，其包括：驅動電路，所述驅動電路包括η條輸出支路，所述第X條輸出支路包括上拉系統 U〈x>、下拉系統D〈x>和可變電阻Rv ;前驅動電路，所述前驅動電路與所述驅動電路相連，所 述前驅動電路包括上拉前驅動和下拉前驅動，所述上拉前驅動和下拉前驅動分別具有η個 輸出端，所述上拉前驅動的X個輸出端PU〈1:χ>分別與所述驅動電路的上拉系統U〈x>相 連，所述下拉前驅動的X個輸出端ro〈i :x>分別與所述驅動電路的下拉系統D〈x>相連；在 所述上拉前驅動的η個輸出端之間並聯有至多n-1個能夠實現導通和截止的上拉電阻串 RU〈y>，所述上拉電阻串RU〈y>串聯有n-1個電阻，所述上拉電阻串RU〈y>在上拉前驅動的 第z個輸出端和第z+1個輸出端之間連接有電阻RU〈y，z>，在所述下拉前驅動的η個輸出端 之間並聯有至多n-1個能夠實現導通和截止的下拉電阻串RD〈y>，所述下拉電阻串RD〈y>串 聯有n-1個電阻，所述下拉電阻串RD〈y>在下拉前驅動的第z個輸出端和第z+1個輸出端之 間連接有電阻RD〈y，z>，所述η為正整數，所述X = 1，2,......，η，所述y = 1，2,......， n-1, z = 1,2,......，n-l〇
[0007] 本發明的擺率和電阻可調的離線驅動裝置在驅動電路裡設置可變電阻，並且在前 驅動電路裡設置能夠實現導通和截止的上拉電阻串和下拉電阻串，本發明通過組合前驅動 電路和驅動電路的電阻來實現擺率和電阻可調的功能，同時能夠減小版圖和PAD電容。
[0008] 在本發明的優選實施例中，在所述驅動電路的η條輸出支路上，上拉系統U〈x>通 過傳輸門TU〈x>與上拉前驅動相連，下拉系統D〈x>通過傳輸門TD〈x>與下拉前驅動相連， 所述η為正整數，所述x = 1,2,......,η。
[0009] 本發明的驅動電路通過傳輸門實現上拉系統和下拉系統的使能和失效，取代了傳 統串聯開關的模式，減小了版圖和PAD電容。
[0010] 在本發明的優選實施例中，上拉前驅動的電阻RU〈y，z>串聯有傳輸門TM_ SLEWU〈y，z>，在所述上拉電阻串RU〈y>上串聯的傳輸門組成傳輸門陣列TM_SLEWU〈y>，所述 下拉前驅動的電阻RD〈y，z>串聯有傳輸門TM_SLEWD〈y，z>，在所述下拉電阻串RD〈y>上串 聯的傳輸門組成傳輸門陣列TM_SLEWD〈y>，所述η為上拉前驅動或下拉前驅動的輸出端的 數目，所述 y = 1，2,......，n-1，所述 z = l，2,......，n_l。
[0011] 本發明前驅動電路中的半鎖存電路能夠迅速並徹底地打開驅動電路中的與之相 連的上拉系統或下拉系統內的電晶體，減小交叉電流，同時，本發明通過傳輸門和電阻串聯 實現組合支路的方式，能夠有效減少前驅動電路支路條數，從而減小了版圖。
[0012] 本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發明的實踐了解到。
【專利附圖】
【附圖說明】
[0013] 本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變 得明顯和容易理解，其中 ：
[0014] 圖1是現有技術中典型的離線驅動框架圖；
[0015] 圖2是現有技術中1?噪聲的如驅動電路的電路圖；
[0016] 圖3是現有技術中低噪聲的前驅動電路的電路圖；
[0017] 圖4是現有技術中的驅動電路的電路圖；
[0018] 圖5是本發明擺率和電阻可調的離線驅動裝置的前驅動電路的一種優選實施方 式的電路圖
[0019] 圖6是本發明擺率和電阻可調的離線驅動裝置的驅動電路的一種優選實施方式 的電路圖。
[0020] 附圖標記：
[0021] 11電平轉換器；12前驅動電路；13驅動電路；14原始數據；15使能信號；
[0022] 16上拉電晶體的輸入信號；17下拉電晶體的輸入信號；18輸出信號；
[0023] 21原始數據；22上拉前驅動的使能信號；23下拉前驅動的使能信號；
[0024] 24上拉前驅動的輸出信號；25下拉前驅動的輸出信號；
[0025] 31上拉電晶體的輸入信號；32下拉電晶體的輸入信號；41上拉電晶體；
[0026] 42下拉電晶體；43電阻；51電阻串和與其相連的傳輸門陣列；
[0027] 52半鎖存電路。
【具體實施方式】
[0028] 下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，僅用於解釋本發明，而不能理解為對本發明的限制。
[0029] 在本發明的描述中，需要理解的是，術語"縱向"、"橫向"、"上"、"下"、"前"、"後"、 "左"、"右"、"堅直"、"水平"、"頂"、"底" "內"、"外"等指示的方位或位置關係為基於附圖所 示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝 置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限 制。
[0030] 在本發明的描述中，除非另有規定和限定，需要說明的是，術語"安裝"、"相連"、 "連接"應做廣義理解，例如，可以是機械連接或電連接，也可以是兩個元件內部的連通，可 以是直接相連，也可以通過中間媒介間接相連，對於本領域的普通技術人員而言，可以根據 具體情況理解上述術語的具體含義。
[0031] 圖1是現有技術中典型的離線驅動框架圖，從圖中可見，現有技術中典型的離線 驅動包含三個電路模塊，具體是電平轉換器11，前驅動電路12和驅動電路13。在通常情況 下，離線驅動內部與外部的電源電壓不一致，所以，使用電平轉換器11來使離線驅動內部 與外部電平一致。當前驅動電路的使能信號15為高時，前驅動電路12使能，當前驅動電路 的使能信號15為低時，前驅動電路12失效。當前驅動電路12使能時，原始數據14經過前 驅動電路12產生驅動電路13的上拉電晶體的輸入信號16和下拉電晶體的輸入信號17,再 經過驅動電路13後變為輸出信號18。
[0032] 圖2是現有技術中1?噪聲的如驅動電路的電路圖，圖2 (a)是如驅動電路中對應驅 動電路的上拉電晶體的部分，這裡稱為上拉前驅動，由與非門組成，圖2(b)是前驅動電路 中對應驅動電路的下拉電晶體的部分，這裡稱為下拉前驅動，由或非門組成。當原始數據21 和上拉前驅動的使能信號22同時為高時，與非門的輸出信號變低，即上拉前驅動的輸出信 號24變低，驅動電路的上拉電晶體打開。下拉前驅動的使能信號23與上拉前驅動的使能 信號22互反，當下拉前驅動的使能信號23和原始數據21同時為低時，或非門的輸出信號 變高，即下拉前驅動的輸出信號25變高，驅動電路的下拉電晶體打開。圖2所示的這種結 構能夠減小驅動電路的交叉電流，但是會產生比較大的di/dt噪聲。
[0033] 圖3是現有技術中低噪聲的前驅動電路的電路圖，圖3 (a)是前驅動電路中對應驅 動電路的上拉電晶體的部分，圖3(b)是前驅動電路中對應驅動電路的下拉電晶體的部分， 這種前驅動電路通過電阻來調節RC時間常數，分時輸出驅動電路的上拉電晶體的輸入信 號31和驅動電路的下拉電晶體的輸入信號32,從而減少di/dt噪聲。
[0034] 圖4是現有技術中的驅動電路的電路圖，圖4 (a)是對應於圖2所示前驅動電路的 驅動電路，由上拉電晶體41和下拉電晶體42組成，電阻43可以用來調節輸出電阻。圖4(b) 是對應於圖3所示的前驅動電路的驅動電路，該驅動電路含有4條支路，通過分時段打開或 關斷上拉電晶體的輸入信號PU〈0: 3>和下拉電晶體的輸入信號ΗΚ0: 3>的方式來減小di/ dt。在這個驅動電路中，含有4個電阻實現輸出阻抗的匹配。
[0035] 如果一個前驅動電路是圖3(b)所示的結構，由1個邏輯門和3個電阻組成，同時 有4個輸出。那麼，如果要實現1/3,1/2,1和1.5倍的擺率，就需要4種前驅動電路。擺率 與前驅動電路的電阻為互反關係，大阻值對應小擺率，小阻值對應大擺率，那麼驅動電路的 上拉電晶體和下拉電晶體的前面就需要4個開關來選擇相對於的擺率。同時，由於前驅動 電路中的電阻可能過高，不可能確保上拉電晶體的輸入信號徹底打開上拉電晶體，也不可 能確保下拉電晶體的輸入信號徹底打開下拉電晶體。
[0036] 為此，本發明提供了一種擺率和電阻可調的離線驅動裝置，其包括驅動電路，該驅 動電路包括η條輸出支路，第X條輸出支路包括上拉系統U〈x>、下拉系統D〈x>和可變電阻 Rv。在本實施方式中，上拉系統U〈x>由至少一組P型場效應電晶體組成，下拉系統D〈x>由 至少一組N型場效應電晶體組成，每一組N型場效應電晶體包括至少一個N型場效應晶體 管，每一組P型場效應電晶體包括至少一個P型場效應電晶體，可變電阻Rv由至少一組並 聯電阻構成，所述一組並聯電阻至少由兩個電阻並聯而成，可以通過控制電晶體實現並聯 電阻的導通和切斷，，也可以通過開關控制導通或切斷。該擺率和電阻可調的離線驅動還包 括前驅動電路，該前驅動電路與驅動電路相連，前驅動電路包括上拉前驅動和下拉前驅動， 上拉前驅動和下拉前驅動分別具有η個輸出端，上拉前驅動的X個輸出端PU〈1 :X>分別與 驅動電路的上拉系統U〈x>相連，下拉前驅動的X個輸出端HK1: x>分別與驅動電路的下拉 系統D〈x>相連。在上拉前驅動的η個輸出端之間並聯有至多n-Ι個能夠實現導通和截止 的上拉電阻串RU〈y>，上拉電阻串RU〈y>串聯有n-Ι個電阻，上拉電阻串RU〈y>在上拉前驅 動的第z個輸出端和第z+1個輸出端之間連接有電阻RU〈y，z>，在下拉前驅動的η個輸出 端之間並聯有至多n-Ι個能夠實現導通和截止的下拉電阻串RD〈y>，下拉電阻串RD〈y>串聯 有n-Ι個電阻，下拉電阻串RD〈y>在下拉前驅動的第z個輸出端和第z+1個輸出端之間連 接有電阻RD〈y，z>。
[0037] 上拉前驅動的電阻RU〈y，z>串聯有傳輸門TM_SLEWU〈y，z>，在上拉電阻串RU〈y>上 串聯的傳輸門組成傳輸門陣列TM_SLEWU〈y>，下拉前驅動的電阻RD〈y，z>串聯有傳輸門TM_ SLEWD〈y，z>，在下拉電阻串RD〈y>上串聯的傳輸門組成傳輸門陣列TM_SLEWD〈y>。在本實 施方式中，上拉前驅動的電阻RU〈y，z>與下拉前驅動的電阻RD〈y，z>的阻值相等，傳輸門陣 列TM_SLEWU〈y>和傳輸門陣列TM_SLEWD〈y>內所有的傳輸門的使能信號相同。在驅動電路 的η條輸出支路上，上拉系統U〈x>通過傳輸門TU〈x>與上拉前驅動相連，下拉系統D〈x>通 過傳輸門TD〈x>與下拉前驅動相連，傳輸門TU〈x>和傳輸門TD〈x>的使能信號互反，其中， η 為正整數，x=l,2,......, n〇 y = l,2,......,n_l〇 z = l,2,......,n_l〇
[0038] 在本發明的一種優選實施方式中，取n為4,即驅動電路包括4條輸出支路，上拉前 驅動和下拉前驅動分別具有4個輸出端，圖5是這種優選實施方式的前驅動電路的電路圖， 圖6是這種優選實施方式的驅動電路的電路圖。從圖中可見，上拉前驅動和下拉前驅動分 別具有3個電阻串，每個電阻串串聯有3個電阻，每個電阻串聯有一個傳輸門，在本實施方 式中，上拉前驅動的電阻RU〈y，z>與下拉前驅動的電阻RD〈y，z>的阻值相等，在上拉電阻 串RU〈y>上串聯的傳輸門陣列TM_SLEWU〈y>與下拉電阻串RD〈y>上串聯的傳輸門陣列TM_ SLEWD〈y>內的所有傳輸門的使能信號相同，其中y=l，2,3。z = l，2,3。
[0039] 在圖5(a)中，由電阻串和傳輸門組成的單元51，電晶體P〈5>和電晶體N〈5:8>組 成半鎖存電路52,能夠加速上拉前驅動的輸出信號PU〈1:3>變低，從而確保迅速並徹底的 打開驅動電路的上拉系統，減小交叉電流。本發明通過在上拉前驅動的輸出端之間設置電 阻串，通過對電阻進行選擇，組合支路的方式，有效地把電阻串從4條減小到3條。上拉前驅 動根據選通不同的電阻串組合，從而改變時間常數，使上拉前驅動的輸出端輸出四種擺率。 下拉前驅動的輸出端之間也設置電阻串，通過對電阻進行選擇，組合支路的方式，有效地把 電阻串從4條減小到3條。下拉前驅動根據接入電阻中的電路不同，下拉前驅動的輸出端 也輸出4種擺率。
[0040] 表1是常見的擺率可調設計和本發明擺率可調設計中電阻的阻值選擇，表中數 字表示阻值比例關係。從表中可見，本發明前驅動電路通過傳輸門陣列TM_SLEWU〈1>、TM_ SLEWU〈2>、TM_SLEWU〈3> 和傳輸門陣列 TM_SLEWD〈1>、TM_SLEWD〈2>、TM_SLEWD〈3> 對電阻進 行選擇，有效地把電阻串從4條減小到3條。本發明中，當要實現1/3的擺率時，傳輸門陣 列 TM_SLEWU〈1> 和傳輸門陣列 TM_SLEWD〈1> 導通，傳輸門陣列 TM_SLEWU〈2>、TM_SLEWU〈3> 和傳輸門陣列TM_SLEWD〈2>、TM_SLEWD〈3>截止，上拉前驅動中接入電路中的電阻是RU〈1、 1>、冊〈1、2>、冊〈1、3>，即電阻串冊〈1>，下拉前驅動中接入電路中的電阻是1?〈1、1>、1?〈1、 2>、RD〈1、3>，即電阻串RD〈1>。當要實現1. 5倍的擺率時，傳輸門陣列TM_SLEWU〈2>、TM_ SLEWU〈3>和傳輸門陣列TM_SLEWD〈2>、TM_SLEWD〈3>導通，傳輸門陣列TM_SLEWU〈1>和傳輸 門陣列TM_SLEWD〈1>截止，上拉前驅動中接入電路中的電阻是電阻串RU〈2>、RU〈3>，下拉前 驅動中接入電路中的電阻串是RD〈2>、RD〈3>。
[0041] 表1可編程擺率設計
[0042] (a)常見擺率可調設計
[0043]
【權利要求】
1. 一種擺率和電阻可調的離線驅動裝置，其特徵在於，包括： 驅動電路，所述驅動電路包括η條輸出支路，所述第X條輸出支路包括上拉系統U〈x>、 下拉系統D〈x>和可變電阻Rv ; 前驅動電路，所述前驅動電路與所述驅動電路相連，所述前驅動電路包括上拉前驅動 和下拉前驅動，所述上拉前驅動和下拉前驅動分別具有η個輸出端，所述上拉前驅動的X個 輸出端TO〈1: χ>分別與所述驅動電路的上拉系統U〈x>相連，所述下拉前驅動的X個輸出端 PD〈1 :X>分別與所述驅動電路的下拉系統D〈x>相連； 在所述上拉前驅動的η個輸出端之間並聯有至多n-1個能夠實現導通和截止的上拉電 阻串RU〈y>，所述上拉電阻串RU〈y>串聯有n-1個電阻，所述上拉電阻串RU〈y>在上拉前驅 動的第z個輸出端和第z+1個輸出端之間連接有電阻RU〈y，z>，在所述下拉前驅動的η個 輸出端之間並聯有至多n-1個能夠實現導通和截止的下拉電阻串RD〈y>，所述下拉電阻串 RD〈y>串聯有n-1個電阻，所述下拉電阻串RD〈y>在下拉前驅動的第z個輸出端和第z+1個 輸出端之間連接有電阻RD〈y, z>,所述η為正整數，所述X = 1,2,......，η,所述y = 1, 2,......, n-1,所述 z = 1,2,......, n-1 〇
2. 如權利要求1所述的擺率和電阻可調的離線驅動裝置，其特徵在於，所述上拉前驅 動的電阻RU〈y，ζ>串聯有傳輸門TM_SLEWU〈y，ζ>，在所述上拉電阻串RU〈y>上串聯的傳輸門 組成傳輸門陣列TM_SLEWU〈y>，所述下拉前驅動的電阻RD〈y，z>串聯有傳輸門TM_SLEWD〈y， z>，在所述下拉電阻串RD〈y>上串聯的傳輸門組成傳輸門陣列TM_SLEWD〈y>，所述η為上拉 前驅動或下拉前驅動的輸出端的數目，所述y = 1，2,......，n-1，所述z = 1，2,......， n~l 〇
3. 如權利要求2所述的擺率和電阻可調的離線驅動裝置，其特徵在於，所述傳輸門陣 列TM_SLEWU〈y>和傳輸門陣列TM_SLEWD〈y>內所有的傳輸門的使能信號相同。
4. 如權利要求1或2所述的擺率和電阻可調的離線驅動裝置，其特徵在於，所述上拉 前驅動的電阻RU〈y，z>與下拉前驅動的電阻RD〈y，z>的阻值相等，所述y = 1，2,......， n-1，所述 z = l，2,......，n-l〇
5. 如權利要求1所述的擺率和電阻可調的離線驅動裝置，其特徵在於，在所述驅動電 路的η條輸出支路上，上拉系統U〈x>通過傳輸門TU〈x>與上拉前驅動相連，下拉系統D〈x> 通過傳輸門TD〈x>與下拉前驅動相連，所述η為正整數，所述X = 1,2,......, η。
6. 如權利要求5所述的擺率和電阻可調的離線驅動裝置，其特徵在於，所述傳輸門 TU〈x>和傳輸門TD〈x>的使能信號互反，所述χ=1，2,......，η。
7. 如權利要求1所述的擺率和電阻可調的離線驅動裝置，其特徵在於，所述可變電阻 RV由至少一組並聯電阻構成，所述一組並聯電阻至少由兩個電阻並聯而成，通過控制晶體 管實現並聯電阻的導通和切斷。
8. 如權利要求1所述的擺率和電阻可調的離線驅動裝置，其特徵在於，所述上拉系統 U〈x>由至少一組P型場效應電晶體組成，所述下拉系統D〈x>由至少一組N型場效應電晶體 組成，所述每一組N型場效應電晶體包括至少一個N型場效應電晶體，所述每一組P型場效 應電晶體包括至少一個P型場效應電晶體，所述X = 1，2,......，η,所述η為驅動電路的 輸出支路條數。
【文檔編號】H03K19/094GK104104383SQ201310121466
【公開日】2014年10月15日 申請日期:2013年4月9日 優先權日:2013年4月9日
【發明者】中村裕, 焦歆, 程志淵, 周忠玲, 其他發明人請求不公開姓名 申請人:北京時代全芯科技有限公司