一種嵌入式設備低功耗混合Cache的實現方法
2023-06-06 08:57:21
專利名稱：一種嵌入式設備低功耗混合Cache的實現方法
技術領域：
本發明涉及一種嵌入式設備緩衝存儲器的處理方法，尤其是一種嵌入式設備低功耗混合Cache的實現方法，屬於計算機存儲器層次結構設計領域。
背景技術：
目前，對於以電池供電的可攜式嵌入式設備而言，降低其整體功耗具有越來越大的現實意義。而在這些嵌入式設備中，Cache的功耗佔整體功耗的40%左右，因此研究如何降低Cache的功耗成為嵌入式設備設計者普遍關注的問題。嵌入式系統通常採用固定容量的指令Cache和數據Cache，但是不同程序對指令 Cache和數據Cache的需求是不平衡的，從而導致某種Cache的容量不足而另一種Cache卻有空閒。而混合Cache卻不存在這種問題，但混合Cache的容量一般都比較大，訪問功耗也就比較大，降低了其普遍適用性。針對混合Cache的特點，前人提出一種低功耗分類訪問方案，該方案通過增加一個類型指示位，將Cache的每一塊動態化分為指令塊和數據塊，在訪問過程中，只有類型匹配的塊才被訪問，從而可以過濾對不必要的存儲體訪問，節省了訪問功耗。但該方案不能滿足程序運行時對Cache容量的動態需求。申請號為 03116564. 8,200810156535. 2、200910096957. X 的中國專利申請分別公開了低功耗Cache實現的幾種方法。第一種方法只能面向指令Cache，該方法設立了索引標誌寄存器，來保存行匹配和組選擇結果，利用預測的方法和環形歷史緩衝區來減少對索引標誌寄存器的訪問，實現對指令Cache降低功耗。第二種方法是通過增加一個Cache控制器，實現了將頻繁訪問的數據拷貝到Cache中，而將引起預取時間局部下降的數據，直接從主存讀出，同時根據歷史記錄，生成標記信息表(該表可以由軟體修改)，加載到Cache控制器中，控制其操作，從而降低Cache的功耗；第三種是基於程序需求改變Cache組相聯度的方法，該方法主要修改了 Cache的組相聯度，對於Cache的類型和有效性並未加以判斷，且每組的組相聯度必須相同。
綜上所述，現有技術的Cache設計方案均無法滿足嵌入式設備容量小、低功耗的需求。
發明內容
本發明的目的在於針對上述現有技術存在的不足，提出一種可以有效降低衝突缺失、避免抖動的嵌入式設備低功耗混合Cache的實現方法。本發明的嵌入式設備指其中嵌入計算機系統的信息電器、移動通訊設備、網絡設備、以及工控仿真設備等。為達到上述目的，本發明嵌入式設備低功耗混合Cache的實現方法在嵌入式設備中通過以下基本步驟完成
第一步、分別預先設置指令Cache和數據Chche的以下狀態(參見圖幻初始狀態SO、 預備大容量狀態Si、容量競爭狀態S2、預備小容量狀態S3、容量調整狀態S4 ； 初始狀態SO是指=Cache容量、結構保持不變的狀態；預備大容量狀態Sl是指比目前Cache具有更大容量的Cache狀態；通常若目前Cache 的容量不為最大，則定義更大Cache具有比目前更多路——例如增加1路的容量；
容量競爭狀態S2是指指令Cache和數據Cache容量需求產生衝突的狀態；通常由於程序運行連續缺失指令，且所有Cache路已經全部分配完，無空閒路，即處於此狀態；
預備小容量狀態S3是指比目前Cache具有更小容量的Cache狀態；通常若目前Cache 的容量不為最小，則定義更小Cache的容量為當前容量一半的狀態；
容量調整狀態S4是指對目前的Cache容量進行調整、重新分配指令Cache和數據 Cache容量大小的狀態；
第二步、建立以下各計數器或寄存器
A.分別用於統計預定時間片內各狀態下指令Cache和數據Cache訪問次數的指令訪問計數器I-AC和數據訪問計數器D-AC ；
B.分別用於統計在容量競爭狀態下指令Cache和數據Cache有效路數的指令Cache的有效路計數器I-MC和數據Cache的有效路計數器D-MC ；
C.分別用於統計在容量競爭狀態下指令Cache和數據Cache缺失次數的指令Cache缺失次數計數器I-MC和數據Cache缺失次數計數器D-MC ；
D.分別用於統計初始狀態下指令Cache和數據Cache連續缺失次數的指令Cache連續缺失計數器I-CMC和數據Cache連續缺失計數器D-CMC ；
E.分別用於統計在預備大容量狀態下指令Cache和數據Cache額外路命中次數的指令 Cache額外路命中計數器I-EWHC和數據Cache額外路命中計數器D-EWHC ；
F.分別用於統計在預備小容量狀態下指令Cache和數據Cache最近最少路命中數的指令Cache最近最少路命中計數器I-LRWHC和數據Cache最近最少路命中計數器D-LRWHC ；
G.分別用於統計在預備小容量狀態下指令Cache和數據Cache除最近最少命中路外次最近最少路命中數的指令Cache次最近最少路命中計數器I-SLRWHC和數據Cache次最近最少路命中計數器D-SLRWHC；
第三步、預置以下各邊界值
a.作為初始狀態下Cache狀態轉換條件之一的時間片邊界值TSB；
b.作為判斷指令Cache和數據Cache在不同狀態下是否超出最大訪問次數的訪問邊界值AB ；
c.作為判斷Cache容量是否超出當前程序需求的連續缺失邊界值CMB；
d.作為判斷是否帶來不必要能耗的額外路命中邊界值EWHB；
e.作為判斷關閉最近最少命中路是否會導致性能損失的最近最少路命中邊界數 LRffHB ；
第四步、每當程序段發生變化且進入下一個程序段時，根據對以下條件的逐一判斷，進入相應狀態並進行相應置數和狀態設置
條件A 如果I-CMOCMB且I-MC+D-MC<8，則將I-AC和I-CMC置零，指令Cache轉到預備大容量狀態；
條件B 如果I-CMOCMB且I-MC+D-MC==8且當前數據Cache的狀態不為預備小容量狀態，則將I-AC和I-CMC置零，指令Cache和數據Cache轉到容量競爭狀態，同時將D-AC和 D-CMC置零，並將數據Cache的當前狀態設為指令Cache和數據Cache的容量競爭狀態；條件C 如果I-AOTSB且I-MOl且I_CMC<CMB，則將I-AC和I-CMC置零，指令Cache 轉到預備小容量狀態；
條件 D 如果(I-AC+D-AC) >2*AB，則將 I_AC、D_AC、I-MC 和 D-MC 置零，指令 Cache 和數據Cache轉到初始狀態，同時將數據Cache的當前狀態設為數據Cache的初始狀態；
條件 E 如果(I-AC+D-AC)==2*AB 且 I-AOD-AC 且 I-MOD-MC，則將 I-AC、D-AC, I-MC 和D-MC置零，指令Cache轉到容量調整狀態，同時將數據Cache的最近最少命中路用於指令Cache，並將數據Cache的當前狀態設為數據Cache的初始狀態；
條件F 如果I-AOAB且I-EWHC<EWHB，則將I-AC和I-EWHC置零，指令Cache和數據 Cache轉到初始狀態；
條件G 如果I-EWHC>=EWHB，則將I-AC和I-EWHC置零，指令Cache轉到容量調整狀態， 激活額外路，即預備大容量狀態下，相對於原先SO狀態增加的新路；
條件H 如果I-LRWHOLRWHB，則將I_AC、I-SLRffHC和I-LRWHC置零，指令Cache和數據 Cache轉到初始狀態；
條件 I 如果 I-AOAB 且 I-MC>2 且 I_LRWHC<=LRWHB 且 I_SLRWHC<=LRWHB，則將 I-AC、 I-SLRWHC和I-LRWHC置零，指令Cache轉到容量調整狀態，關閉最近最少和次最近最少命中路；
條件 J 如果 I-AOAB 且 I-LRWHC<=LRWHB，且 I_MC<2 或 I-SLRWHOLRWHB，則將 I-AC、 I-SLRffHC和I-LRWHC置零，指令Cache轉到容量調整狀態，關閉最近最少命中路； 條件K 如果對指令Cache和數據Cache進行容量調整，之後均轉到初始狀態。本發明方法的理論依據是採用PBCRA算法，可以通過比較連續間隔的指令工作集籤名過程中的相對籤名距離來檢測判斷程序段變化，並優先分配混合Cache的指令路，然後分配數據路(為表述方便，將由混合Cache中的指令路構成的Cache稱為指令Cache，而由數據路構成的Cache稱為數據Cache)。所謂工作集籤名最早由Dhodapkar等人提出。每個籤名包含了在IOOk指令間隔內的指令工作集信息。指令工作集籤名是一個η位向量，向量每一位的值由程序計數器PC 的值右移b位(b=log2m，m=程序所使用的指令Cache塊大小)得到。隨機哈希函數用來選擇向量位地址。若S1和&代表相鄰間隔的兩個指令工作集籤名，則定義相對籤名距離為
A = Is1 S2|/|S^S2(1)
其中分子部分為兩個籤名的異或運算；分母部分為兩個籤名的同或運算。若A=I, 則表明兩個籤名完全不同；而Δ=0，則表明兩個籤名完全相同。為了準確地判斷運行程序段的變化，定義了一個相對籤名距離閾值Ath。如果Δ > Ath,則表明程序的運行段發生了變化；否則表明程序段沒有改變。但一個合適的閾值可能隨著運行程序段的不同而變化，因此該閾值將隨程序運行而自調整。以上內容在相關論文中有詳細記載，本文不展開描述(詳見論文DHODAPKAR A S, SMITH JE. Managingmulti-configuration hardware via dynamicworking set analysis[C] //Proc of the 29th Annual InternationalSymposium on ComputerArchitecture. New York: ACM Press, 2002: 233-244.)。Cache的資源需求和處理器的工作負荷在同一程序段內均不作明顯變化，PBCRA 算法可以利用程序運行時搜集到的Cache性能參數決定各個狀態之間的轉換。由於不同的程序甚至同一程序的不同運行階段對Cache容量的需求不一定是相同的，而且對指令Cache和數據Cache的訪問也不一定是平衡的，而上述容量聯合分配PBCRA算法較好地解決了 在滿足程序對Cache資源的實時需求的同時，還能充分利用有限的片上Cache資源， 因此有效地避免了分離Cache中由於資源分配不均衡帶來的性能損失。換言之，本發明一方面採用分類訪問機制，避免了對不必要路的訪問；另一方面還採用了基於程序段的重構算法(PBCRA算法)，能動態調整Cache的容量，從而合理滿足了程序運行時不同運行階段對 Cache的資源需求，顯著降低了功耗。並且，對於性能參數AC、CMC等，因為目前嵌入式設備的處理器中已有一些計數器(如Cache缺失計數器、Cache命中計數器等)，所以收集這些參數信息並不需要很大的系統開銷。歸納起來，本發明具有以下顯著優點
1、減少了 Cache的抖動。採用本發明後，由於指令Cache的路數和數據Cache的路數是可變的，可以降低衝突缺失並避免抖動，保證系統穩定運行。2、性價比高。在不增加硬體的情況下，採用本發明後，功耗可以降低20. 4% 40. 7%ο
下面結合附圖對本發明作進一步的說明。圖1為本發明容量配置過程的流程圖。圖2為本發明指令Cache或數據Cache各種狀態關係示意圖。圖3是本發明一個實施例基於分類訪問和有效位預測的可重構八路組相聯混合 Cache的結構框圖。
具體實施例方式實施例一
本實施例中，如圖1所示，當一種用於建立電子病歷的嵌入式設備系統運行新程序後，通過計算原程序和新程序的相對籤名距離，並加入比較，決定是否進入以下低功耗混合 Cache,其實現步驟為
第一步、分別設置指令Cache和數據Chche的圖2所示各狀態初始狀態SO、預備大容量狀態Si、容量競爭狀態S2、預備小容量狀態S3、容量調整狀態S4。各狀態定義如前。第二步、建立以下各計數器
A.分別用於統計預定時間片內各狀態下指令Cache和數據Cache訪問次數的指令訪問計數器I-AC和數據訪問計數器D-AC ；
B.分別用於統計在容量競爭狀態下指令Cache和數據Cache有效路數的指令Cache的有效路計數器I-MC和數據Cache的有效路計數器D-MC ；
C.分別用於統計在容量競爭狀態下指令Cache和數據Cache缺失次數的指令Cache缺失次數計數器I-MC和數據Cache缺失次數計數器D-MC ；
D.分別用於統計初始狀態下指令Cache和數據Cache連續缺失次數的指令Cache連續缺失計數器I-CMC和數據Cache連續缺失計數器D-CMC ；
E.分別用於統計在預備大容量狀態下指令Cache和數據Cache額外路命中次數的指令 Cache額外路命中計數器I-EWHC和數據Cache額外路命中計數器D-EWHC ；F.分別用於統計在預備小容量狀態下指令Cache和數據Cache最近最少路命中數的指令Cache最近最少路命中計數器I-LRWHC和數據Cache最近最少路命中計數器D-LRWHC ；
G.分別用於統計在預備小容量狀態下指令Cache和數據Cache除最近最少命中路外次最近最少路命中數的指令Cache次最近最少路命中計數器I-SLRWHC和數據Cache次最近最少路命中計數器D-SLRWHC；
第三步、預置以下各邊界值
a.作為初始狀態下Cache狀態轉換條件之一的時間片邊界值TSB；
b.作為判斷指令Cache和數據Cache在不同狀態下是否超出最大訪問次數的訪問邊界值AB ；
c.作為判斷Cache容量是否超出當前程序需求的連續缺失邊界值CMB；
d.作為判斷是否帶來不必要能耗的額外路命中邊界值EWHB；
e.作為判斷關閉最近最少命中路是否會導致性能損失的最近最少路命中邊界數 LRffHB ；
以上各邊界值可以根據經驗預置，例如可以將TSB設為(80K)、AB設為(5000)、CMB設為(4)、EWHB 設為(4)、LRWHB 設為(4)。 第四步、每當通過比較連續間隔的指令工作集籤名過程中相對籤名距離(或通過其它方法)發現程序段變化且進入下一個程序段時，根據對以下條件的逐一判斷，進入相應狀態並進行相應置數和狀態設置
條件A 如果I-CMOCMB且I-MC+D-MC<8，則將I-AC和I-CMC置零，指令Cache轉到預備大容量狀態；
條件B 如果I-CMOCMB且I-MC+D-MC==8且當前數據Cache的狀態不為預備小容量狀態，則將I-AC和I-CMC置零，指令Cache和數據Cache轉到容量競爭狀態，同時將D-AC和 D-CMC置零，並將數據Cache的當前狀態設為指令Cache和數據Cache的容量競爭狀態；
條件C 如果I-AOTSB且I-MOl且I_CMC<CMB，則將I-AC和I-CMC置零，指令Cache 轉到預備小容量狀態；
條件 D 如果(I-AC+D-AC) >2*AB，則將 I_AC、D_AC、I-MC 和 D-MC 置零，指令 Cache 和數據Cache轉到初始狀態，同時將數據Cache的當前狀態設為數據Cache的初始狀態；
條件 E 如果(I-AC+D-AC)==2*AB 且 I-AOD-AC 且 I-MOD-MC，則將 I-AC、D-AC, I-MC 和D-MC置零，指令Cache轉到容量調整狀態，同時將數據Cache的最近最少命中路用於指令Cache，並將數據Cache的當前狀態設為數據Cache的初始狀態；
條件F 如果I-AOAB且I-EWHC<EWHB，則將I-AC和I-EWHC置零，指令Cache和數據 Cache轉到初始狀態；
條件G 如果I-EWHC>=EWHB，則將I-AC和I-EWHC置零，指令Cache轉到容量調整狀態， 激活額外路；
條件H 如果I-LRWHOLRWHB，則將I_AC、I-SLRffHC和I-LRWHC置零，指令Cache和數據 Cache轉到初始狀態；
條件 I 如果 I-AOAB 且 I-MC>2 且 I_LRWHC<=LRWHB 且 I_SLRWHC<=LRWHB，則將 I-AC、 I-SLRWHC和I-LRWHC置零，指令Cache轉到容量調整狀態，關閉最近最少和次最近最少命中路；條件 J 如果 I-AOAB 且 I-LRWHC<=LRWHB，且 I_MCD_AC且 I-MOD-MC,則將I-AC、D-AC, I-MC和D-MC置零，並轉到指令Cache的容量調整狀態S4，同時將數據Cache的最近最少命中路(採用LRU算法可得為way7)用於指令Cache，即將組B 關閉最近最少使用的空閒路way7，並將其分配給組A，從而避免組A產生衝突缺失和抖動出現。如設R4-R7是組B的路類型寄存器，寄存器的每一位控制相應的一路用於指令路還是數據路當R4-R7的某位為「1」時，相應的路為數據路，為「O」則將相應的路用於指令路。則此時，R4-R7取值為1110，路暫停控制寄存器對應取值為1111時，表明將組B的第四路way7用於指令Cache並激活，同時將指令和數據Cache的狀態設為初始狀態SO。不難理解，當用於只有小容量Cache並且應用程式對指令Cache和數據Cache的訪問不均衡的嵌入式設備時，以上方法在分別動態調整指令Cache和數據Cache的容量的同時，更多的是聯合分配兩種Cache的容量，均衡指令Cache和數據Cache的負載，因此可以顯著提高Cache的性能。而當用於具有大容量Cache (例如指令和數據Cache的初始容量均為32 K)的設備時，由於兩種Cache的最大容量均能滿足程序的需求，因此不需在兩種Cache中進行容量的聯合分配，只要分別動態調整兩種Cache的容量，滿足程序運行過程中對各Cache的實時需求即可。在此過程中，由於控制了對空閒路的打開和關閉，將不用的空閒Cache路關閉，因此可以降低功耗，更好的滿足低功耗嵌入式設備的要求。
由上述技術方案可以看出，本發明的關鍵在於採用PBCRA算法的可分類訪問的混合Cache的功耗比傳統混合Cache的功耗平均降低40. 7%，比採用分類訪問方案的混合 Cache的功耗平均降低20. 4%。本發明引入一種基於程序段的重構算法——PBCRA，並提出了一種新的基於分類訪問的可重構混合Cache結構，該方案能夠根據不同程序段對Cache容量的需求，動態地分配混合Cache的指令路數和數據路數，還能夠對混合Cache進行分類訪問，過濾對不必要路的訪問，從而實現了降低混合Cache的功耗的目的。除上述實施例外，本發明還可以有其他實施方式。例如，Cache組的路徑數量可以為4等，程序段發生變化也可以通過其它方法判斷。凡採用等同替換或等效變換形成的技術方案，均落在本發明要求的保護範圍。
權利要求
1. 一種嵌入式設備低功耗混合Cache的實現方法，其特徵在於在嵌入式設備中通過以下步驟完成第一步、分別預先設置指令Cache和數據Chche的以下狀態初始狀態SO、預備大容量狀態Si、容量競爭狀態S2、預備小容量狀態S3、容量調整狀態S4 ；所述初始狀態SO為 Cache容量、結構保持不變的狀態；所述預備大容量狀態Sl為比目前Cache具有更大容量的Cache狀態；所述容量競爭狀態S2為指令Cache和數據Cache容量需求產生衝突的狀態； 所述預備小容量狀態S3為比目前Cache具有更小容量的Cache狀態；所述容量調整狀態S4 為對目前的Cache容量進行調整、重新分配指令Cache和數據Cache容量大小的狀態；第二步、建立以下各計數器A.分別用於統計預定時間片內各狀態下指令Cache和數據Cache訪問次數的指令訪問計數器I-AC和數據訪問計數器D-AC ；B.分別用於統計在容量競爭狀態下指令Cache和數據Cache有效路數的指令Cache的有效路計數器I-MC和數據Cache的有效路計數器D-MC ；C.分別用於統計在容量競爭狀態下指令Cache和數據Cache缺失次數的指令Cache缺失次數計數器I-MC和數據Cache缺失次數計數器D-MC ；D.分別用於統計初始狀態下指令Cache和數據Cache連續缺失次數的指令Cache連續缺失計數器I-CMC和數據Cache連續缺失計數器D-CMC ；E.分別用於統計在預備大容量狀態下指令Cache和數據Cache額外路命中次數的指令 Cache額外路命中計數器I-EWHC和數據Cache額外路命中計數器D-EWHC ；F.分別用於統計在預備小容量狀態下指令Cache和數據Cache最近最少路命中數的指令Cache最近最少路命中計數器I-LRWHC和數據Cache最近最少路命中計數器D-LRWHC ；G.分別用於統計在預備小容量狀態下指令Cache和數據Cache除最近最少命中路外次最近最少路命中數的指令Cache次最近最少路命中計數器I-SLRWHC和數據Cache次最近最少路命中計數器D-SLRWHC；第三步、預置以下各邊界值a.作為初始狀態下Cache狀態轉換條件之一的時間片邊界值TSB；b.作為判斷指令Cache和數據Cache在不同狀態下是否超出最大訪問次數的訪問邊界值AB ；c.作為判斷Cache容量是否超出當前程序需求的連續缺失邊界值CMB；d.作為判斷是否帶來不必要能耗的額外路命中邊界值EWHB；e.作為判斷關閉最近最少命中路是否會導致性能損失的最近最少路命中邊界數 LRffHB ；第四步、每當程序段發生變化且進入下一個程序段時，根據對以下條件的逐一判斷，進入相應狀態及進行相應置數和狀態設置條件A 如果I-CMOCMB且I-MC+D-MC<8，則將I-AC和I-CMC置零，指令Cache轉到預備大容量狀態；條件B 如果I-CMOCMB且I-MC+D-MC==8且當前數據Cache的狀態不為預備小容量狀態，則將I-AC和I-CMC置零，指令Cache和數據Cache轉到容量競爭狀態，同時將D-AC和 D-CMC置零，並將數據Cache的當前狀態設為指令Cache和數據Cache的容量競爭狀態；條件C 如果I-AOTSB且I-MOl且I_CMC2*AB，則將 I_AC、D_AC、I-MC 和 D-MC 置零，指令 Cache 和數據Cache轉到初始狀態，同時將數據Cache的當前狀態設為數據Cache的初始狀態；條件 E 如果(I-AC+D-AC)==2*AB 且 I-AOD-AC 且 I-MOD-MC，則將 I-AC、D-AC, I-MC 和D-MC置零，指令Cache轉到容量調整狀態，同時將數據Cache的最近最少命中路用於指令Cache，並將數據Cache的當前狀態設為數據Cache的初始狀態；條件F 如果I-AOAB且I-EWHC=EWHB，則將I-AC和I-EWHC置零，指令Cache轉到容量調整狀態， 激活額外路；條件H 如果I-LRWHOLRWHB，則將I_AC、I-SLRffHC和I-LRWHC置零，指令Cache和數據 Cache轉到初始狀態；條件 I 如果 I-AOAB 且 I-MC>2 且 I_LRWHC<=LRWHB 且 I_SLRWHC<=LRWHB，則將 I-AC、 I-SLRWHC和I-LRWHC置零，指令Cache轉到容量調整狀態，關閉最近最少和次最近最少命中路；條件 J 如果 I-AOAB 且 I-LRWHC<=LRWHB，且 I_MC<2 或 I-SLRWHOLRWHB，則將 I-AC、 I-SLRffHC和I-LRWHC置零，指令Cache轉到容量調整狀態，關閉最近最少命中路； 條件K 如果對指令Cache和數據Cache進行容量調整，之後均轉到初始狀態。
2.根據權利要求1所述嵌入式設備低功耗混合Cache的實現方法，其特徵在於當目前Cache的容量不為最大時，定義預備大容量狀態Sl為具有比目前Cache增加1路的容量。
3.根據權利要求2所述嵌入式設備低功耗混合Cache的實現方法，其特徵在於當目前Cache的容量不為最小，定義預備小容量狀態S3為具有目前Cache —半的容量。
4.根據權利要求3所述嵌入式設備低功耗混合Cache的實現方法，其特徵在於所述程序段發生變化通過比較連續間隔的指令工作集籤名過程中的相對籤名距離檢測判斷。
全文摘要
本發明涉及一種嵌入式設備低功耗混合Cache的實現方法，屬於計算機存儲器層次結構設計領域。該方法在嵌入式設備進行分別配置指令Cache和數據Chche的初始狀態S0、預備大容量狀態S1、容量競爭狀態S2、預備小容量狀態S3、容量調整狀態S4；建立邊界和計數器；每當程序段發生變化且進入下一個程序段時，根據對以下條件的逐一判斷，確定指令Cache和數據Cache的轉換狀態以及相關置數。採用本發明後，在幾乎不增加硬體的情況下，採用本發明基於程序段的PBCRA重構算法後，功耗降低20.4%～41.7%，並且減少了Cache的抖動。由於指令Cache的路數和數據Cache的路數是可變的，可以降低衝突缺失並避免抖動，保證系統穩定運行。
文檔編號G06F1/20GK102455977SQ201010527889
公開日2012年5月16日 申請日期2010年11月2日 優先權日2010年11月2日
發明者宋餘慶, 楊旭東, 陳健美 申請人:江蘇大學