具有採樣和保持的adc的製作方法

2023-06-26 07:10:36

具有採樣和保持的adc的製作方法
【專利摘要】本發明涉及具有採樣和保持的ADC，其中裝置和技術的代表實現方式提供多個並行模擬輸入的模數轉換。輸入接口被配置為整理並行模擬輸入且模數轉換器（ADC）被配置為將多個並行模擬輸入依次轉換為數字結果。
【專利說明】具有米樣和保持的ADC
【背景技術】
[0001]在一些高端微控制器應用(例如，工業、汽車和航空等)中，許多模擬信號可轉換成數字形式並同時進行處理。例如在這些應用中，多個傳感器可提供關於複雜系統的各個方面的信息，而傳感器在它們的輸出提供模擬信號。隨著各種技術的發展，希望更多數量的模擬通道在轉換為數字形式的同時供處理。在一些情況下，例如多個模擬通道可各自攜帶來自多個源的多個模擬信號。
[0002]一般地，待處理的模擬信號的量的增加導致在應用中增加布置的模數轉換器(ADC)的數量。然而，該ADC數量的增加增加了為應用提供ADC所消耗的面積的量和為ADC供電所消耗的能量的量。
【專利附圖】

【附圖說明】
[0003]參考附圖提供了詳細的說明。在附圖中，參考數字的最左側的數位代表該參考數字第一次出現的附圖。在各種附圖中使用相同參考數字表示相似或相同的要素。
[0004]在討論中，附圖中說明的裝置和系統示出為具有多個組件。如在本文中描述地，裝置和/或系統的各種實現方式可包括更少的組件而依然在公開的範圍內。可選地，裝置和/或系統的其它實現方式可包括額外的組件或描述的組件的各種組合，而依然在公開的範圍內。
[0005]圖1是根據實現方式的示例性並行模數轉換配置的框圖。
[0006]圖2是根據實現方式的包括輸入接口和輸出解復用器的示例性串行模數轉換配置的框圖。
[0007]圖3是根據實現方式的示例性串行模數轉換配置的示意圖。
[0008]圖4是示出了根據實現方式的提供多個並行模擬輸入的模數轉換的示例性處理的流程圖。
【具體實施方式】
[0009]概沭
[0010]裝置和技術的代表實現方式提供多個並行模擬輸入的模數轉換。輸入接口被配置為串行地整理多個並行模擬輸入，模數轉換器(ADC)被配置為依次將多個並行模擬輸入轉換為數字結果。在一個實現方式中，使用單個ADC將來自多個通道的模擬信號轉換為數字形式。
[0011]在一個實現方式中，該接口由無源組件組成。例如，在接口的實現方式中沒有使用有源組件(例如，放大器等)。在另一個實現方式中，解復用器組件被配置為將ADC的輸出引導至一個或多個並行輸出通道。
[0012]在本公開中討論了用於模數轉換配置的各種實現方式和技術。技術和裝置參考附圖中所示的示例性模數轉換器(ADC)裝置和系統來討論。在一些示例中，示出和討論了逐次逼近ADC (SA-ADC)的設計。然而，這不意圖限制而是為了易於討論且便於說明。討論的技術和裝置可用於各種ADC裝置設計、結構等(例如，直接轉換ADC、閃電式ADC (flash ADC)、躍升比較ADC、積分ADC (也稱為雙斜率或多斜率ADC)、反躍升ADC (counter ramp ADC)、流水線ADC、過採樣ADC、時間交織ADC、中間FM級ADC (intermediate FM stage ADC)等)中的任意，而依然在本公開的範圍內。
[0013]以下使用多個示例更詳細解釋實現方式。儘管在此和以下討論各種實現方式和示例，但是通過組合單獨實現方式和示例的特徵和要素可得到進一步的實現方式和示例。
[0014]示例件並行ADC配置
[0015]圖1是可應用本文中描述的技術和裝置的示例性並行模數轉換(ADC)配置100的框圖。模擬信號(AinOJ)至AinN_N)在輸入側接收、由多個ADC102進行轉換並且從ADC102輸出數字結果(結果0，結果I和結果N)。在各種實現方式中，任意個數的模擬輸入(AinOJ)至AinN_N)可由任意個數的ADC102接收。此外，一個或多個數字結果(結果O至N)可由一個或多個ADC102輸出。在各種實現方式中，ADC102 (ADC0至N)的個數或數字結果(結果O至N)的個數可由接收所轉換的數字結果(結果O至N)的裝置或系統(例如，控制器、處理器等)可獲得的輸入的個數來確定。
[0016]為了本公開的目地，數字結果可描述為模擬輸入的數字近似。例如，數字結果可包括與模擬輸入在時間點上和/或選擇的時段上的電壓或電流的大小成比例的數字表示。該數字表示可以各種方式來表達(例如，基於2的二進位碼、二進位編碼的十進位、電壓值、電氣或光脈衝屬性等)。
[0017]如圖1中所示，示例性並行ADC配置100可包括並行配置的多個ADC102。在實現方式中，各個ADC可代表通道，該通道具有與該通道相關聯的一些模擬輸入(例如，Ain0_0至AinN_N)、與該通道相關聯的一個或多個ADC102 (例如，ADC0)以及與該通道相關聯的一個或多個對應的輸出(例如，結果O)。在可選的實現方式中，並行ADC配置100可包括更少的、額外的或替代的組件。
[0018]示例件串行ADC配置
[0019]圖2是示例性串行模數轉換(ADC)配置200的框圖。在實現方式中，接口 202和單個ADC102可替代在並行ADC配置100中的一些或全部數量的ADC102。例如，在一個或多個模擬通道具有將轉換成數字結果的多個並發的模擬輸入信號的應用中，可採用單個ADC102來轉換多個輸入信號，而接口 202被配置為串行整理多個並行模擬輸入。在各種其它實現方式中，可使用一個或多個串行ADC配置200和一個或多個並行ADC配置100的組合。用串行ADC配置200代替並行ADC配置100尤其具有節省空間(即，電路面積)和節省功率的優點。
[0020]在實現方式中，如圖2所示，示例性串行ADC配置200包括多個採樣和保持(SH)電路204、復用器電路(MUX)206和ADC102。例如，SH電路204被配置為接收模擬輸入信號並且採樣該信號以輸出採樣值。MUX電路206被配置為接收來自SH電路204的輸出，並且將它們復用為串行形式或單通道。ADC102接收來自MUX電路206的串行採樣值，並且以依次的順序將採樣值轉換為數字結果。在實現方式中，數字結果在從ADC102的輸出時保持為串行形式。
[0021]在此外的實現方式中，串行ADC配置200還包括解復用器(DE-MUX) 208。如果包括，則DE-MUX208使來自ADC102的串行輸出解復用並且恢復到多個通道的數字輸出。例如，作為來自SH電路204之一的模擬輸入的結果的數字輸出被引導至與該SH電路204相關聯的輸出通道，並且對於每個數字結果都是如此。相應地，在具有多個通道的串行ADC配置200中，各個通道可包括至少一個SH電路204以及至少一個相關聯的輸出(例如，結果)。
[0022]如上面討論的，本文中關於串行ADC配置200描述的技術、組件和裝置不局限於圖2中的說明，並且在不偏離公開的範圍的條件下可應用於其它ADC裝置和設計。在一些情況下，可使用額外的或替代的組件來實施本文中描述的技術。此外，組件可以在導致數字結果(結果O至N)的同時以各種組合配置和/或結合。應理解的是串行ADC配置200可實現為分立的裝置或其它系統的一部分(例如，與其它組件、系統等結合)。
[0023]參考圖2，多個SH電路204中的每個被配置為接收一個或多個模擬信號(Ain0_0至AinN_N)。在一個實現方式中，一個或多個SH電路204被配置為接收多個並發的模擬輸入信號(Ain0_0 至 AinN_N)。
[0024]在實現方式中，SH電路204被配置為基於接收到的多個模擬信號(AinOJ)至AinN_N)中的至少一個來輸出採樣值。例如，SH電路204可採樣輸入模擬信號(AinOJ)至AinN_N)並且輸出採樣值。
[0025]在一個實現方式中，如圖3所示，SH電路204是無源採樣和保持電路。例如，SH電路204由無源組件組成且避免有源組件(例如，放大器等)。在圖3所示的示例中，SHO電路204被示出為包括電容Csh和開關Sw_ref。在其它實現方式中，SH電路204可包括額外的或替代的無源組件。在可選的實現方式中，SH電路204可包括一個或多個有源組件。
[0026]如圖3的示意圖所示，通過閉合到輸入(例如，在Ain0_0)的輸入開關以及閉合在電容Csh的相反側上的米樣開關Sw_samp,例如Ain0_0的模擬輸入信號被米樣至SH電路204的電容Csh。採樣時間段的終止通過例如斷開採樣開關Sw_samp來確定。在採樣Ain0_0之後，輸入開關(例如，在Ain0_0)斷開。
[0027]在該示例中，充電電容Csh現在充有Ain0_0-DC Init的值。這是從SH電路204輸出至MUX206和至ADC102的「採樣值」。在該示例中，DC Init是與轉換處理和模擬輸入(AinOJ)至AinN_N)無關的內部初始化電壓。DC Init的值在模擬輸入(例如，Ain0_0)的轉換期間的處理中被抵消。
[0028]在一個實現方式中，可在SH電路204處採用分壓器(未示出)以允許ADC102在與模擬輸入信號的電壓電平不同的電壓電平操作。例如，分壓器可被配置為使多個模擬輸入信號中的每個除以預選值，從而縮放模擬輸入信號。在這樣的實現方式中，從SH電路204輸出的採樣值是分壓器的結果。在一個實現方式中，電容Csh可與其它組件(例如，電容、電阻等)結合以形成分壓器。更詳細地，在各種實現方式中，可選擇(調整尺寸)電容Csh和Cdac (Cdac在以下描述)以實現模擬輸入信號的所希望的縮放。另外，在各種實現方式中，電阻分壓器可用作在ADC102之前的分壓器或直接與ADC102的輸入相關聯。在一個實現方式中，這樣的分阻器可在SH電路204之前、作為SH電路204中的特徵、在MUX206之前或作為MUX206中的特徵。
[0029]在實現方式中，如圖2和3所示，MUX電路206被配置為接收來自多個SH電路204的多個輸出並且依次使這些輸出可用於由ADC102轉換。例如，MUX電路206可被配置為接收多個採樣值(包括多個SH電路204中的每個的採樣值)並且將多個採樣值中的每個採樣值依次輸出至ADC102。[0030]在一個實現方式中，如圖3所示，MUX電路206包括採樣開關Sw_samp和復用器開關Sw_mux。在可選的實現方式中，採樣開關Sw_samp可位於SH電路204中、位於SH電路204和MUX電路206之間等。
[0031]如圖3所示，MUX電路206通過復用開關Sw_mux將SH電路204 (和對應的採樣值)耦接至ADC102。在多種實現方式中，在串行ADC配置200中存在與各個SH電路204相關聯的復用器開關Swjnux。MUX電路206允許多個SH電路204耦接至ADC102，以便串行數字轉換SH電路204的輸出。此外，通過經由採樣開關Sw_samp控制採樣時長(例如，在多個SH電路204 I禹接至輸入模擬信號時閉合開關Sw_samp —段時間，以及斷開Sw_samp以結束各個耦接的SH電路204的採樣時間)，各個SH電路204可具有相同的採樣時長。
[0032]例如，當SHO將耦接至ADC102並且在SHO的輸出處的採樣值將由ADC102轉換時，閉合與SHO關聯的復用開關Sw_mux。在實現方式中，閉合Sw_mux將電容0811|禹接至40(:102的高阻節點Cxxx。
[0033]在一個實現方式中，為了發起採樣值的轉換，Csh的輸入側通過閉合開關Sw_ref耦接至輸入(例如，Ain0_0)的參考地電位。該動作引起在節點Cxxx的電壓移位。在示例中，電壓位移發起ADC102內的數字轉換處理。
[0034]在實現方式中，接口 202包括SH電路204和MUX電路206的組件。在其它實現方式中，參考SH電路204和MUX206等討論的組件可不同地分配或結合。在實現方式中，接口202的組件是無源組件。
[0035]在實現方式中，如圖2和圖3中所示，ADC102被配置為將接收的各個採樣值串行轉換為相應的數字結果。換言之，ADC102被配置為將多個並行模擬輸入依次轉換為數字形式。在實現方式中，ADC102的輸出是與復用的輸入序列(即，從SH電路204輸出的米樣值)對應的數字結果序列。
[0036]在一個實現方式中，ADC102包括逐次逼近ADC (SA-ADC)。在另一個實現方式中，如圖3所示，ADC102包括開關電容器型SA-ADC。例如，ADC102包括數模轉換(DAC)電路，該電路包括開關電容Cdac，比較器302和逐次逼近寄存器(SAR) 304。
[0037]如之前描述地，為了發起ADC102的採樣值的轉換，Csh的輸入側通過閉合開關Sw_ref而稱接至輸入(例如，Ain0_0)的參考地電位。該動作使得在節點Cxxx的電壓位移,該節點是ADC102和比較器302的高阻輸入節點。電壓位移由涉及比較器302和SAR304的搜索算法進行補償。電容Cdac使得能夠進行以下描述的搜索。在實現方式中，如圖3所示，值DC Init可加至比較器302的輸入，如之前所述抵消電容Csh所充的採樣值所增加的值DC Init。
[0038]在實現方式中，ADC102使用逐次逼近(SA)算法通過二進位搜索將採樣值轉換為數字結果。二進位搜索在一些或全部可能的量化等級中實施，而且最終收斂於轉換的數字結果。例如參考圖3，初始化SAR304使得最高有效位(MSB)等於數字I。該數字碼輸出至DAC電路(例如，開關電容Cdac和啟用Vrefp和Vrefn的多個並行開關)，這將數字碼近似為模擬值。在一個示例中，在該點的模擬值近似等於Vrefp或Vrefn之一除以2。
[0039]來自DAC電路的模擬逼近由比較器302接收以與採樣值進行比較。如果模擬逼近大於採樣值，則比較器302使SAR304將MSB重置為零，否則該位保持為I。
[0040]SAR304中的下一位(例如，下一個最大有效位)設置為1，而且進行相同的測試，其中DAC電路將新的結果碼的模擬逼近饋至比較器302。如果模擬逼近大於採樣值，則比較器302使SAR304將該位重置為0，否則該位保持為I。繼續該二進位搜索直到SAR302中的每位都被使用為止。在實現方式中，SAR203中的結果碼302是數字結果(例如，採樣值的數字轉換)。數字結果由ADC102經由SAR304輸出。
[0041]ADC102的解析度可以基於使輸出碼變化(例如，在SAR304中從I到O的位的重置)所需要的最小電壓電平來定義。例如，使數字碼變化的最小電壓是ADC102的最低有效位(LSB)0 ADC102的解析度是LSB電壓。在可選的實現方式中，使用其它算法或使用所描述的算法的變形來確定數字結果。
[0042]在一個實現方式中，ADC102的核心組件在低電壓域操作。例如，比較器302和SAR304可被配置為在5v、3v、l.5v等操作。在一些實現方式中，ADC102的核心組件在較低電壓的操作可與如上所述的輸入模擬信號的分壓相結合。核心組件在較低電壓的操作和/或輸入模擬信號的分壓可有助於串行ADC配置200的節能。
[0043]在一個實現方式中，如圖2所示，在串行ADC配置200中包括解復用器(DE-MUX)208。在實現方式中，DE-MUX208被配置為將從ADC102輸出的各個數字結果引導至至少一個並行通道。例如，如上所述，DE-MUX208將來自ADC102的串行輸出解復用並且將數字輸出恢復至對應的多個通道。換言之，作為來自一個SH電路204的模擬輸入的結果的數字輸出被引導至與該SH電路204相關聯的輸出通道(例如，結果O被引導至與SHO相同的通道)。相應地，通過DE-MUX208，串行ADC配置200接收多個並行輸入並且輸出多個並行結果。
[0044]在各種實現方式中，可使用額外的或替代組件來完成公開的技術和配置。
[0045]代表件處理
[0046]圖4是示出了根據實現方式的提供多個並行模擬輸入的模數轉換的示例性處理400的流程圖。處理400描述了將輸入接口耦接至單個模數轉換器(ADC)(例如，ADC102)。例如，接口可包括多個並行的採樣和保持(SH)電路(例如，SH電路204)。ADC被配置為將從接口(例如，多個並行SH電路)輸出的採樣值串行轉換為數字結果。在一個示例中，多個並行SH電路經由被配置為將採樣值整理至串行形式的多個復用電路(例如，MUX電路206)耦接至ADC。參考圖1到圖3來描述處理400。
[0047]描述處理的順序不意圖解釋為限制，而且能夠以任意順序合併任意數量的所描述的處理框從而實現該處理或可選的處理。另外，在不偏離本文中描述的主題的範圍的條件下,可以從處理中刪除獨立的框。此外,在不偏離本文中描述的主題的範圍的條件下,處理可以以任意合適的材料或它們的組合實現。
[0048]在框402,處理包括在第一米樣和保持(SH)電路米樣第一模擬信號以形成第一米樣值。在框404，處理包括在第二 SH電路採樣第二模擬信號以形成第二採樣值。在各種實現方式中，第一和第二模擬信號是並行輸入信號。在一個實現方式中，處理包括同時採樣第一和第二模擬信號。
[0049]在實現方式中，使用無源組件和/或電路採樣第一和第二模擬信號。例如，可經由電容(例如，電容Csh)來米樣第一和第二模擬信號。一個或多個開關可用於發起米樣和確定採樣時長。
[0050]在實現方式中，處理包括將第一模擬信號和/或第二模擬信號的值除以預選值以縮放第一模擬信號和/或第二模擬信號。例如，第一和/或第二模擬信號的值可以是電壓電平。在實現方式中，第一模擬信號和/或第二模擬信號可以經由一個或多個電容、電阻或組合的分壓器(例如，具有電容和電阻元件的分壓器)縮放。
[0051]在框406,處理包括將第一米樣值和第二米樣值復用。例如，可以將第一和第二米樣值整理成串行形式。在一個實現方式中，第一和第二採樣值經由復用器開關來復用。在一個示例中，各個SH電路具有被配置為將SH電路耦接至ADC和將採樣值耦接至ADC的輸入端的關聯的復用器開關。在可選的實現方式中，多個SH電路之間可共用一個或多個復用器開關。
[0052]在框408，處理包括經由模數轉換器(ADC)順序轉換第一採樣值以形成第一數字結果並且順序轉換第二採樣值以形成第二數字結果。在一個實現方式中，使用逐次逼近算法轉換第一採樣值以形成第一數字結果並且轉換第二採樣值以形成第二數字結果。在可選實現方式中，使用其它類型的算法來轉換第一和第二採樣值和/或可採用其它類型的ADC。
[0053]在實現方式中，第一和第二模擬信號在由多個SH電路接收的多個模擬信號中。例如，在一個實現方式中，處理包括在第三採樣和保持(SH)電路採樣第三模擬信號形成第三採樣值；將第三採樣值與第一採樣值和第二採樣值復用；以及按照第一採樣值和第二採樣值的順序，經由ADC依次轉換第三採樣值形成第三數字結果。
[0054]在另一個實現方式中，處理包括在第一 SH電路和/或第二 SH電路接收多個模擬輸入，採樣多個模擬輸入以形成多個採樣值，復用多個採樣值以及經由ADC依次轉換多個採樣值以形成數字結果。
[0055]在一個實現方式中，處理包括將第一數字結果解復用至第一輸出通道並且將第二數字結果解復用至第二輸出通道。在進一步的實現方式中，各個SH電路都與通道相關聯，並且ADC的各個輸出都被引導(解復用)至與相應的SH電路相關聯的通道，該相應的SH電路提供與輸出對應的採樣值。在一個實現方式中，復用器以相反的配置耦接至ADC的輸出從而將ADC的輸出解復用。
[0056]在各種實現方式中，處理包括將第一數字結果和/或第二數字結果(和/或第三數字結果，後續的數字結果等)存儲在一個或多個存儲寄存器中。在一個實現方式中，每個通道可與單獨的寄存器相關聯。例如，數字結果可從ADC的輸出解復用至與它們的關聯通道對應的寄存器中。
[0057]在可選的實現方式中，其它技術可以以各種組合包括在處理400中並且仍然在本公開的範圍內。
[0058]益論
[0059]儘管以針對結構特徵和/或方法動作的語言描述了本公開的實現方式，但是應當理解的是實現方式不必限於所描述的具體特徵或動作。而是，這些具體特徵和動作作為實現示例性裝置和技術的代表形式而公開。
【權利要求】
1.一種裝置，包括: 多個採樣和保持(SH)電路，所述多個採樣和保持電路中的每個被配置為接收模擬信號; 復用器電路，被配置為接收所述多個採樣和保持電路的多個輸出而且依次使所述輸出可供轉換；以及 模數轉換器(ADC)，被配置為將所述輸出串行地轉換為對應的數字結果。
2.根據權利要求1所述的裝置，其中，所述多個採樣和保持電路中的至少一個被配置為接收多個並發的模擬信號。
3.根據權利要求1所述的裝置，其中，所述多個採樣和保持電路包括無源採樣和保持電路。
4.根據權利要求1所述的裝置，其中，所述數字結果包括二進位信號或電壓值中的至少一個。
5.一種系統,包括: 多個採樣和保持(SH)電路，所述多個採樣和保持電路中的每個被配置為接收多個模擬信號並且基於所述多個模擬信號中的至少一個輸出採樣值； 復用器電路，被配置為接收包括所述多個採樣和保持電路中的每個的採樣值的多個採樣值，並且被配置為依次輸出所述多個採樣值中的每個採樣值； 模數轉換器(ADC)，被配置為將各個採樣值串行轉換為對應的數字結果；以及 解復用器，被配置為將各個數字結果引導至多個輸出中的至少一個。
6.根據權利要求5所述的系統，還包括多個通道，各個通道包括至少一個採樣和保持電路和至少一個關聯的輸出。
7.根據權利要求5所述的系統，還包括分壓器，所述分壓器被配置為使所述多個模擬信號中的每個除以預選值從而縮放所述多個模擬信號。
8.根據權利要求5所述的系統，還包括復用器開關，所述復用器開關與所述多個採樣和保持電路中的每個相關聯，並且被配置為將所述多個採樣和保持電路中的每個耦接至所述模數轉換器。
9.根據權利要求5所述的系統，還包括至少一個採樣開關，所述採樣開關耦接至所述多個採樣和保持電路中的每個採樣和保持電路，並且被配置為確定所述多個採樣和保持電路的採樣時長。
10.根據權利要求5所述的系統，其中，所述模數轉換器包括逐次逼近模數轉換器(SA-ADC)。
11.根據權利要求10的系統，其中，所述逐次逼近模數轉換器包括開關電容型逐次逼近模數轉換器。
12.根據權利要求10的系統，其中，所述逐次逼近模數轉換器包括數模轉換(DAC)電路、比較器和逐次逼近寄存器。
13.—種方法,包括: 在第一米樣和保持(SH)電路米樣第一模擬信號以形成第一米樣值； 在第二採樣和保持電路採樣第二模擬信號以形成第二採樣值； 將所述第一採樣值和所述第二採樣值復用；經由模數轉換器(ADC)依次轉換所述第一採樣值以形成第一數字結果並轉換所述第二採樣值以形成第二數字結果。
14.根據權利要求13所述的方法，還包括在第三採樣和保持(SH)電路採樣第三模擬信號以形成第三採樣值；將所述第三採樣值與所述第一採樣值和所述第二採樣值復用；以及按照所述第一採樣值和所述第二採樣值的順序，經由所述模數轉換器串行轉換第三採樣值以形成第三數字結果。
15.根據權利要求13所述的方法，還包括在所述第一採樣和保持電路和/或所述第二採樣和保持電路接收多個模擬輸入，採樣所述多個模擬輸入以形成多個採樣值，將所述多個採樣值復用以及經由所述模數轉換器依次轉換所述多個採樣值以形成數字結果。
16.根據權利要求13所述的方法，還包括將所述第一數字結果解復用至第一輸出通道以及將第二數字結果解復用至第二輸出通道。
17.根據權利要求13所述的方法，還包括將所述第一數字結果和/或所述第二數字結果存儲在一個或多個存儲寄存器中。
18.根據權利要求13所述的方法，還包括使所述第一模擬信號和/或所述第二模擬信號的值除以預選值從而縮放所述第一模擬信號和/或所述第二模擬信號。
19.根據權利要求18的方法，還包括經由一個或多個電容分壓器來縮放所述第一模擬信號和/或所述第二模擬信號。
20.根據權利要求13所述的方法，還包括使用逐次逼近算法轉換所述第一採樣值以形成第一數字結果以及轉換所述第二採樣值以形成第二數字結果。
21.根據權利要求13所述的方法，還包括同時採樣所述第一模擬信號和所述第二模擬信號。
22.根據權利要求13所述的方法，還包括將多個並行採樣和保持電路耦接至單個模數轉換器，所述模數轉換器被配置為將從所述多個並行採樣和保持電路輸出的採樣值串行轉換為數字結果。
23.一種裝置，包括: 輸入接口，被配置為串行組織多個並行模擬輸入；以及 模數轉換器(ADC)，被配置為將所述多個並行模擬輸入依次轉換為數字結果。
24.根據權利要求23所述的裝置，還包括解復用器組件，所述解復用器組件被配置為將所述模數轉換器的輸出引導至一個或多個並行通道。
25.根據權利要求23所述的裝置，其中所述接口由無源組件組成。
【文檔編號】H03M1/12GK103997342SQ201310274724
【公開日】2014年8月20日 申請日期:2013年7月2日 優先權日:2012年7月2日
【發明者】彼得·博格納, 弗朗茨·庫特納 申請人:英飛凌科技股份有限公司