一種基於fpga的微小型ccd圖像採集與處理系統的製作方法
2023-06-12 06:12:41 1
一種基於fpga的微小型ccd圖像採集與處理系統的製作方法
【專利摘要】本發明公開了一種基於FPGA的微小型CCD圖像採集與處理系統，包括CCD傳感器、A/D轉換模塊、FPGA控制模塊、圖像儲存模塊、視頻編碼模塊、DSP模塊、監視器以及電源模塊；所述的FPGA控制模塊利用內部的圖像處理單元對輸入的數字視頻信號進行實時圖像處理，並將處理後的視頻數據按照標準數字視頻格式輸出；所述的視頻編碼單元接收FPGA輸出的數字視頻信號，並輸出標準制式的電視信號；所述的兩塊SDRAM用於視頻數據的緩存，該基於FPGA的微小型CCD圖像採集與處理系統結構簡單、具備數字視頻輸出功能，提高了圖像採集與處理模塊的通用性，並在系統設計中加入視頻編碼晶片，提供模擬視頻輸出功能。
【專利說明】—種基於FPGA的微小型CCD圖像採集與處理系統
【技術領域】
[0001]本發明屬於圖像處理與採集【技術領域】，尤其涉及一種基於FPGA的微小型CXD圖像採集與處理系統，該採集系統既可以作為可見光-紅外融合成像系統的一部分，與融合系統中使用的ADSP BF548共同構建FPGA+DSP結構的嵌入式圖像採集與處理系統，也可以作為一個通用的圖像採集與處理系統單獨使用。
【背景技術】
[0002]目前，圖像採集與處理技術已經在社會生活的各個方面得到了廣泛的應用，傳統的基於計算機的圖像採集與處理技術已經不能滿足日益發展的各種需求，微小型嵌入式圖像採集與處理系統憑藉其體積小、重量輕、集成度高、處理速度快等諸多優點，在航天、空間遙感、工業、軍事等領域有著巨大的應用前景。
[0003]現有的嵌入式圖像採集與處理系統的結構主要有光電成像器件+ASIC晶片+DSP和光電成像器件+FPGA+DSP兩種，採用集成晶片設計方案的系統，可以利用專用的IC晶片獲得光電成像器件工作時所需的時序驅動信號，利用DSP進行視頻信號的數據緩衝和圖像處理。而在採用FPGA的系統方案中，由FPGA代替專用集成晶片驅動光電成像器件進行工作，完成數據的緩衝以及各個模塊之間的通信，還可以利用自身豐富的硬體乘法器和存儲器資源處理一些計算量大但是算法相對簡單的圖像處理算法，而系統中的DSP則只負責部分算法比較複雜的圖像處理。可以看出，憑藉FPGA的高度可編程性，採用FPGA+DSP結構的圖像採集系統較於ASIC晶片+DSP結構的的系統更加靈活，FPGA可以很好的完成整個系統的控制，這樣可以解放DSP，使DSP完全用於圖像處理，提高了整個系統的效率。
【發明內容】
[0004]針對上述現有技術存在的缺陷和不足，本發明的目的在於，提供一種基於FPGA的微小型CCD圖像採集與處理系統，本發明的圖像採集與處理系統結構簡單、具備數字視頻輸出功能，提高了圖像採集與處理模塊的通用性，並在系統設計中加入視頻編碼晶片，提供模擬視頻輸出功能。
[0005]為了實現上述任務，本發明採用如下的技術解決方案:
一種基於FPGA的微小型CXD圖像採集與處理系統，其特徵在於，包括CXD傳感器、A/D轉換模塊、FPGA控制模塊、圖像儲存模塊、視頻編碼模塊、DSP模塊、監視器以及電源模塊；所述的CCD傳感器與A/D轉換模塊和FPGA控制模塊相連，在FPGA控制模塊提供的時序驅動下，完成圖像的採集以及模擬視頻信號的輸出；所述A/D轉換模塊與FPGA控制模塊相連，A/D轉換模塊對輸入的模擬視頻信號進行放大、抑制幹擾、去噪聲以及數模轉換，輸出帶外行場同步的數字視頻信號給FPGA控制模塊；所述的視頻編碼模塊與FPGA控制模塊相連，視頻編碼模塊接收FPGA控制模塊輸出的數字視頻信號，並輸出標準制式的電視信號；所述的圖像儲存模塊與FPGA控制模塊相連，用於視頻數據的緩存；所述的監視器與視頻編碼單元相連；所述的DSP單元與FPGA控制模塊相連，系統利用DSP進行視頻信號的數據緩衝和圖像處理；所述的電源模塊為系統各模塊工作提供穩定電壓。
[0006]在該基於FPGA的微小型CXD圖像採集與處理系統中，所述的FPGA內部包括接收端、濾波單元、插值單元、直方圖均衡化單元和輸出端；所述的接收端接收由A/D轉換模塊輸出的數字視頻信號；所述視頻信號經過濾波單元、插值單元和直方圖均衡化單元，實現有效視頻信號提取；所述的輸出端與視頻編碼單元相連，將處理過的視頻數據編碼成標準的ITU-R BT656視頻流輸出。
[0007]在該基於FPGA的微小型CXD圖像採集與處理系統中，所述的CXD傳感器採用SONY公司的ICX429ALL型黑白CXD ;所述的A/D轉換模塊採用AD9849型號的前端模擬晶片；所述的FPGA控制模塊採用EP2C20F484型號的控制器，;所述的視頻編碼模塊採用ADV7179型號的視頻編碼晶片；所述的圖像儲存模塊選用三星公司的K4S641632C，完成圖像的外部緩存；所述的電源模塊採用LT3487、LM7805和LM1117-3.3型號的穩壓晶片，所述的LT3487晶片電路為ICX429ALL提供工作電源，所述LM7805晶片電路為AD9849提供工作電源，所述的LMl 117-3.3為ADV7179提供工作電源。
[0008]在該基於FPGA的微小型CXD圖像採集與處理系統中，所述的FPGA控制模塊由⑶D時序驅動單元、串行通信單元、圖像處理單元以及SDRAM控制單元組成，所述的⑶D時序驅動單元與ICX429ALL型黑白CXD相連；所述的串行通信單元同時與AD9849晶片和ADV7179晶片相連；所述的圖像處理單元同時與AD9849晶片和2片K4S641632C晶片相連；所述的SDRAM控制單元與2片K4S641632C晶片相連。
[0009]本發明的有益效果是:
CXD傳感器選用SONY公司的ICX429ALL晶片，該晶片是隔列轉移型面陣黑白(XD，在光積分周期，光生電荷包存儲在像敏單元裡，轉移柵為低電位，從而將像敏區和垂直讀出寄存器隔開，光積分完成後，轉移柵上的電壓變高，使得像敏單元與垂直讀出寄存器相連，將像敏區的光生電荷轉移到垂直讀出寄存器，轉移過程很快，轉移結束後，轉移柵電壓降低，像敏區和垂直讀出寄存器又重新隔開。在垂直驅動脈衝的作用下，垂直移位寄存器中暫存的光生電荷被一行一行的轉移到水平讀出寄存器中。而水平寄存器中電荷包在水平驅動脈衝(水平移位採用兩相結構ΗΦ1，ΗΦ2)的驅動下，逐個像素的通過讀出電路輸出(復位信號ORG用來清除讀出電路上一個像素讀出時殘留的電荷)。上一場視頻信號讀出的同時，像敏區開始新一輪的光積分，其中光積分的時間由快門信號決定。
[0010]模擬前端AD9849用於將ICX429ALL輸出的模擬視頻信號進行放大、抑制幹擾、去噪聲以及數模轉換。視頻信號進入AD9849後首先通過INPUT CLAMP模塊進行黑電平校正，去除暗電流引起的噪聲信號，然後交由CDS模塊進行相關雙採樣，採樣後的視頻抽樣信號通過VGA模塊放大後交由ADC進行模數轉換並輸出數字視頻信號。其中CLAMP模塊(黑電平校正模塊)的工作是在CLP0B、CLPDM兩信號的控制下進行的，CLPOB和CPLDM兩信號為低電平時，表徵輸入信號為CXD中OPTICAL BLACK信號即此時輸入的電平信號為黑電平信號，這一電平值將會被存儲，用來消除EFFECTIVE PIXEL (有效像元)帶有的黑電平。
[0011]視頻編碼晶片選用ANALOG DEVICES公司的ADV7179，該晶片支持多種數字視頻輸入格式和多種模擬視頻輸出格式，ITU-R BT601/BT656YCrCb標準格式的數字視頻流進入視頻編碼晶片後，首先經過顏色插值模塊將原來Y:Cr:Cb為4:2:2的混合視頻信號插值成三路採樣率一樣的Y、Cr、Cb單色視頻信號，然後通過色彩空間轉換模塊，將視頻流的顏色空間由YcrCb色彩空間轉換到RGB色彩空間；三路視頻信號分別經過插值、濾波模塊、調製模塊以及DAC模塊後，在DAC A、DAC B、DAC C管腳輸出，最終的輸出格式可以通過配置ADV7179的模式寄存器進行選擇。
[0012]電源模塊提供的工作電壓:+15V、+5V、+3.3V、+1.2V、_9V，其中包括:CCD傳感器ICX429ALL的偏執電壓+15V、-9V，其中+15V的偏壓為金屬柵極偏壓，-9V的偏壓為CXD的襯底偏壓。模擬前端AD9849工作電壓+5V、+3.3V，其中DVDD1、DVDD2用於驅動AD9849內部的時序產生模塊，AVDD用於驅動內部的ADC模數轉換器，DVDD3、DVDD4用於驅動數字視頻信號輸出模塊，核心控制器FPGA的輸入電壓+3.3V和+1.2V，其中+3.3V的數字電壓用於驅動可編程管腳，+3.3V的模擬電壓用於驅動FPGA內部的模擬鎖相環PLL，+1.2V的電壓用於驅動FPGA的內核。圖像緩存器SDRAM、視頻編碼晶片ADV7179輸入電壓均為+3.3V。
[0013]該基於FPGA的微小型CCD圖像採集與處理系統結構簡單、具備數字視頻輸出功能，提高了圖像採集與處理模塊的通用性，並在系統設計中加入視頻編碼晶片，提供模擬視頻輸出功能。
【專利附圖】
【附圖說明】
[0014]以下結合附圖和【具體實施方式】對本發明作進一步的解釋說明。
[0015]圖1是該圖像採集與處理系統的結構圖；
圖2是該圖像採集與處理系統的FPGA功能圖；
圖3是該系統的硬體電路圖；
圖4是該系統的CCD偏執電壓輸出電路；
圖5是該系統的軟體結構圖。
【具體實施方式】
[0016]圖1是該圖像採集與處理系統的結構圖，本系統由C⑶傳感器、A/D轉換模塊、FPGA控制模塊、圖像儲存模塊、視頻編碼模塊、DSP模塊、監視器以及電源模塊組成。CCD傳感器與A/D轉換模塊和FPGA控制模塊相連，在FPGA控制模塊提供的時序驅動下，完成圖像的採集以及模擬視頻信號的輸出；A/D轉換模塊與FPGA控制模塊相連，A/D轉換模塊對輸入的模擬視頻信號進行放大、抑制幹擾、去噪聲以及數模轉換，輸出帶外行場同步的數字視頻信號給FPGA控制模塊；視頻編碼模塊與FPGA控制模塊相連，視頻編碼模塊接收FPGA控制模塊輸出的數字視頻信號，並輸出標準制式的電視信號；圖像儲存模塊與FPGA控制模塊相連，用於視頻數據的緩存；所述的監視器與視頻編碼單元相連；DSP單元與FPGA控制模塊相連，系統利用DSP進行視頻信號的數據緩衝和圖像處理；所述的電源模塊為系統各模塊工作提供穩定電壓。
[0017]圖2是該圖像採集與處理系統的FPGA功能圖，在該基於FPGA的微小型CXD圖像採集與處理系統中，FPGA內部包括接收端、濾波單元、插值單元、直方圖均衡化單元和輸出端；接收端接收由A/D轉換模塊輸出的數字視頻信號；視頻信號經過濾波單元、插值單元和直方圖均衡化單元，實現有效視頻信號提取；輸出端與視頻編碼單元相連，將處理過的視頻數據編碼成標準的ITU-R BT656視頻流輸出。
[0018]圖3是該系統的硬體電路圖，CXD圖像傳感器選用SONY公司的ICX429ALL黑白CCD，有效象元為752 (H)X 582 (V)，幀頻25Hz，晶片整體尺寸為7.4mm (H)X 5.95mm (V),滿足系統的解析度以及幀頻要求。模擬前端選用ANALOG DEVICES公司的AD9849，內部集成⑶S、PxGA、VGA、CLAMP、ADC等功能模塊，工作頻率高達30MHz。系統的核心控制單元選用Altera公司CycloneII系列的EP2C20F484，該晶片價格便宜，資源豐富，且功耗低。用於圖像緩存的外部存儲器選用三星公司的K4S641632C，容量IM x 16Bit x 4Banks，最高讀寫速度133MHz。視頻編碼單元選用ANALOG DEVICES公司的ADV7179，完成數字視頻信號到模擬視頻信號的轉換，電源模塊採用穩壓晶片LT3487、LM7805、LM1117-3.3。
[0019]圖4是該系統的CXD偏執電壓輸出電路，電源模塊採用+7.5V的直流電源輸入，CCD+15V和-9V偏執電壓由凌特公司的電源LT3487產生，LT3487的輸入電壓+7.5V，通過調節精密電位器R5、R6可以改變LT3487的輸出電壓，在本系統的設計中，要求LT3487的輸出為+15V、-9V, +5V的電壓由線性電源LM7805提供(LM7805的輸入電壓+7.5V)，+3.3V的電壓由線性電源LMl 117-3.3提供(LMl 117-3.3輸入電壓+5V)，需要注意的是+3.3V的模擬電壓和+3.3V的數字電壓需要用磁珠隔離，從而避免數字電路中的高頻噪聲汙染模擬電路中的時序信號。
[0020]圖5是該系統的軟體結構圖，應用Verilog硬體描述語言，在FPGA內部實現四個功能模塊=CCD的時序驅動模塊、AD和DA的控制模塊、SDRAM的控制模塊以及圖像處理模塊；(XD時序驅動模塊通過FPGA內置的鎖相環，將輸入時鐘進行分頻作為系統主時鐘，控制邏輯單元產生C⑶所需要的時序邏輯;AD、DA控制模塊利用串行通信，配置模擬前端AD8949、編碼晶片ADV7179 (DA)的模式寄存器，控制AD、DA的工作方式；SDRAM控制模塊負責SDRAM的上電初始化，定期對SDRAM進行自動刷新，將FPGA內部簡單的讀寫信號轉換成SDRAM輸入端的複雜控制信號；圖像處理模塊分析、優化圖像處理算法，並植入FPGA，實現實時的圖像處理。
[0021]除了上述以外本發明所屬【技術領域】的普通技術人員也都能理解到，在此說明和圖示的具體實施例都可以進一步變動結合。
[0022]雖然本發明是就其較佳實施例予以示圖說明的，但是熟悉本技術的人都可理解至IJ，在所述權利要求書中所限定的本發明的精神和範圍內，還可對本發明作出種種改動和變動。
【權利要求】
1.一種基於FPGA的微小型CXD圖像採集與處理系統，其特徵在於，包括CXD傳感器、A/D轉換模塊、FPGA控制模塊、圖像儲存模塊、視頻編碼模塊、DSP模塊、監視器以及電源模塊；所述的CCD傳感器與A/D轉換模塊和FPGA控制模塊相連，在FPGA控制模塊提供的時序驅動下，完成圖像的採集以及模擬視頻信號的輸出；所述A/D轉換模塊與FPGA控制模塊相連，A/D轉換模塊對輸入的模擬視頻信號進行放大、抑制幹擾、去噪聲以及數模轉換，輸出帶外行場同步的數字視頻信號給FPGA控制模塊；所述的視頻編碼模塊與FPGA控制模塊相連，視頻編碼模塊接收FPGA控制模塊輸出的數字視頻信號，並輸出標準制式的電視信號；所述的圖像儲存模塊與FPGA控制模塊相連，用於視頻數據的緩存；所述的監視器與視頻編碼單元相連；所述的DSP單元與FPGA控制模塊相連，系統利用DSP進行視頻信號的數據緩衝和圖像處理；所述的電源模塊為系統各模塊工作提供穩定電壓。
2.如權利要求1所述的一種基於FPGA的微小型CCD圖像採集與處理系統，其特徵在於，所述的FPGA內部包括接收端、濾波單元、插值單元、直方圖均衡化單元和輸出端；所述的接收端接收由A/D轉換模塊輸出的數字視頻信號；所述視頻信號經過濾波單元、插值單元和直方圖均衡化單元，實現有效視頻信號提取；所述的輸出端與視頻編碼單元相連，將處理過的視頻數據編碼成標準的ITU-R BT656視頻流輸出。
3.如權利要求1所述的一種基於FPGA的微小型CCD圖像採集與處理系統，其特徵在於，所述的CXD傳感器採用SONY公司的ICX429ALL型黑白CXD ;所述的A/D轉換模塊採用AD9849型號的前端模擬晶片；所述的FPGA控制模塊採用EP2C20F484型號的控制器，;所述的視頻編碼模塊採用ADV7179型號的視頻編碼晶片；所述的圖像儲存模塊選用三星公司的K4S641632C，完成圖像的外部緩存；所述的電源模塊採用LT3487、LM7805和LM1117-3.3型號的穩壓晶片，所述的LT3487晶片電路為ICX429ALL提供工作電源，所述LM7805晶片電路為AD9849提供工作電源，所述的LMl 117-3.3為ADV7179提供工作電源。
4.如權利要求1所述的一種基於FPGA的微小型CCD圖像採集與處理系統，其特徵在於，所述的FPGA控制模塊由⑶D時序驅動單元、串行通信單元、圖像處理單元以及SDRAM控制單元組成，所述的⑶D時序驅動單元與ICX429ALL型黑白(XD相連；所述的串行通信單元同時與AD9849晶片和ADV7179晶片相連；所述的圖像處理單元同時與AD9849晶片和2片K4S641632C晶片相連；所述的SDRAM控制單元與2片K4S641632C晶片相連。
【文檔編號】H04N5/357GK104333681SQ201410399456
【公開日】2015年2月4日 申請日期:2014年8月15日 優先權日:2014年8月15日
【發明者】徐雲鵬 申請人:徐雲鵬