三維非易失性存儲器結構及其製造方法與流程
2023-06-12 17:49:36
本發明涉及一種存儲器結構及其製造方法，且特別涉及一種三維非易失性存儲器結構及其製造方法。
背景技術：
：：目前的三維非易失性存儲器結構，以3DSONOS為例，由於通道層的結晶大小不均勻，因此導致存儲器元件的漏電流增加，且造成存儲器元件的操作不穩定性增加，而需要消耗更多功率，進而使得存儲器元件的電性效能不佳。技術實現要素：本發明提供一種三維非易失性存儲器結構及其製造方法，其可具有較佳的電性效能。本發明提出一種三維非易失性存儲器結構，包括基底、堆疊結構、電荷存儲柱、通道柱與鐵電材料柱。堆疊結構設置於基底上，且包括交替堆疊的多個導體層與多個第一介電層。電荷存儲柱設置於堆疊結構中。通道柱設置於電荷存儲柱的內部。鐵電材料柱設置於通道柱的內部。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，導體層的材料例如是金屬或摻雜多晶矽。金屬例如是鎢。第一介電層的材料例如是氧化矽。通道柱的材料例如是多晶矽。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，電荷存儲柱包括第二介電層、第三介電層與電荷捕捉層。第二介電層鄰接堆疊結構。第三介電層鄰接通道柱。電荷捕捉層位於第二介電層與第三介電層之間。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，第二介電層及第三介電層的材料例如是氧化矽。電荷捕捉層的材料例如是氮化矽。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，鐵電材料柱可具有鐵電負電容特性。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，鐵電材料柱的材料例如是鋯氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、矽氧化鉿(HfSiO)、釔氧化鉿(HfYO)、鑭氧化鉿(HfLaO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)、釤氧化鉿(HfSmO)、鋯鈦酸鉛(leadzirconatetitanate，PZT)、鈦酸鍶鋇(bariumstrontiumtitanate，BST)、鉭酸鍶鉍(strontiumbismuthtantalate，SBT)、鋯鈦酸鉛鑭(leadlanthanumzirconatetitanate，PLZT)、LiNbO3、BaMgF、BaMnF、BaFeF、BaCoF、BaNiF、BaZnF、SrAlF5、聚偏氟乙烯(polyvinylidenedifluoride，PVDF)、偏氟乙烯-三氟乙烯共聚物(PVDF-TrEE)或La1-xSrxMnO3。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，其中HfZrO的Zr的摻雜比例可為30％至70％。HfAlO的Al的摻雜比例可為2％至12％。HfSiO的Si的摻雜比例可為2％至5％。HfYO的Y的摻雜比例可為2％至12％。HfLaO的La的摻雜比例可為3％至6％。HfGdO的Gd的摻雜比例可為2％至6％。HfSrO的Sr的摻雜比例可為2％至6％。HfSmO的Sm的摻雜比例可為2％至6％。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，還包括導體柱。導體柱設置於鐵電材料柱的內部。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，導體柱的材料例如是金屬化合物。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，金屬化合物例如是氮化金屬或碳化金屬。依照本發明的一實施例所述，在上述三維非易失性存儲器結構中，金屬化合物例如是氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)。本發明提出一種三維非易失性存儲器結構的製造方法，包括以下步驟。在基底上形成堆疊結構，其中堆疊結構包括交替堆疊的多個導體層與多個第一介電層。在堆疊結構中形成電荷存儲柱。在電荷存儲柱的內部形成通道柱。在通道柱的內部形成鐵電材料柱。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，電荷存儲柱包括第二介電層、第三介電層與電荷捕捉層。第二介電層鄰接堆疊結構。第三介電層鄰接通道柱。電荷捕捉層位於第二介電層與第三介電層之間。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，鐵電材料柱可具有鐵電負電容特性。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，鐵電材料柱的材料例如是鋯氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、矽氧化鉿(HfSiO)、釔氧化鉿(HfYO)、鑭氧化鉿(HfLaO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)、釤氧化鉿(HfSmO)、鋯鈦酸鉛(leadzirconatetitanate，PZT)、鈦酸鍶鋇(bariumstrontiumtitanate，BST)、鉭酸鍶鉍(strontiumbismuthtantalate，SBT)、鋯鈦酸鉛鑭(leadlanthanumzirconatetitanate，PLZT)、LiNbO3、BaMgF、BaMnF、BaFeF、BaCoF、BaNiF、BaZnF、SrAlF5、聚偏氟乙烯(polyvinylidenedifluoride，PVDF)、偏氟乙烯-三氟乙烯共聚物(PVDF-TrEE)或La1-xSrxMnO3。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，HfZrO的Zr的摻雜比例可為30％至70％。HfAlO的Al的摻雜比例可為2％至12％。HfSiO的Si的摻雜比例可為2％至5％。HfYO的Y的摻雜比例可為2％至12％。HfLaO的La的摻雜比例可為3％至6％。HfGdO的Gd的摻雜比例可為2％至6％。HfSrO的Sr的摻雜比例可為2％至6％。HfSmO的Sm的摻雜比例可為2％至6％。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，還包括在鐵電材料柱的內部形成導體柱。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，導體柱的材料例如是金屬化合物。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，金屬化合物例如是氮化金屬或碳化金屬。依照本發明的一實施例所述，在上述三維非易失性存儲器結構的製造方法中，金屬化合物例如是氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)。基於上述，在本發明所提出的三維非易失性存儲器結構及其製造方法中，由於鐵電材料柱設置於通道柱的內部，藉此可有效降低漏電流、降低存儲器的操作電壓、加快操作速度與改善臨界電壓漂移不穩定性。如此一來，三維非易失性存儲器結構可具有較佳的電性效能。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附附圖作詳細說明如下。附圖說明圖1A為本發明一實施例的三維非易失性存儲器結構的立體示意圖。圖1B為圖1A的局部立體示意圖。圖1C為沿著圖1A中的I-I』剖面線的剖面圖。圖2A為本發明一實施例的三維非易失性存儲器結構的立體示意圖。圖2B為圖2A的局部立體示意圖。圖2C為沿著圖2A中的II-II』剖面線的剖面圖。圖3為本發明一實施例的三維非易失性存儲器結構的製造流程圖。圖4為本發明實驗例的鋯氧化鉿存儲器元件與現有的存儲器元件的ID(漏極電流)-VG(柵極電壓)圖。圖5為氧化鉿(HfO2)與鋯氧化鉿(HfZrO)的極化特性與電場的關係圖。圖6為單斜晶相與斜方晶相的氧化鉿的原子結構圖。圖7為鐵電材料-鋯氧化鉿薄膜的掠角X光繞射(grazingincidentX-raydiffraction，GI-XRD)圖。圖8為本發明實驗例的鋯氧化鉿存儲器元件的ID-VG圖。圖9為本發明實驗例的鋯氧化鉿存儲器元件的極化特性對能量與dU/dP的關係圖。圖10為本發明實驗例的鋯氧化鉿存儲器元件的耐久性測試的曲線圖。圖11為用以描述本發明實驗例的鋯氧化鉿存儲器元件的鐵電-反鐵電相轉換速度的曲線圖。圖12為採用不同內部氧化物的存儲器元件的電場分布圖。圖13為採用不同內部氧化物的存儲器元件進行程序化操作時的ID-VG圖。圖14為採用不同內部氧化物的存儲器元件進行抹除操作時的ID-VG圖。【附圖標記說明】100、200：三維非易失性存儲器結構101：基底102：堆疊結構104：電荷存儲柱106：通道柱108：鐵電材料柱110：導體層112、116、120：介電層114：開口118：電荷捕捉層122：導體柱L：輔助線S100：步驟(在基底101上形成堆疊結構102，其中堆疊結構102包括交替堆疊的多個導體層110與多個介電層112)S102：步驟(在堆疊結構102中形成電荷存儲柱104)S104：步驟(在電荷存儲柱104的內部形成通道柱106)S106：步驟(在通道柱106的內部形成鐵電材料柱108)S108：步驟(在鐵電材料柱108的內部形成導體柱122)具體實施方式圖1A為本發明一實施例的三維非易失性存儲器結構的立體示意圖。圖1B為圖1A的局部立體示意圖，以利於說明各構件之間的配置關係。圖1C為沿著圖1A中的I-I』剖面線的剖面圖。請同時參照圖1A至圖1C，三維非易失性存儲器結構100包括基底101、堆疊結構102、電荷存儲柱104、通道柱106與鐵電材料柱108。在此實施例中，三維非易失性存儲器結構100是以三維NAND(反及)型快閃記憶體為例來進行說明，但本發明並不以此為限。基底101例如是半導體基底，如矽基底。堆疊結構102設置於基底101上，且包括交替堆疊的多個導體層110與多個介電層112。在堆疊結構102中具有開口114，而開口114可暴露出基底101。導體層110可用以作為控制柵極，其材料例如是金屬或摻雜多晶矽，其中金屬例如是鎢。介電層112可用以作為阻擋層(blockinglayer)，其材料例如是氧化矽。電荷存儲柱104設置於堆疊結構102中，例如可設置於堆疊結構102的開口114中。電荷存儲柱104包括介電層116、介電層120與電荷捕捉層118。其中，介電層116鄰接堆疊結構102，可用以作為阻擋層，其材料例如是氧化矽；介電層120鄰接通道柱106，且介電層120可用以作為穿隧介電層，其材料例如是氧化矽；電荷捕捉層118位於介電層116與介電層120之間，且電荷捕捉層118的材料例如是氮化矽。通道柱106設置於電荷存儲柱104的內部且鄰接介電層120，通道柱106的材料例如是多晶矽，可用以作為三維非易失性存儲器結構100的垂直通道。鐵電材料柱108設置於通道柱106的內部且鄰接通道柱106。由於鐵電材料可抑制通道柱106的結晶尺寸，因此可有效地降低漏電流。此外，由於鐵電材料具有高介電常數(高k值)，因此可改變電場分布，藉此可降低存儲器操作的電壓、加快操作速度且可改善臨界電壓漂移不穩定性。如此一來，三維非易失性存儲器結構100可具有較佳的電性效能。鐵電材料柱108可具有鐵電負電容特性，除了可以進一步地降低存儲器元件的工作電壓及切換耗能、提高導通電流與降低次臨界擺幅之外，還可進一步地減少存儲器元件的關閉狀態漏電流(Ioff)。鐵電材料柱108的材料例如是鋯氧化鉿(HfZrO)、鋁氧化鉿(HfAlO)、矽氧化鉿(HfSiO)、釔氧化鉿(HfYO)、鑭氧化鉿(HfLaO)、釓氧化鉿(HfGdO)、鍶氧化鉿(HfSrO)、釤氧化鉿(HfSmO)、鋯鈦酸鉛(leadzirconatetitanate，PZT)、鈦酸鍶鋇(bariumstrontiumtitanate，BST)、鉭酸鍶鉍(strontiumbismuthtantalate，SBT)、鋯鈦酸鉛鑭(leadlanthanumzirconatetitanate，PLZT)、LiNbO3、BaMgF、BaMnF、BaFeF、BaCoF、BaNiF、BaZnF、SrAlF5、聚偏氟乙烯(polyvinylidenedifluoride，PVDF)、偏氟乙烯-三氟乙烯共聚物(PVDF-TrEE)或La1-xSrxMnO3。鐵電材料柱108的形成方法例如是化學氣相沉積法或物理氣相沉積法。當鐵電材料柱108是以氧化鉿為基材的鐵電材料時，可以Zr、Al、Si、Y、La、Gd、Sr或Sm等元素進行摻雜。舉例來說，HfZrO的Zr的摻雜比例可為30％至70％。HfAlO的Al的摻雜比例可為2％至12％。HfSiO的Si的摻雜比例可為2％至5％。HfYO的Y的摻雜比例可為2％至12％。HfLaO的La的摻雜比例可為3％至6％。HfGdO的Gd的摻雜比例可為2％至6％。HfSrO的Sr的摻雜比例可為2％至6％。HfSmO的Sm的摻雜比例可為2％至6％。此外，三維非易失性存儲器結構100還可包括位在基底101中的摻雜區(未示出)與位在通道柱106上方的導線(未示出)，可分別作為源極線與位線。基於上述實施例可知，由於鐵電材料柱108設置於通道柱106的內部，藉此可有效降低漏電流、降低存儲器的操作電壓、加快操作速度與改善臨界電壓漂移不穩定性。如此一來，三維非易失性存儲器結構100可具有較佳的電性效能。圖2A為本發明一實施例的三維非易失性存儲器結構的立體示意圖。圖2B為圖2A的局部立體示意圖，以利於說明各構件之間的配置關係。圖2C為沿著圖2A中的II-II』剖面線的剖面圖。請同時參照圖1A至圖1C以及圖2A至圖2C，三維非易失性存儲器結構200與三維非易失性記體結構100的差異在於：三維非易失性存儲器結構200還包括導體柱122，且導體柱122設置於鐵電材料柱108的內部，可為單層結構或多層結構，且其材料例如是可提供較大應力的材料，如金屬化合物。金屬化合物例如是氮化金屬或碳化金屬，如氮化鈦(TiN)、氮化鉭(TaN)、氮碳化鉭(TaCN)、氮化鎢(WN)、氮化鈦鎢(TiWN)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、碳化鉭鋁(TaAlC)或碳化鈮鋁(NbAlC)。導體柱122的形成方法例如是化學氣相沉積法或物理氣相沉積法。此外，三維非易失性存儲器結構200與三維非易失性存儲器結構100中的其他相似構件使用相同的符號表示並省略其說明。基於上述實施例可知，在三維非易失性存儲器結構200中，由於導體柱122可用以作為內部柵極(innergate)，因此可有效地提升對於存儲器元件的控制能力。此外，當鐵電材料柱108受到導體柱122的應變作用時，導體柱122的材料將會變得更容易從亞穩態(metastablestate)的單斜晶相(monoclinicphase)變為斜方晶相(orthorhombicphase)，藉此可增強鐵電特性和鐵電負電容特性，因此有助於進一步提升存儲器元件的操作速度與耐久性(endurance)。圖3為本發明一實施例的三維非易失性存儲器結構的製造流程圖。以下，通過圖3來說明上述實施例的三維非易失性存儲器結構100與三維非易失性存儲器結構200的製造方法，但本發明並不以此為限。請同時參照圖1與圖3，三維非易失性存儲器結構100的製造方法可包括步驟S100至步驟S106。進行步驟S100，在基底101上形成堆疊結構102，其中堆疊結構102包括交替堆疊的多個導體層110與多個介電層112。進行步驟S102，在堆疊結構102中形成電荷存儲柱104。電荷存儲柱104包括介電層116、介電層120與電荷捕捉層118，其中介電層116鄰接堆疊結構102，介電層120鄰接通道柱106，且電荷捕捉層118位於介電層116與介電層120之間。進行步驟S104，在電荷存儲柱104的內部形成通道柱106。進行步驟S106，在通道柱106的內部形成鐵電材料柱108。請同時參照圖2與圖3，三維非易失性存儲器結構200的製造方法除了包括步驟S100至步驟S106之外，還包括進行步驟S108，在鐵電材料柱108的內部形成導體柱122。以下，通過實驗例來說明上述實施例的三維非易失性存儲器結構的電性效能，但以下實驗例僅為舉例說明，本發明並不以此為限。圖4為本發明實驗例的鋯氧化鉿存儲器元件與現有的存儲器元件的ID-VG圖。請參照圖4，相較於傳統的存儲器元件的次臨界擺幅(subthresholdswing，SS)曲線受到次臨界擺幅60mV/dec的限制，由於本發明實驗例的存儲器元件採用具有鐵電負電容特性的鐵電材料，因此可通過鐵電負電容效應(ferroelectricnegative-capacitanceeffect)使得本發明實驗例的存儲器元件能夠產生較陡峭的次臨界擺幅曲線，不僅可降低存儲器元件的工作電壓(VDD)及切換耗能，還能減少存儲器元件的關閉狀態漏電流(Ioff)。圖5為氧化鉿(HfO2)與鋯氧化鉿(HfZrO)的極化特性與電場的關係圖。請參照圖5，虛線為鐵電材料-鋯氧化鉿(HfZrO)的電滯曲線，實線為氧化鉿(HfO2)的電滯曲線，輔助線L為根據朗道(Landau)模型所模擬出的虛擬且不穩定的輔助線。由於輔助線L的dP/dE小於0，可證明鐵電材料-鋯氧化鉿具有鐵電負電容特性。圖6為單斜晶相與斜方晶相的氧化鉿的原子結構圖。請參照圖6，當氧化鉿(HfO2)受到較大的應變力時，氧化鉿的晶相才能夠由從亞穩態的單斜晶相變成更穩定的斜方晶相，才有機會具備鐵電負電容特性。圖7為鐵電材料-鋯氧化鉿薄膜的掠角X光繞射(grazingincidentX-raydiffraction，GI-XRD)圖。請參照圖7，通過掠角X光繞射(GI-XRD)法測量鐵電材料-鋯氧化鉿(HfZrO)薄膜，可得知鐵電材料-鋯氧化鉿(HfZrO)薄膜的晶相為斜方晶相。圖8為本發明實驗例的鋯氧化鉿存儲器元件的ID-VG圖。請參照圖8，以+6V與-6V的偏壓對本發明實驗例的鋯氧化鉿存儲器元件進行掃描(sweep)，且漏極電壓(VD)為-0.2V。由圖8的ID-VG圖可知，鐵電材料可降低次臨界擺幅(SS)並具備鐵電負電容特性。相較於傳統的存儲器元件的次臨界擺幅曲線受到次臨界擺幅60mV/dec的限制，由於本發明實驗例的存儲器元件使用具有鐵電負電容特性的鐵電材料，因此可使得次臨界擺幅小於60mV/dec，如可低至58mV/dec與59mV/dec。圖9為本發明實驗例的鋯氧化鉿存儲器元件的極化特性對能量與dU/dP的關係圖。請參照圖9，由白色方形所形成的曲線為極化特性與能量的關係曲線，而由黑色菱形所形成的曲線為微分後所得到的dU/dP曲線。由圖9可清楚得知，dU/dP曲線具有兩個局部負斜率的區域(圖9中的虛線框示處)。在負電容模型中，這代表本發明實驗例的存儲器元件在雙穩態位能阱(bi-stablepotentialwell)中存在有鐵電負電容效應。圖10為本發明實驗例的鋯氧化鉿存儲器元件的耐久性測試的曲線圖。請參照圖10，在使用+5V與-5V的電壓與20ns的脈衝進行程序化與抹除的操作條件下，即使在25℃下進行1012次的程序化/抹除(P/E)循環次數後，仍可測量到本發明實驗例的存儲器元件具有穩定的(ΔVT(臨界電壓差))。由此可知，本發明實驗例的存儲器元件具有較佳的耐久性與存儲器特性。圖11為用以描述本發明實驗例的鋯氧化鉿存儲器元件的鐵電-反鐵電相轉換速度的曲線圖。請參照圖11，快速的電流響應(currentresponse)揭示在程序化狀態下的鐵電-反鐵電相轉換(FE-AFEtransition)時間僅需10ns即可完成。由此可知，本發明實驗例的存儲器元件的操作速度快。圖12為採用不同內部氧化物的存儲器元件的電場分布圖。請參照圖12，相較於採用二氧化矽(SiO2)與氧化鉿(HfO2)作為內部氧化物的存儲器元件，由於本發明實驗例的存儲器元件採用鐵電材料-鋯氧化鉿作為內部氧化物，可觀察到在內部氧化物的位置具有較高的電場，因此具有較佳的電場控制能力。圖13為採用不同內部氧化物的存儲器元件進行程序化操作時的ID-VG圖。圖14為採用不同內部氧化物的存儲器元件進行抹除操作時的ID-VG圖。請同時參照圖13與圖14，在漏極電壓(VD)為0.1V下進行程序化操作與抹除操作時，相較於採用二氧化矽(SiO2)與氧化鉿(HfO2)作為內部氧化物的存儲器元件，由於本發明實驗例的存儲器元件採用鐵電材料-鋯氧化鉿作為內部氧化物，因此具有較大的開啟狀態電流(ON-current)。此外，由於本發明實驗例的存儲器元件採用鐵電材料-鋯氧化鉿作為內部氧化物，因此具有較小的臨界電壓(VT)。由此可證明，本發明實驗例的存儲器元件可具有較低的操作電壓，因此可加快操作速度。綜上所述，在上述實施例的三維非易失性存儲器結構及其製造方法中，由於鐵電材料柱設置於通道柱的內部，藉此可有效降低漏電流、降低存儲器的操作電壓、加快操作速度與改善臨界電壓漂移不穩定性。如此一來，三維非易失性存儲器結構可具有較佳的電性效能。雖然本發明已以實施例揭示如上，然其並非用以限定本發明，任何所屬
技術領域：
：中技術人員，在不脫離本發明的精神和範圍內，當可作些許的更改與潤飾，故本發明的保護範圍當視後附的權利要求所界定者為準。當前第1頁1 2 3 當前第1頁1 2 3