集成電路封裝的製作方法

2023-06-12 08:06:36

專利名稱：集成電路封裝的製作方法
技術領域：
本發明涉及集成電路封裝。
技術背景通常，集成電路或半導體晶片封裝在保護性絕緣封裝材料中。封裝材料應 該在物理性能、化學性能以及成本間提供良好的平衡。對於常規半導體晶片， 通過需要液壓機的鑄模工藝製造封裝。液壓機與汽相沉積所用的前端集束型機 臺不兼容。封裝製造工藝未集成在半導體晶片的其他功能層的製造工藝中。因 此，鑄模工藝不會從前端工藝提供的成本按比例降低中受益。對於前端工藝，每個半導體晶片的成本與晶片表面面積近似成線性關係。然而，成本的線性近似值對於鑄模工藝不適用。例如，相同封裝中較小晶片需要較高質量的封裝材料，或者每個晶片較小晶片需要較多的封裝，並且因此需要更多鑄模材料和生產能力。用於鑄模材料和鑄模工藝的成本一船艮高，對於 功率半導體更是如此。另外，對於非常小的半導體晶片，鑄模材料的流體力學與半導體晶片的絕 緣、防潮性能或抗溫性能需求是不兼容的。實際上，會在鑄模材料中出現空洞 和/或會導致在半導體晶片的有源層和半導體晶片封鶴之間粘附不理想。進一步，鑄模工藝生產量相對低。由於鑄模工藝以及後續離開原處，半導 體晶片的製造工藝流程被打斷。因為製造工藝流程被打斷以及隨後離開原處， 所以半導體晶片受汙染的風險高。隨著半導體晶片變得更小，汙染風險增大。另外，鑄模工藝在半導體晶片上產生熱機械應力。通常，鑄模工藝具有約175"的鑄，I^j度。由於鑄徵顯度，在室溫下，在半導體晶片上存在顯著的熱機 械應力，並且隨著半導體晶片溫度降低，半導體晶片上的熱機械應力增加。因為這些以及其他的原因，需要本發明。發明內容一個實施例提供一種集成電路。該集成電路包括包含有源區域的襯底和封 裝(encapsulating)該有源區域的汽相沉積的封裝材料。


附圖被包括用以提供對本發明的進一步的理解並且被併入和構成該說明書 的一部分。這些圖示出本發明的實施例並且與描述一起用來解釋本發明的原理。 將容易領會本發明的其它實施例和本發明的多個預期的優點，同時參考以下詳 細描述它們將變得更好理解。這些圖的元件不一定相對於彼此按比例繪製。相 似的參考數字表示相應的相似部分。圖1示出半導體裝置一實施例的截面圖；圖2示出半導體裝置另一實施例的截面亂圖3示出半導體裝置另一實施例的截面圖；圖4示出半導體裝置另一實施例的截面圖；圖5A示出半導體晶片一實施例的截面圖；圖5B示出在鋸割半導體晶片後半導體裝置一實施例的截面圖；圖6示出半導體晶片一實施例的截面亂圖7示出沉積正面金屬層後半導體晶片一實施例的截面圖；圖8示出亥鵬正面金屬層後半導體晶片一實施例的截面圖；圖9示出亥觸半導體晶片中的溝槽後半導體晶片一實施例的截面圖；圖10示出沉積封裝材料層後半導體晶片一實施例的截面亂圖11示出減薄晶片背面後半導體晶片一實施例的截面圖；圖12示出沉積背面金屬層後半導體晶片一實施例的截面圖；圖13示出減薄封裝材料層後半導體晶片一實施例的截面圖；具體實施方式
在下面的詳細描述中，參考附圖，這些附圖構成了說明書的一部分，在這 些圖中藉助圖示示出了可以實施本發明的特定實施例。在這方面，方向性的術語，例如"頂部"、"底部"、"前"、"後"、"超前(leadmg)"、"拖尾(trailing)"等等，是參考所描述的圖的方向來使用的。由於本發明的實施例的部件可被定 位在許多不同的方向上，因此方向性的術語僅用於說明的目的，並且決不是用 於限制。應當理解也可以利用其它實施例，並且可以在不脫離本發明的範圍的 情況下做出結構或邏輯改變。因此，下面的詳細描述不是在限制的意義上迸行 的，並且本發明的範圍將由所附權利要求來限定。圖1示出集成電路或半導體裝置勵 一實施例的截面圖。半導體裝置1006包括封裝材料102、正面金屬接觸104、有源區域106和背面金屬108。正面金 屬接觸104與有源區域106的正面相接觸。背面金屬108與有源區域106的背 面相接觸。有源區域106包括形成在矽襯底或其他適合襯底中的電晶體、二極 管或其他適合器件。封裝材料102橫向圍繞正面金屬接觸104和背面金屬108， 並且封裝有源區域106。fflil^ffl汽相沉積工藝，例如化學汽相沉積(CVD)工藝而不是鑄模工藝， 用封裝材料102對半導體裝置進行100封裝。汽相沉積工藝與前端工藝完全兼 容。可同時施加封裝材料至幾個晶片，與鑄模工藝相比，它提供高生產量以及 較低的工藝成本。可在薄層(例如，少於100,)中施加封裝材料；因此材料 成本低。封裝材料102由分子汽相沉積工藝提供高絕緣力和本徵層粘附。原位 (in-S1tu)執行 ^寸裝工藝流程。由於原位執行整4^t裝工藝流程，因此與鑄 模封裝工藝相比，汙染風險降低。另外，汽相沉積工藝可在室溫下進行。因此， 如^^寸裝材料102的熱膨脹係數(CTE)不適應半導體晶片矽的CTE，那麼在 室溫下，在半導體裝置上不存在熱機械應力。在一實施例中，封裝材料102是等離子體聚合物。在一實施例中，等離子 體聚合物是聚對亞苯基二甲基(Paiylene)，例如聚對亞苯基二甲基C、聚對亞 苯基二甲基N或聚對亞苯基二甲基D。，亞苯基二甲基C提供有益的化學和 物理特性的結合，加上贈顯氣、化學製品和其他腐蝕性氣體有非常低的滲透性。 聚對亞苯基二甲基C具有29(TC的熔點。聚對亞苯基二甲基N提供高介電強度 以及不隨頻率改變而變化的介電常數。聚對亞苯基二甲基N具有420。C的熔點。 艦亞苯基二甲基D在較高 鵬下可保持其物理強度和電特性。 亞苯基二 甲基D具有38(TC的熔點。在另一實施例中，封裝材料102包括非晶無機或陶瓷碳鵬。非晶無t誠 陶瓷碳型層具有非常高的介電擊穿強度以及約2-3ppm/K的熱膨脹係數(CTE)， 其非常接近矽的約2.5ppm/K的CTE。因此，矽和封裝材料層102間的熱機鵬 力低。另外，非晶無機或陶瓷碳鵬具有高達450-50(TC的 鵬穩定性。圖2示出了半導體^S 110另一實施例的截面圖。半導體裝置110包括封 裝材料102、正面金屬接觸104和有源區域106。正面金屬接觸104與有源區域 106的正面相接觸。有源區域106包括在矽襯底或其他適合襯底中形成的電晶體、二極體或其^3S合器件。封裝材料102封裝正面金屬接觸104，並且封裝有 源區域106的頂部和側面。在這個實施例中，使用汽相沉積在正面金屬接觸104和有源區域106上沉 積封裝材料厚層102。封裝材料厚層102對薄有源區域106糹好支撐並且簡化了 對半導體裝置110的操作。封裝材料厚層102防止薄有源區域106彎曲和斷裂。圖3示出了半導體裝置112另一實施例的截面圖。半導體裝置112包括先 前誠並且參考圖1示出的半導體體100、接合線116、引線框120、弓戰118 和鑄禾I^寸裝114。半導體^S 100安置在弓戰框120上，因此背面金屬108與引 線框120接觸。*接合線116使正面金屬接觸104與引線118電耦合。鑄模 封裝114封裝半導體裝置100、接合線116以及弓l線框120。在這個實施例中， 在製造工藝中的晶片背面減薄過程中，封裝材料102用作隔離和/或用作減薄載 體。圖4示出了半導體裝置130另一實施例的截面圖。半導體裝置130包括減 薄後的垂直功率電晶體132、包括部分134a、 134b和134c的引線框134、接合 線138、金屬夾(metal clip) 144和鑄模封裝114。功率電晶體132包括柵電極 140、源電極142、漏電極136和有源區域106。功率電晶體132的正面包括小 柵電極140和大源電極142。功率電晶體132的漏電極136在功率電晶體132 的背面上。大面積的源電極142和大面積的漏電極136允許大電流從功率晶體 管132的正面流向背面。封裝材料102橫向圍繞柵電極140、源電極142和漏電 極136並且封裝有源區域106。功率電晶體132焊接在引線框部分134b上。通過接合線138柵電極140 電耦合到弓戰框部分134a。 ffl31金屬夾144源電極142電耦合到引線框部分 134c。由於金屬夾144比接合線的截面更大，因此它育薛織1A至100A的電流。 由於對功率電晶體132減薄，功率電晶體132的接通電阻，即源電極142 (即， 引線框部分134c)和漏電極136 (即，引線框部分134b)間的電阻降至最小。 ffliH頓汽相沉積(例如，CVD)工藝施加的封裝材料102提供功率電晶體132 的有源區域106的鈍化。在減薄工藝以及背面金屬化過程中，封裝材料102還 穩定晶片。對於垂直功率電晶體，有源區域106的鈍化和晶片背面的 鹹薄都是 重要的。圖5A示出半導體晶片150 —實施例的截面圖。半導體晶片150包括管芯151a-151c。 ^管芯151a-151c包括封裝材料102、焊料球152、正面金屬接觸 104、有源區域106和背面金屬108。對於*管芯151a-151c，正面金屬接觸 104與有源區域106的正面相接觸。背面金屬108與有源區域106的背面相接觸。 有源區域106包括在矽襯底或其他適合襯底中形成的電晶體、二極體或其他適 合器件。封裝材料102橫向圍繞正面金屬接觸104和背面金屬108，並且封裝有 源區域106。焊料球152與正面金屬接觸104相接觸。以晶片級將焊料球152施加至徵面金屬接觸104。由於以晶片級施加焊料 球152，因此製造成本降至劇氐。在以晶片級施加焊料球152的情況下，可以完 全以晶片級製造半導體晶片，這改善了生產量。另外，獲得了佔用最小空間的 晶片級封裝(CSP)。在分割管芯後，可使用倒裝晶片接合來將單個管芯或晶片直接安裝在電路板上。圖5B示出了在鋸割半導體晶片150後半導體晶片151a-151c—實施例的截 面圖。將半導體晶片150鋸成單個半導體晶片150a-l 50c 。通過^f頓封裝材料102 ， 提供非常小的封裝。封裝材料102和背面金屬化108提供抗潮溼和機,力的 保護。如m擇封裝材料102使其具有與半導體晶片相同的CTE，那么半導體 晶片不會受到熱應力。另外，背面金屬化也在半導體晶片的背面上提供有效的 ;t4口。另外，由於倒裝晶片設計，半導體晶片151a-151c包括短引線長度， 於功率^M頻(RF)應用尤其有益。下列圖6-13示出用於製造半導體裝置的方法的一實施例，該半導體裝置包 括晶片級封裝，例如先前 的並且參考圖1示出的半導體裝置100。圖6示出半導體晶片一個實施例的截面圖。半導體晶片包括兩個管芯200a 和200b。每個管芯200a和200b包括有源區域106a。 *有源區域106a包括在 矽襯底或其他適合襯底中形成的電晶體、二極體或其it^合器件。圖7示出在有源區域106a上沉積正面金屬層104a後半導體晶片一實施例 的截面圖。金屬，例如TiN、 TaN、 W、 Al、 Ti、 Ta、 TiSiN、 TaSiN、 TiAlN、 TaAlN、 Cu或其他適合的金屬，沉積在有源區域106a上，以提供正面金屬層 104a。使用CVD、原子層沉積(ALD)、金屬有機化學汽相沉積(MOCVD)、 等離子^n相沉積(PVD)、噴射汽相沉積(JVD)或其他適合的沉積技術，沉 積正面金屬層104a。圖8示出亥鵬正面金屬層104a後半導體晶片一實施例的截面圖。{柳光刻或其他適合的平版印刷工藝來圖案化開口 201以進行刻蝕。刻蝕正面金屬層104a 以提供暴露有源區域106a的部分的開口 201並且提供正面金屬層104b。圖9示出了在半導體晶片內亥l她溝槽202後半導體晶片一實施例的截面圖。 IOT光刻或其他適合的平版印刷工藝來圖案化管芯200a和200b間的溝槽202 以進行刻蝕。亥觸正面金屬層104b和有源區域106a，以提供溝槽202和正面金 屬接觸104。在後面的工藝步驟中，溝槽202提供用以分開管芯200a和200b的 鋸切道(sawing street)o圖10示出了在沉積封裝材料層102a後半導體晶片一實施例的截面圖。封 裝材料，例如等離子體聚合物、非晶無機或陶瓷碳或者其他適合的封裝材料， 沉積在正面金屬接觸104和有源區域106a的暴露部分上，以提供封裝材料層 102a。使用汽相沉積例如CVD沉積封裝材料層102a。在一實施例中，在室溫下 沉積封裝t才料層102a。在一實施例中，汽相沉積的封裝材料由蒸發的有機分子產生。沉積的封裝 材料的特性由沉積過程中的有機前體的類型、工藝參數以及使用的氧氣、氫氣 或其他適合氣體的流量決定。如果使用的氣體前體僅僅是碳氫化合物分子並且 加入的氧氣流量高，另P麼典型的沉積層可以是聚對亞苯基二甲基(例如，在聚 合物構架(backbone)中具有氫含量並由此具有相對低的彎曲模量的等離子體聚 合物)、非晶碳層(具有接近矽的CTE)或幾剛石碳(DCL)。根據封裝材料、 塗層^^裝齊啲特定用途，可艦所述汽相工藝調節廣泛多樣的材料特性。圖11示出了在減薄晶片背面後半導體晶片一實施例的截面圖。ffl31研磨和 亥觸減薄有源區域106a的背面，以提《對鹹薄了的有源區域106。在其它實施例 中，省略對晶片背面的減薄。圖12示出了在沉積背面金屬層後半導體晶片一個實施例的截面圖。金屬， 例如TiN、 TaN、 W、 Al、 Ti、 Ta、 TiSiN、 TaSiN、 TiATN、 TaAlN、 Cu或其他 適合的金屬，沉積在有源區域106上。在一實施例中，平面化金屬以去除任何 突起(overshoot)並且暴露封裝材料102a以及提供背面金屬108。使用化學機 械平面化(CMP)或另外適合的平面化技術來平面化該金屬。在其他實施例中， 省略背面金屬化以提供與前述並且參考圖2示出的半導體裝置110相似的半導 體裝置。圖13示出了iW封裝材料層102a減薄後半導體晶片一個實施例的截面圖。{頓CMP或另外適合的平面化技術對封裝材料層102a減薄，以暴露正面金屬 接觸104以及提供封裝材料層102。在其他實施例中，如果將所有接觸做成穿過 背面，則省略對封裝材料層102a的減薄。在一實施例中，然後將焊料球施加至 背面金屬接觸104以提供與前述並且參考圖5A示出的半導體晶片150相似的半 導體晶片。然後fflil鋸穿封裝材料102將管芯200a和200b分開來提供與先前表述的 並且參考圖1示出的半導體裝置100相似的半導體裝置。如果希望的話，可以 使用鑄模工藝對管芯200a和200b進一步封裝，以提供與先前表述的並且參考 圖3示出的半導體裝置112或與先前 的並且參考圖4示出的半導體裝置130 相似的半導體裝置。本發明的實施例提供晶片級封裝的半導體裝置。使用汽相沉積在半導體晶 片上沉積封裝材料，以封裝晶片的有源區域。另外，本發明的實施例提供晶片 級載體以在晶片減薄過程中提供支撐並且簡化對減薄後晶片的操作。使用汽相 沉積在半導體晶片上沉積封裝材料厚層，以對背面研磨和刻蝕以及在背面研磨 和刻tte對減薄的晶片處理提供支撐。儘管於此示出和闡述了特定實施例，但是本領域技術人員可意識到，在不 脫離本發明範圍的情況下，可用多種替代和/或等價實施方式來代替所示特定實 施例。本申請意指覆蓋於此討論的特定實施例的任何改編或變型。因此，意指本發明將僅僅由權利要求及其等價物限定。
權利要求
1、一種集成電路，包括襯底，其包括有源區域；以及汽相沉積的封裝材料，其封裝該有源區域。
2、 權利要求1的集成電路，進一步包括 與該有源區域接觸並且延伸通過該封裝材料的接觸。
3、 權利要求l的集成電路，其中該襯底包括減薄的襯底。
4、 權利要求3的集成電路，進一步包括 背面金屬，其與該襯底接觸。
5、 權利要求1的集成電路，其中該封裝材料包括等離子體聚合物。
6、 權利要求1的集成電路，其中該封裝材料包括非晶無機或陶瓷碳。
7、 權利要求l的集成電路，其中該封裝材料具有小於100,的厚度。
8、 一種半導體晶片，包括包括多個管芯的襯底，齡管芯包括有源區域；以及 汽相沉積的封裝材料，其封裝每個管芯的有源區域並且在管芯間提供鋸切 溝槽。
9、 權利要求8的半導體晶片，其中該襯底包括減薄的襯底。
10、 權利要求9的半導體晶片，進一步包括 背面金屬，其與該襯底接觸。
11、 權利要求8的半導體晶片，其中該封裝材料包括等離子體聚合物和非 晶無機或陶瓷碳中的一個。
12、 權利要求8的半導體晶片，其中該封裝材料具有約2-3ppm/K之間的熱膨脹係數。
13、 權利要求8的半導體晶片，其中該封裝材料具有370°C以上的;^j七溫度。
14、 一種製造半導體裝置的方法，該方法包括 提供包括有源區域的襯底；以及 在該襯底上汽相沉積封裝材料以封裝該有源區域。
15、 權利要求14的方法，進一步包括 形成與該有源區域接觸並且延伸ffiil該封裝材料的接觸。
16、 權利要求14的方法，進一步包括 減薄該襯底。
17、 權利要求16的方法，進一步包括 沉積與該襯底接觸的背面金屬。
18、 權利要求14的方法，其中沉積該封裝材料包括沉積等離子體聚合物。
19、 權利要求14的方法，其中沉積該封裝材料包括沉積非晶無機或陶瓷碳。
20、 權利要求14的方法，其中沉積該封裝材料包括沉積具有約2-3ppm/K 之間的熱膨脹係數的封裝材料。
21、 權利要求14的方法，其中沉積該封裝材料包括在室溫下沉積該封裝材料。
22、 一種製造半導體晶片的方法，該方法包括 提供包括多個管芯的襯底，每個管芯包括有源區域； 亥鵬襯底以在管芯間提供溝槽；以及在襯底上汽相沉積封裝材料以封裝每個管芯的有源區域並且在管芯間提供鋸切溝槽。
23、擬刺萆龍？？的卡沐.講一先句,枉.形成與每個有源區域接觸並且延伸通過該封裝材料的接觸。
24、 權利要求22的方法，進一步包括 減薄該襯底。
25、 權利要求24的方法，進一步包括 沉積與該襯底接觸的背面金屬。
26、 權利要求22的方法，其中沉積該封裝材料包括沉積等離子體聚合物和 非晶無機或陶瓷碳中的一個。
27、 權利要求26的方法，其中沉積該封裝材料包括沉積聚對亞苯基二甲基。
28、 權利要求22的方法，其中沉積該封裝材料包括沉積具有約2-3ppm/K之間的熱膨脹係數的封裝材料。
29、 權利要求22的方法，其中沉積該封裝材料包括沉積具有37(TC以上的 熔化^it的封裝材料。
30、 權利要求22的方法，其中沉積該封裝材料包括沉積非晶無機或陶瓷碳。
31、 權利要求22的方法，其中沉積該封裝材料包括在室溫下沉積該封裝材料。
32、 權利要求22的方法，其中沉積該封裝材料包括沉積該封裝材料至小於 100nm的厚度。
全文摘要
本發明涉及集成電路封裝。一種集成電路包括襯底以及汽相沉積的封裝材料，該襯底包括有源區域，該汽相沉積的封裝材料封裝該有源區域。
文檔編號H01L27/02GK101246883SQ20081008811
公開日2008年8月20日 申請日期2008年2月13日 優先權日2007年2月13日
發明者J·馬勒, L·費福爾特 申請人:英飛凌科技股份公司