具有大而均勻的電流的大陣列上指pin二極體及其形成方法

2023-06-02 01:10:01

專利名稱：具有大而均勻的電流的大陣列上指pin二極體及其形成方法
技術領域：
本申請要求Herner的於2007年3月27日提交的的標題為「Method to Form Upward-Pointing P-I-N Diodes Having Large and Uniform Current，，的美國專利申請第 11/692，151號(專利代理人卷號No. SAND-01179US0)和Herner的於2007年3月27日提交的標題為"Large Array of Upward-Pointing P-I-N Diodes Having Large and Uniform Current"的美國專利申請第11/692，153號(專利代理人卷號No. SAND-01179US1)的優先權，二者的全部內容通過參考合併於此。本申請涉及Herner等人的於2007年3月27日提交的標題為「Method to Form a Memory Cell Comprising a Carbon Nanotube Fabric Element and a Steering Element，， 的美國專利申請第11/692，144號(專利代理人卷號No. SAND-01193US0)和Herner等人的 ^2007^3^ 27Cell Comprising a Carbon Nanotube Fabric Element and a Steering Element，，的美國專利申請第11/692，148號(專利代理人卷號 No. SAND-01193US1)，二者的全部內容通過參考合併於此。
背景技術：
二極體具有的特性是在低於某一特定導通電壓時允許非常小的電流流過，在高於該導通電壓時允許實質上更大的電流流過。已經證明當施加的電壓高於導通電壓時，很難形成大量(large population)的在其底層重摻雜P型區、中間本徵區和上層重摻雜N型區間具有良好的電流均勻性的垂直取向的PIN 二極體。形成大量這樣的具有良好均勻性的上指二極體(upward-pointing diodes)會是很有利的，特別是在用於存儲器陣列時。

發明內容
本發明由所附權利要求限定，並且在該部分的任何內容不應該被認為是限制這些權利要求。總體而言，本發明關於大量上指PIN 二極體及其形成方法。本發明的第一方面提供在襯底上形成的第一器件級，該第一器件級包括多個垂直取向的PIN 二極體，每個PIN 二極體包括底層重摻雜P型區，中間本徵或輕摻雜區和上層重摻雜N型區，其中每個PIN 二極體具有柱的形狀，其中，對於至少99%的PIN 二極體，當底層重摻雜P型區和上層重摻雜N型區之間施加的電壓為約1. 5伏到約3. 0伏之間時，流過 PIN 二極體的電流至少為1.5微安；其中PIN 二極體包括沉積的矽、鍺、或矽鍺，其中第一多個PIN 二極體包括第一器件級上的每個PIN 二極體。本發明的第二方面提供包括第一多個存儲單元的第一存儲器級，每個第一存儲單元包括柱狀的垂直取向的PIN 二極體，每個垂直取向的PIN 二極體包括底層重摻雜P型區， 中間本徵或輕摻雜區和上層重摻雜N型區；其中該第一存儲單元包括編程/程序單元和未編程/非程序單元，其中至少一半存儲單元是程序單元，其中當在底層重摻雜P型區和上層重摻雜N型區之間施加的電壓為約1. 5伏到約3. 0伏之間時，流過至少99%的編程單元的 PIN 二極體的電流至少為1.5微安；其中第一多個存儲單元包括第一存儲器級中的每個存儲單元。本發明的第三方面提供一種形成垂直取向PIN 二極體的方法，該方法包括；在襯底上形成第一軌道形導體；在第一軌道形導體上形成沉積的半導體材料的底層重摻雜P型區；在半導體材料的底層重摻雜P型區上形成沉積的半導體材料的中間本徵或輕摻雜區， 其中沉積的半導體材料是矽、鍺、或矽鍺合金；圖案化和蝕刻底層重摻雜P型區和中間本徵或輕摻雜區以形成柱；形成摻雜砷的上層重摻雜N型區；及退火以使半導體材料結晶，其中一部分半導體材料在沉積態是無定形的並且在退火步驟之後與矽化物、鍺化物、或矽鍺化物接觸，其中PIN 二極體包括底層重摻雜P型區，中間本徵或輕摻雜區、和上層重摻雜N型區。本發明的另一方面提供一種形成單片三維存儲器陣列的方法，該方法包括以下述方式在襯底上單片地形成第一存儲器級i)在襯底上形成第一多個軌道形導體；ii)在第一軌道形導體上形成沉積的半導體材料的底層重摻雜P型區；iii)在底層重摻雜P型半導體上形成沉積的半導體材料的中間本徵或輕摻雜區，其中沉積的半導體材料是矽、鍺、或矽鍺合金；iv)圖案化和蝕刻底層重摻雜P型區和中間本徵或輕摻雜區以形成第一多個柱；V) 形成摻雜砷的上層重摻雜N型區；vi)退火以使半導體材料結晶，其中一部分半導體材料在沉積態是無定形的並且在退火步驟之後與矽化物、鍺化物、或矽鍺化物接觸；vii)在中間本徵或輕摻雜區形成上形成第二多個軌道形導體，其中第一存儲器級包括第一多個存儲單元，每個第一存儲單元包括第一軌道形導體中的一個軌道形導體的一部分、第一多個柱中的一個柱、和第二導體中的一個導體的一部分，其中每個第一柱包括PIN 二極體，該PIN 二極體包括通過摻雜步驟形成的底層重摻雜P型區、中間本徵或輕摻雜區和上層重摻雜N型區，以及在第一存儲器級上單片地形成第二存儲器級。此處描述的本發明的每個方面和實施例可以單獨使用或相互組合使用。現在參考附圖對優選的方面和實施例進行描述。


圖1是第』 030號專利中描述的存儲單元的實施例的透視圖。圖2是包括與圖1的存儲單元相似的存儲單元的第一存儲器級的一部分的透視圖。圖3a是顯示共享導體的兩個堆疊存儲器級的透視圖；圖北是相同結構的截面圖； 圖3c是顯示不共享導體的兩個堆疊存儲器級的截面圖。圖如是對根據第』030號專利的實施例形成的大量下指二極體施加2伏特電壓時電流的概率圖；圖4b是對根據第』 030號專利的實施例形成的大量上指二極體施加2伏特電壓時電流的概率圖。圖5是本發明實施例的透視圖。
6
圖6是是對根據本發明形成的大量上指二極體施加2伏特電壓時電流的概率圖。圖7a_7d是圖示說明兩個存儲器級(level)構造的級或階段的截面圖，第一存儲器級包括根據本發明實施例形成的上指二極體。
具體實施例方式在本發明受讓人所有的所有下列申請中第』 470號申請、第』 030號專利和第』 549 號申請，描述了存儲單元，其中的每一個包括柱狀的垂直取向的PIN 二極體。此種由半導體材料(諸如矽、鍺、或矽鍺合金)形成的二極體具有第一半導體類型的底層重摻雜區、中間本徵或輕摻雜區和與第一半導體類型相對的第二半導體類型的上層重摻雜區。已經描述了形成兩種取向的該二極體，每種取向的二極體具有底層重摻雜P型區和上層重摻雜N型區； 或相反，具有底層重摻雜N型區和上層重摻雜P型區。圖1圖示說明根據第』030號專利形成的存儲單元。此存儲單元包括底層導體200 和上層導體400，在底層導體200和上層導體400之間電學布置有串聯的垂直取向的PIN 二極體302和電介質斷裂反熔絲118。在其開始，未編程狀態，當讀出電壓例如為2伏特被施加在底層導體200和上層導體400之間時，在所述導體之間有非常小的電流流過。施加相對大的編程電壓轉換存儲單元，並且在編程後，在相同的讀出電壓下，底層導體200和上層導體400之間有更大的電流流過。在未編程狀態和編程狀態之間的這種電流差異是可測量的，並且每個差異對應一種不同的數據狀態；例如，未編程的單元可以被認為是數據「0」， 而編程的單元可以被認為是數據「 1」。圖2顯示包括多個底層導體200、多個柱300和多個上層導體400的第一存儲器級的一部分，其中每個柱包括圖1中的二極體和電介質斷裂反熔絲。每個柱300被設置在一個底層導體200和一個上層導體400中間。此存儲器級可以在襯底上形成，諸如傳統的單晶矽晶片。多個存儲器級可以在第一級之上堆疊形成以形成密實單片的三維存儲器陣列。二極體是一種整流裝置，易於引導電流在一個方向而不是在其他方向上流動。二極體可以說是指向其優選導電的方向。在底層具有N型半導體材料和在上層具有P型半導體材料的垂直取向的二極體可以說是下指二極體，而在底層具有P型半導體材料和在上層具有N型半導體材料的垂直取向的二極體可以說是上指二極體。注意在該申請中，當使用表示空間關係的術語時，諸如「向上/上指」、「向下/下指」、「上」、「下」等，這些術語是相對襯底而言的，襯底被假設是位於參考框架的底部。例如，如果所述的第一元件在第二元件之上，則第一元件距離襯底比第二元件距離襯底更遠。在垂直堆疊的存儲器陣列中，優選垂直鄰近的存儲器級共享導體，如圖3a的透視圖所示，其中導體400可以用作第一存儲器級MO的上層導體和第二存儲器級Ml的底層導體。在圖北的截面圖中顯示相同的結構。圖3c顯示不共享導體的陣列的截面圖。在圖3c 中，每個存儲器級具有底層導體O00，500)、柱(300，600)、和上層導體000，700)，層間電介質分隔存儲器級MO和Μ1，其沒有共享的導體。圖3a和北的結構需要較少的遮蔽步驟並且降低製造成本以製造如圖3c所示的相同密度的存儲單元。如圖3a和北所示，如果鄰近級上的二極體的指向方向相反，則共享導體是最易於電學實現的，例如，如果第一存儲器級MO 二極體是上指的，則第二存儲器級Ml 二極體是下指的。僅上指二極體的堆疊陣列或僅下指二極體的堆疊陣列一般形成為導體部共享，如圖3c所示。
大的存儲器陣列一般包括數以百萬計的存儲單元，每個存儲單元必須是能被感測的。在此大的陣列中的存儲單元之間的特性不可避免地要發生一些變化。為了改進可靠性，對於大陣列的存儲單元，有利的是使未編程狀態和編程狀態之間的差異最大化，以使他們易於區分。更有利的是使單元之間的變化最小並且使這些單元的性能儘可能均勻。圖如是顯示對類似於第』 030號專利(如圖1所示)的存儲單元的大量存儲單元施加相同讀出電壓時未編程電流和編程電流的概率圖；其中大量的存儲單元包括在導體之間串聯的二極體和反熔絲，其中所有二極體是下指二極體；即，二極體具有底層重摻雜N型區、中間本徵區和上層重摻雜P型區。應該看到線A所示的下指二極體的未編程電流是緊密地集中在10_12安培附近。類似地，除了一個異常值之外，線B所示的編程電流緊密地集中在大約10_5和10_4安培之間。未編程電流(線A)和編程電流(線B)的分布是相互良好地間隔並且都緊密地集中。圖4b是顯示根據第』030號專利形成的大量的上指二極體的未編程電流和編程電流的概率圖。線C所示的未編程電流與圖如中線A所示的下指二極體的未編程電流非常相似。然而，線D所示的編程電流的分布比圖如中線B所示的編程電流的分布更寬。該上指二極體的編程電流的範圍是8 X 10_8安培到7 ΧΙΟ-5安培，其差別接近三個數量級。許多該大量的二極體的編程電流小於1微安。此不均勻性和小的編程電流使第』 030號專利的上指二極體在用於大的陣列時與下指二極體相比幾乎沒有優勢。在本發明中，發現的製造技術可以生產大量的上指的垂直取向的PIN 二極體，該 PIN 二極體具有良好均勻性和大的編程電流。圖5顯示包括根據本發明實施例形成的上指二極體的存儲單元的示例。在該存儲單元中，二極體與電介質斷裂反熔絲配對，但是，如將要描述的，所描畫的存儲單元僅是這種二極體許多可能用途中的一種，並且其是為了清楚而被提供的。存儲單元包括第一導體200和第二導體400。在第一導體200和第二導體400之間設置有電介質斷裂反熔絲118(如所示的被插入在導電障礙層110和117之間)和二極體302。二極體302包括底層重摻雜P型區112、中間本徵區114和上層重摻雜N型區116。 二極體302由半導體材料例如矽、鍺、或矽鍺合金形成。為了簡化描述，該半導體材料被描述為矽。矽優選為在沉積態主要是無定形的(如果穿過P型區112在原位摻雜，則在沉積態可能是多晶的)。上層重摻雜P型區116摻雜有砷。在優選實施例中，區116通過形成中間本徵區114形成，然後通過離子注入在中間本徵區114的上層摻雜砷。如下文所示，該離子注入步驟可以在形成柱的圖案化/形成圖形步驟和蝕刻步驟之前或之後進行。在可選實施例中，區116可以通過在矽沉積期間以足夠流量流動合適的氣源(諸如AsH3)以使砷的濃度至少為5X102°atomS/Cm3 (原子個數/cm3)而在原位摻雜。上層導體400的底層是矽化物形成金屬，諸如鈦、鈷、鉻、鉭、鈮或鈀。其中優選鈦和鈷，最優選是鈦。在執行退火以使矽結晶期間，矽化物形成金屬與上層重摻雜N型區116的矽反應並且形成矽化物層，例如鈦矽化物/矽化鈦。圖6顯示對大量此上指二極體在大約2伏特的讀出電壓時電流的概率圖；如下文所示，此大量上指二極體具有良好的均勻性，二極體之間的變化非常小，並且具有相對大的正向電流，其中值電流大約為35. 5微安。特別地，注意對大量上指二極體中的所有二極體在2伏特電壓時，編程電流大於約3微安。如已經描述的，所述陣列中的存儲單元通過在存儲單元兩端施加讀出電壓被感測。理想的是對陣列中的每個存儲單元施加的讀出電壓是相同的；實際上，由於陣列中每個存儲單元的位置，施加的讀出電壓會有一些差異。例如，距離傳感電路遠的單元比距離傳感電路近的單元具有更長的互連。該互連增加的長度導致阻抗增加，從而導致遠距離單元的二極體兩端的電壓與近距離單元的二極體兩端的電壓相比更小。由於互連長度、阻抗的不同，二極體的讀出電流也有微小差異，但是，該差異不是本發明二極體的固有屬性。術語器件級是指一般通過相同的處理步驟在襯底上的相同級上形成的多個基本共面的器件；器件級的一個示例是包括在襯底上形成的多個基本共面的存儲單元的存儲器級。在一個示例中，在包括根據本發明形成的大量上指二極體的器件級中，二極體兩端施加的電壓，即在二極體的底層P型區和上層N型區之間施加的電壓，對於器件級中的每個二極體都是在大約 1. 8伏特和大約2. 2伏特之間，而與二極體的位置無關；在此施加電壓下，流過該器件級中 99 %的二極體的電流至少是1. 5微安。在其他示例中，在本發明中，當在二極體兩端施加的電壓(即在二極體的底層P型區和上層N型區之間施加的電壓)是在大約1.1伏特和約 3. 0伏特之間時，優選在大約1. 5伏特和約3. 0伏特之間時，最優選在約1. 8伏特和約2. 2 伏特之間時，例如當半導體材料是矽鍺合金，諸如Sia8Gea2,對於器件級中99%的二極體可實現的電流是約1. 5微安。該大量PIN 二極體可以是具有100，000或更多PIN 二極體的器件級，例如1，000, 000或更多PIN 二極體。在優選實施例中，器件級是包括本發明存儲單元的存儲器級，其中第一存儲單元包括編程的單元和未編程的單元。在此存儲器陣列中，在使用期間，一些單元將被編程而其他單元未被編程。在優選實施例中，當至少一半存儲單元是編程的單元時，當施加在底層重摻雜P型區和上層重摻雜N型區之間的電壓在大約1. 5伏特和大約3. 0伏特之間時，流過至少99%的編程單元的PIN 二極體的電流是至少1. 5微安，其中第一多個存儲單元包括第一存儲器級中的每個存儲單元。在更優選的實施例中，施加的電壓是在約1. 8伏特和約2. 2 伏特之間。該存儲單元的存儲器級可以包括100，000或更多的單元，例如1，000, 000或更多的單元，每個單元包括根據本發明形成的上指PIN 二極體。本發明的上指二極體可以有利地用於共享導體的堆疊存儲器級陣列中，最優選在每個存儲器級上具有交替的上指二極體和下指二極體。如Herner等人的於2005年6月8日提交的標題為「Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material，，白勺美 15 專利申請第11/148，530號所述，其通過參考合併於此，當沉積的無定形矽僅與具有高晶格失配的材料(諸如二氧化矽和氮化鈦)接觸而被結晶時，多結晶矽或多晶矽具有大量結晶缺陷，使其具有高的電阻率。穿過該高缺陷多晶矽施加編程脈衝改變該多晶矽，使其具有低的電阻率。如第，549號申請，以及 Herner 的標題為 「Memory Cell Comprising a Semiconductor Junction Diode Crystallized Adjacent to a Silicide，，的美國專利第 7，176，06 號，禾口 Herner 的於 2006 年 11 月 15 日提交的標題為「Method for Making a PIN Diode Crystallized Adjacent to a Silicide in Series with A Dielectric Antifuse，， 的美國專利申請第11/560，283號，和在下文中的第』 283號申請進一步所述(上述內容通過參考合併於此)，已經發現當沉積的無定形矽與一層合適的矽化物接觸而被結晶時，產生的結晶矽品質非常高，很少有缺陷，並且具有非常低的電阻率，上面所述的合適的矽化物例
9如是矽化鈦、矽化鈷、或其他指出的矽化物形成金屬(silicide-forming metal)中的一種形成的矽化物。矽化鈦或矽化鈷的晶格間距非常接近矽的晶格間距，並且認為當無定形矽與一層合適矽化物接觸在擇優取向被結晶時，矽化物為矽結晶生長提供模板，使形成的缺陷最小化。不像僅鄰近具有高晶格失配的材料的結晶的高缺陷矽，施加大的電脈衝不能明顯地改變與矽化物層接觸的結晶的低缺陷、低電阻率矽的電阻率。在一些存儲單元中，使用垂直取向的PIN 二極體，然後，如第』 549號申請，二極體由高缺陷、高電阻率的多晶矽形成，並且通過改變多晶矽的電阻率狀態存儲單元可以被編程。對於這些高缺陷二極體單元，存儲單元的數據狀態主要以多晶矽二極體的電阻率狀態存儲。在其他存儲單元中，如第』 283號申請中，二極體由低缺陷、低電阻率矽形成，並且與伴隨的狀態變化元件(在此種情況下是電介質斷裂反熔絲)配對，並且通過改變狀態變化元件的特性(例如，通過斷裂所述反熔絲)存儲單元被編程。術語狀態變化元件 (state-change element)是用來描述一種能夠具有兩種或多種穩定的、相互可區別的狀態 (通常是電阻率狀態)的元件，並且能夠在這些狀態之間可逆地或不可逆地轉換。對於這些低缺陷二極體單元，存儲單元的數據狀態主要以狀態變化元件存儲，而不是以二極體的狀態存儲。(注意該討論已經描述鄰近矽化物結晶的矽的使用。可以期待對於鄰近鍺或矽鍺的結晶的鍺和矽鍺可以實現相同的效果)。本發明的上指PIN 二極體與矽化物接觸時被結晶，並且是低缺陷、低電阻率半導體材料。如果本發明的上指二極體被用於存儲單元中，則當與狀態變化元件配對時，它們可以被有利地使用，例如與反熔絲或電阻率轉換元件匹配時。此電阻率轉換元件的一個示例是二元金屬氧化物，諸如Herner等人的於2006年3月31日提交的標題為「Nonvolatile Memory Cell Comprising a Diode and a Resistance-Switching Material"白勺禾Ij 申請第 11/395，995 號所述的 NixOy,NbxOy, TixOy,HfxOy, AlxOy,MgxOy, CoxOy,CrxOy, VxOy, ZnxOy, &x0y、BxNy、或AlxNy，其通過參考合併於此。電阻率轉換元件的另一個示例是Herner等人的於同一日提交的(專利代理人卷號NO.SAND-01193US0)中所述的碳納米管纖維。注意本發明的上指二極體可以有利地用於許多器件中，並不限於用於存儲單元； 或者，如果用於存儲單元，則不限於用於此處具體描述的單元中。將提供詳細示例描述在襯底上形成第一存儲器級的製造，存儲器級包括具有串聯布置在底層導體和上層導體之間的上指二極體和高介電常數(K)的電介質反熔絲的存儲單元，以及描述在該襯底上製造第二存儲器級，該第二存儲器級包括下指二極體、共享導體的兩個存儲器級。第』 283號申請和其他合併於此的申請的細節可以證明在該存儲器級的製造中有意義的。為了避免使本發明不清楚，不是來自於合併於此的這些或其他文件的全部細節都在此進行了描述，但是應該明白這些文件教導的任何內容都不被排除在外。為了完整，將提供許多細節，包括材料、步驟、和條件，但是本領域的技術人員應該明白許多這些細節可以被改變、增加或省略，但結果都屬於本發明的範圍內。轉向圖7a，從襯底100開始形成存儲器。該襯底100可以是本領域已知的任何半導體襯底，諸如單晶矽、類似矽鍺或矽鍺碳的IV-IV化合物、III-V化合物、II-VII化合物、 覆於此類襯底上的外延層、或任何其他半導體材料。該襯底可以包括在其內製造的集成電路。在襯底100上形成一絕緣層102。該絕緣層102可以是氧化矽、氮化矽、Si-C-O-H
1薄膜，或任何其他合適絕緣材料。在襯底100和絕緣體102上形成第一導體200。粘合層104可以被包括在絕緣層 102和導電層106之間以幫助導電層106粘附到絕緣層102。如果上層的導電層106是鎢， 則優選氮化鈦作為粘合層104。導電層106可以包括本領域已知的任何導電材料，諸如鎢或其他材料，包括鉭、鈦、或它們的合金。一旦形成導電軌的所有層被沉積，使用任何合適的掩模遮蔽和蝕刻工藝來圖案化和蝕刻這些層以形成基本平行的、基本共面的導體200，如圖7a的截面圖所示。導體200擴展到紙面外。在一個實施例中，光致抗蝕劑或光刻膠被沉積，通過光刻法被圖案化和蝕刻， 然後，使用標準的處理技術移除這些光刻膠。接下來，在導電軌200之間和之上沉積介電材料或電介質材料108。介電材料108 可以是任何已知的電絕緣材料，諸如氧化矽、氮化矽或氮氧化矽。在優選實施例中，通過高密度等離子方法沉積的二氧化矽被用作介電材料108。最後，移除導電軌200上面多填充的介電材料108，使導電軌200的上部與介電材料108分離從而暴露導電軌200的上部，並且留下基本平坦的表面。圖7a顯示得到的結構。 移除多填充的電介質以形成平坦表面可以通過本領域任何已知的工藝執行，諸如化學機械平坦化(CMP)或回蝕工藝。在可選實施例中，替代的是導體200可以通過鑲嵌方法形成。轉向圖7b，接下來沉積可選的導電層110。導電層110是導電材料，例如氮化鈦、 氮化鉭或鎢。該層可以是任何合適厚度，例如大約是50埃到約200埃，優選為大約100埃。 在一些實施例中阻擋層110可以被省略。接下來，在該示例中，介電材料或介電堆的薄層118被沉積以形成電介質斷裂反熔絲。在一個實施例中，沉積高介電常數(k)的電介質，諸如肚0231203、&02、1102、1^203、 Ta2O5, RuO2, ZrSiOx, AlSiOx, HfSiOx, HfAlOx, HfSiON, ZrSiAlOx, HfSiAlOx, HfSiAlON,或 &SiA10N，例如通過原子層沉積技術。優選Hf02*Al203。如果使用HfO2，則優選層118的厚度在大約5埃和約100埃之間，優選大約為40埃。如果使用Al2O3，則優選層118的厚度在大約5埃和約80埃之間，優選大約為30埃。在可替換實施例中，電介質斷裂反熔絲可以包括二氧化矽。導電層111被沉積在層118上。其可以是任何合適的導電材料，例如氮化鈦，具有任何合適的厚度，例如大約為50埃到200埃，優選大約為100埃。在一些實施例中，導電層 111可以被省略。接下來，要被圖案化成柱的半導體材料被沉積。該半導體材料可以是矽、鍺、矽鍺合金、或其他合適半導體、或半導體合金。為了簡化描述，本說明書中將半導體材料稱作矽， 但是應該理解所屬技術領域的技術人員可以選擇這些其他合適材料中的任何一種來替換。底層重摻雜區112可以通過本領域已知的任何沉積和摻雜方法形成。矽可以被沉積然後被摻雜，但是在矽沉積期間，優選通過流入提供P型摻雜劑原子的施主氣體在原位摻雜，施主氣體例如為硼。在優選實施例中，施主氣體是BCl3，並且P型區112優選摻雜的濃度大約為IX IO21個原子/cm3。重摻雜區112的厚度優選為大約100埃到約800埃之間， 最優選大約為200埃。接下來，可以通過本領域已知的任何方法形成本徵或輕摻雜區114。優選區114是矽，並且其厚度在大約1200埃到約4000埃之間，優選大約為3000埃。通常，P型摻雜劑，諸如硼，用來促進結晶；因此重摻雜區112的矽在沉積態可能是多晶的。然而，本徵區114 優選是無定形沉積的。只沿著下層導電層111、電介質斷裂反熔絲118、和導電層110沉積的半導體區114 和112將被圖案化和蝕刻以形成柱300。柱300應該具有與下面的導體200大約相同的間距和大約相同的寬度，以便每個柱300形成在導體200的上部。可以容許一定的偏差。柱300可以使用任何合適的屏蔽和蝕刻工藝形成。例如，光致抗蝕劑可以被沉積，使用標準的光刻技術被圖案化和蝕刻，然後，移除這些光致抗蝕劑。可選地，一些其他材料例如二氧化矽的硬掩模可以形成在半導體層堆疊的上部，在上部具有底部抗反射塗層 (BARC)，然後被圖案化和蝕刻。類似地，電介質抗反射塗層(DARC)可以用作硬掩模。Chen 的於 2003 年 12 月 5 日提交的標題為「Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting」 的美國申請第 10/728436 號或 Chen 的於 2004 年 4 月 1 日提交的標題為 「Photomask Features with Chromeless Nonprinting Phase Shifting Window」的美國申請第10/815312號中描述的光刻技術，二者都歸本發明的受讓人所有並且通過參考將它們合併於此，它們可以被有利地用來執行在根據本發明形成的存儲器陣列中使用的任何光刻步驟。柱300的直徑可以是如所想要的，例如在約22nm和約130nm之間，優選在約32nm 和約80nm之間，例如約45nm。柱300的間隙優選與柱的直徑大約相同。注意當非常小的結構被圖案化為柱時，光刻工藝趨於圓角化，以便柱的橫截面趨於圓形，而與光掩模中相應的結構的實際形狀無關。介電材料108被沉積在半導體柱300之上和之間，填充其之間的間隙。介電材料 108可以是任何已知的電絕緣材料，諸如氧化矽、氮化矽、或氮氧化矽。在優選實施例中，二氧化矽被用作絕緣材料。接下來，移除柱300上部的介電材料，使柱300的上部與介電材料108分離從而使柱300的上部暴露，並且留下基本平坦的表面。移除多填充的電介質可以通過本領域任何已知的工藝執行，諸如化學機械平坦化(CMP)或回蝕工藝。在執行CMP或回蝕之後，執行離子注入，形成重摻雜N型上層區116。優選N型摻雜劑是淺注入的砷，使用的注入能量是， 例如lOkeV，劑量為約3X 1015/cm2。該注入步驟完成二極體302的形成。注意在CMP期間， 損失一些厚度的矽，例ζ如大約損失300埃到約800埃的矽；因此二極體302的最終高度可以在約800埃和約4000埃之間，例如對於具有45nm特徵尺寸的二極體其高度大約為2500 埃。轉向圖7c，接下來，沉積矽化物形成金屬的層120，矽化物形成金屬例如為鈦、鈷、 鉻、鉭、鉬、鈮或鈀。層120優選是鈦和鈷；如果層120是鈦，其厚度優選在大約10埃和約 100埃之間，最優選為大約20埃。層120下面是氮化鈦層404。層404優選在約20埃和約 100埃之間，最優選為約80埃。接下來，沉積導電材料層406，例如鎢；例如，該層可以是通過 CVD形成的大約1500埃的鎢。層406、404和120被圖案化和蝕刻進軌道形上層導體400，其優選沿垂直於底層導體200的方向延伸。上層導體400的間距和取向便於使每個導體400 被形成在一排柱300上部並且與其接觸，導體400優選具有與柱大約相同的寬度。可以容許一定的偏差/不對準。接下來，介電材料(未顯示)被沉積在導體400上部和導體400之間。介電材料可以是任何已知的電絕緣材料，諸如氧化矽、氮化矽或氮氧化矽。在優選實施例中，氧化矽被用作該介電材料。參考圖7c，注意矽化物形成金屬的層120與上層重摻雜區116的矽接觸。在隨後的升溫步驟期間，金屬層120將與一部分重摻雜P型區116的矽反應以形成矽化物層(未顯示)，其位於二極體和上層導體400之間；可選地，該矽化物層可以被認為是上層導體400 的一部分。該矽化物層在比結晶矽所需的溫度低的溫度下形成，因此在本徵區114和重摻雜P型區116很大程度上仍是無定形的時形成。如果矽鍺合金被用於上層重摻雜區116，矽鍺化物層可以形成，例如矽鍺化鈷或矽鍺化鈦。類似的，如果使用鍺，鍺化物將被形成。在剛剛描述的示例中，圖7c的二極體302是上指的，其包括底層重摻雜P型區、中間本徵區和上層重摻雜N型區。在優選實施例中，下一個存儲器級被單片地形成在與剛形成的第一存儲器級共享導體400的存儲器級上；即，第一存儲器級的上層導體400用作第二存儲器級的下層導體。如果以這種方式共享導體，則第二存儲器級中的二極體優選是下指的，其包括底層重摻雜N型區、中間本徵區和上層重摻雜P型區。轉向圖7d，接下來，形成可選的導電層210、高介電常數(K)的電介質反熔絲218 和可選的導電層211，優選其分別與第一存儲器級中的柱300中的層110、118和111使用相同的材料，具有相同的厚度並且使用相同的方法形成。接下來，形成二極體。底層重摻雜區212可以通過本領域已知的任何沉積和摻雜方法形成。矽可以被沉積然後被摻雜，但是在矽沉積期間，優選通過流入提供N型摻雜劑原子(例如磷)的施主氣體在原位摻雜。重摻雜區212的厚度優選為大約100埃到約800埃之間，最優選大約為100埃到200埃。被沉積的下一個半導體區優選不被摻雜。在沉積的矽中，儘管N型摻雜劑，諸如磷，表現很強的表面活性劑行為，但是隨著矽的沉積其趨於向表面遷移。沉積矽繼續不被提供摻雜劑氣體，但是向上遷移尋找表面的磷原子將無意地摻雜該區。如Herner的於2005 ^ 12 ^ 9 H￠1 ! "Deposited Semiconductor Structure to Minimize N-Type Dopant Diffusion and Method of Making」的美國專利申請第 11/298，331 號所述，其內容通過參考合併於此，沉積的矽中的磷的表面活性劑行為受到添加的鍺的抑制。優選包含至少10%的鍺的矽鍺合金層被沉積在該點，例如大約為200埃的Sia8Gea2其使用提供磷的無摻雜劑氣體被無摻雜沉積。在圖7d中未顯示該薄層。使用該薄矽鍺層可以最小化N型摻雜劑到要被形成的本徵區的不希望的擴散，使其厚度最大化。當二極體處於反向偏壓時，較厚的本徵區使穿過二極體的洩漏電流最小，減少功率損耗。該方法允許在不增大二極體的整體高度時，增加本徵區的厚度。如下文所示， 二極體將被圖案化成柱；增加二極體的高度可以增加形成這些柱的蝕刻步驟和填充其間間隙步驟的縱橫比。隨著縱橫比的增加，刻蝕和填充將更困難。接下來可以通過本領域已知的任何方法形成本徵區214。區214優選是矽並且優選其厚度在大約1100埃和大約3300埃之間，優選大約為1700埃。重摻雜區212和本徵區 214的矽優選在沉積態是無定形的。只沿著下層導電層211、高介電常數⑷的介電層218、和導電層210沉積的半導體區214和212將被圖案化和蝕刻以形成柱600。柱600應該具有與下面的導體400大約相同的間距和大約相同的寬度，以便每個柱600形成在導體400的上部。可以容許一定的
13偏差或不對準。柱600可以使用與形成第一存儲器級的柱300的技術相同的技術被圖案化和蝕刻。介電材料108被沉積在半導體柱600之上和之間，填充半導體柱600之間的間隙。 在第一存儲器級中，移除柱600上部的介電材料108，使柱600的上部與介電材料108分離從而使柱600的上部暴露，並且留下基本平坦的表面。在該平坦化步驟之後，執行離子注入，形成重摻雜P型上層區116。優選P型摻雜劑是淺注入的硼，使用的注入能量是，例如 2keV，劑量為約3X1015/cm2。該注入步驟完成二極體602的形成。在CMP步驟期間，損失一些厚度的矽，所以完成的二極體602具有與二極體302相當的高度。以與導體400相同的方式和相同的材料形成上層導體700，其是第一存儲器級和第二存儲器級之間共享的導體。沉積矽化物形成金屬層220，下面是氮化鈦層704和導電材料層706，例如鎢。層706、704和220被圖案化和蝕刻到軌道形上層導體700，其優選沿與導體400基本垂直和與導體200基本平行的方向延伸。儘管每個存儲器級在其形成後都可以被退火，但是優選在所有存儲器級被形成後，執行單一的結晶退火以結晶二極體302、602和那些形成在附加級上的二極體的半導體材料，例如在750攝氏度退火大約60秒。得到的二極體一般是多結晶體。因為這些二極體的半導體材料與具有良好晶格匹配的矽化物或矽鍺化物層接觸時被結晶，所以二極體302、 602等的半導體材料是低缺陷和低電阻率的。在剛剛描述的實施例中，在存儲器級之間共享導體；即第一存儲器級的上層導體 400用作第二存儲器級的下層導體。在其他實施例中，層間電介質可以形成在圖7c的第一存儲器級上，其表面被平坦化，並且第二存儲器級的結構從該被平坦化的層間電介質開始， 沒有共享導體。在所給的示例中，第一存儲器級的二極體是上指的，在底層具有P型矽和在上層具有N型矽，同時第二存儲器級的二極體是相反的，是在底層具有N型矽和在上層具有 P型矽的下指二極體。在共享導體的實施例中，優選二極體的類型是交替的，即在一級中是上指二極體則在下一級中是下指二極體。在不共享導體的實施例中，全部二極體可以是一種類型的二極體，要麼是上指二極體，要麼是下指二極體。術語上指和下指是指當二極體處於正向偏壓時電流流動的方向。在一些實施例中，優選對反向偏壓的二極體施加編程脈衝。這可以有利地減少或消除穿過陣列中的未選擇的單元的洩漏，如Kumar等人的於2006年7月觀日提交的標題為「Method For Using A Memory Cell Comprising Switchable Semiconductor Memory Element With Trimmable Resistance」的美國專利申請第11/496，986號所述，該申請歸本發明的受讓人所有，其內容通過參考合併於此。已經描述了在襯底上製造的兩個存儲器級。附加的存儲器級可以以相同的方式形成，形成單片的三維存儲器陣列。單片的三維存儲器陣列是一個在單一襯底上形成多個存儲器級的存儲器陣列，諸如晶片，而不介入襯底。在現有級或多個級的層上沉積或直接生長形成一個存儲器級的層。 相反，通過在分開的襯底上形成存儲器級並且相互在上部粘結這些存儲器級來構建堆疊存儲，如 Leedy 的標題為 「Three dimensional structure memory"的美國專利第 5，915，167 號所述。襯底可以是薄的或在結合之前從存儲器級上移除，但是因為存儲器級最先形成在分開的襯底上，所以此類存儲器不是真的單片三維存儲器陣列。
形成在襯底上的單片三維存儲器陣列至少包括以第一高度形成在襯底上的第一存儲器級和以與第一高度不同的第二高度形成的第二存儲器級。3、4、8或實際的任何數目的存儲器級可以形成在此多級陣列中的襯底上。Radigan 等人的於 2006 年 5 月 31 日提交的標題為"Conductive Hard Mask to Protect Patterned Features During Trench Kch」 的美國專利申請第 11/444，936 號描述了一種形成堆疊存儲器陣列的替換方法，在該方法中，是使用鑲嵌構造形成導體，而不是使用所提供的示例中描述的消減技術；該申請被轉讓給本發明的受讓人，並且其內容通過參考合併於此。可以替代地使用Radigan等人的方法來根據本發明形成陣列中。在Radigan 等人的方法中，導電硬掩模被用來蝕刻其下面的二極體。為了使該硬掩模適應本發明，在優選實施例中，與二極體的矽接觸的硬掩模的底層優選是鈦、鈷、鉻、鉭、鉬、鈮或鈀。然後，在退火期間，矽化物形成，從而提供矽化物結晶模板。在該實施例中，形成上層重摻雜P型區的離子注入步驟在形成柱的圖案化步驟之前進行。在目前提供的示例中，矽化物被形成在二極體的上觸點。在替換實施例中，其可以被形成在其他地方，例如在形成在下觸點處。例如二極體的矽可以被直接沉積在矽化物形成金屬上和狀態變化元件上，諸如形成在二極體上部的反熔絲或電阻率轉換元件(例如， 碳納米管纖維或二元金屬氧化物)上。已經描述本發明的上指二極體可以用於一次性的可編程的存儲單元(當與反熔絲配對時)或可重寫的存儲單元(當與電阻率轉換元件配對時)中。然而，應該明白列出本發明的二極體所有可能的用途是不實際的，而且這些示例不是限制性的。此處已經描述了詳細的製造方法，但是可以使用能夠形成相同結構的任何其他方法，但結果都屬於本發明的範圍內。上述詳細描述僅僅描述了本發明能採用的許多形式中的一部分。因此，該詳細描述是說明性的，而不是限制性的。只有包括所有等同物的權利要求是用來限定本發明的範圍的。
權利要求
1.一種存儲器陣列，包括 第一存儲器級，其包括 第一二極體；以及與所述第一二極體串聯連接的第一電阻率轉換材料層； 在所述第一存儲器級上的第二存儲器級，所述第二存儲器級包括 第二二極體；以及與所述第二二極體串聯連接的第二電阻率轉換材料層；以及在所述第一存儲器級和第二存儲器級之間共享的導體，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都包括Nix0y、Nbx0y、 TixOy, HfxOy, AlxOy, MgxOy, CoxOy, CrxOy, VxOy, ZnxOy, ZrxOy, BxNy 和 AlxNy 中的一種或多種。
2.根據權利要求1所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都具有在大約5埃和大約100埃之間的厚度。
3.根據權利要求1所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都包括HfO2或Al2O315
4.根據權利要求1所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層通過沉積工藝形成。
5.根據權利要求1所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層通過原子層沉積形成。
6.根據權利要求1所述的存儲器陣列，其中所述第一二極體和第二二極體包括p-i-n 二極體。
7.根據權利要求1所述的存儲器陣列，其中所述第一二極體包括底層重摻雜ρ型區，中間本徵或輕摻雜區，以及上層重摻雜η型區。
8.根據權利要求1所述的存儲器陣列，其中所述第二二極體包括底層重摻雜η型區，中間本徵或輕摻雜區，以及上層重摻雜P型區。
9.根據權利要求1所述的存儲器陣列，其中所述第一二極體和第二二極體包括垂直多晶矽二極體。
10.一種存儲器陣列，包括 第一存儲器級，其包括第一導體；在所述第一導體上形成的第一二極體； 在所述第一導體上形成的第一電阻率轉換材料層； 在所述第一二極體和所述第一電阻率轉換材料層上形成的第二導體； 第二存儲器級，其包括 在所述第二導體上形成的第一二極體； 在所述第二導體上形成的第二電阻率轉換材料層； 在所述第二二極體和所述第二電阻率轉換材料層上形成的第三導體其中所述第一存儲器級和第二存儲器級共享所述第二導體，以及其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都包括Nix0y、Nbx0y、 TixOy, HfxOy, AlxOy, MgxOy, CoxOy, CrxOy, VxOy, ZnxOy, ZrxOy, BxNy 和 AlxNy 中的一種或多種。
11.根據權利要求10所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都具有在大約5埃和大約100埃之間的厚度。
12.根據權利要求10所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都包括HfO2或Al2O315
13.根據權利要求10所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層通過沉積工藝形成。
14.根據權利要求10所述的存儲器陣列，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層通過原子層沉積形成。
15.根據權利要求10所述的存儲器陣列，其中所述第一二極體和第二二極體包括 p-i-n 二極體。
16.根據權利要求10所述的存儲器陣列，其中所述第一二極體包括底層重摻雜ρ型區， 中間本徵或輕摻雜區，以及上層重摻雜η型區。
17.根據權利要求10所述的存儲器陣列，其中所述第二二極體包括底層重摻雜η型區， 中間本徵或輕摻雜區，以及上層重摻雜P型區。
18.根據權利要求10所述的存儲器陣列，其中所述第一二極體和第二二極體包括垂直多晶矽二極體。
19.一種形成存儲器陣列的方法，包括通過以下步驟形成第一存儲器級，包括形成第一二極體；以及形成與所述第一二極體串聯連接的第一電阻率轉換材料層；通過以下步驟形成在所述第一存儲器級上的第二存儲器級，包括形成第二二極體；以及形成與所述第二二極體串聯連接的第二電阻率轉換材料層；以及形成在所述第一存儲器級和第二存儲器級之間共享的導體，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都包括Nix0y、Nbx0y、 TixOy, HfxOy, AlxOy, MgxOy, CoxOy, CrxOy, VxOy, ZnxOy, ZrxOy, BxNy 和 AlxNy 中的一種或多種。
20.根據權利要求19所述的方法，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都具有在大約5埃和大約100埃之間的厚度。
21.根據權利要求19所述的方法，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層每個都包括HfO2或A1203。
22.根據權利要求19所述的方法，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層通過沉積工藝形成。
23.根據權利要求19所述的方法，其中所述第一電阻率轉換材料層和第二電阻率轉換材料層通過原子層沉積形成。
24.根據權利要求19所述的方法，其中所述第一二極體和第二二極體包括p-i-n二極體。
25.根據權利要求19所述的方法，其中所述第一二極體包括底層重摻雜ρ型區，中間本徵或輕摻雜區，以及上層重摻雜η型區。
26.根據權利要求19所述的方法，其中所述第二二極體包括底層重摻雜η型區，中間本徵或輕摻雜區，以及上層重摻雜P型區。
27.根據權利要求19所述的方法，其中所述第一二極體和第二二極體包括垂直多晶矽二極體。
全文摘要
本發明公開了一種沉積矽、鍺、或矽鍺形成的上指PIN二極體。該二極體具有底層重摻雜P型區、中間本徵或輕摻雜區和上層重摻雜N型區。上層重摻雜P型區摻雜砷，並且二極體的半導體材料在接觸合適的矽化物、鍺化物或矽鍺化物時被結晶。可以形成大陣列的此上指二極體，當在二極體上施加大於導通電壓的電壓時，穿過該陣列的電流均勻性極佳。該二極體可以有利地用於單片三維存儲器陣列中。本發明還公開了形成大量上指PIN二極體的方法和許多其他方面。
文檔編號H01L45/00GK102522419SQ20121001217
公開日2012年6月27日 申請日期2008年3月26日 優先權日2007年3月27日
發明者S·B·赫納 申請人:桑迪士克3D公司