高壓射頻橫向擴散結構的功率器件及其製造方法

2023-06-01 23:23:46 2

專利名稱：高壓射頻橫向擴散結構的功率器件及其製造方法
技術領域：
本發明涉及半導體器件製造技術領域，具體來說，本發明涉及一種高壓射頻橫向擴散結構的功率器件及其製造方法。
背景技術：
高頻率橫向擴散結構的功率器件(Lateral Diffusion MOSFET，簡稱LDM0S)(頻率範圍2. IlGHz 2. 17GHz，擊穿電壓彡70V，輸出功率30W)廣泛應用於3G通信的射頻基站， 雷達、數位電視等方面。高性能的高頻率LDNMOS它不僅要求耐高壓、驅動電流大，而且對頻率的要求更高，所以其相關工藝的研究是近年來的熱門研究領域。多晶柵極的電阻是高頻LDNMOS十分重要的一個參數，傳統的多晶矽化物是矽化鎢(WSix)工藝簡單，但鎢化矽的電阻率較大(大於6ohm/sqr)，高應力的化學氣相澱積 (CVD)產生的副產物氟可能會擴散到柵極氧化層中，使柵氧化層的質量下降，存在可靠性差的風險。

發明內容
本發明所要解決的技術問題是一種高壓射頻橫向擴散結構的功率器件及其製造方法，既可以有效避免源和漏短接的風險，又可以得到電阻率很低的柵極矽化物，滿足高頻 LDMOS的需求。為解決上述技術問題，本發明提供一種高壓射頻橫向擴散結構的功率器件的製造方法，包括步驟提供P型矽襯底，其上形成有P型外延層；在所述P型外延層上注入P型雜質，並經高溫熱處理形成P型沉降區；在所述P型外延層上按照預定的器件結構進行局部氧化工藝，形成器件/電路部分的多個局部氧化隔離；依次熱生長柵氧和含第一 N型雜質摻雜的多晶矽柵，通過光刻和刻蝕工藝形成所述功率器件的柵極；依次採用大角度離子注入方法在所述柵極的兩側分別注入P型雜質形成P型體區、注入第一 N型雜質形成N型漂移區，並高溫推結；依次採用離子注入方法分別在所述P型沉降區中注入P型雜質形成P+區、在所述 P型體區和所述N型漂移區中注入第二 N型雜質形成N+區，並高溫退火；採用低溫澱積方法在所述功率器件的表面生成ONO結構，並用幹法刻蝕法刻蝕所述ONO結構，在所述柵極的兩側獲得D型側牆；採用溼法刻蝕法去除所述D型側牆表面的二氧化矽，在所述柵極的兩側獲得L型側牆；採用低溫澱積方法在所述功率器件的表面形成預定厚度的阻擋層，再在所述柵極上方用矽化物阻擋層光刻版光刻並溼法刻蝕所述阻擋層，在所述柵極上方開出窗口 ；
依次在所述窗口區域採用濺射鈦、快速熱退火、漂洗、再快速熱退火的工藝，在所述柵極上方形成鈦矽化物接觸。可選地，在形成所述鈦矽化物接觸之後還包括步驟在所述功率器件的表面依次澱積非摻雜的矽玻璃和氮化鈦，然後用場版光刻版進行光刻，並幹法刻蝕獲得浮懸的金屬場版；在所述功率器件的表面澱積層間介質，並採用光刻刻蝕獲得所述功率器件的四端孔接口。可選地，在獲得所述四端孔接口之後還包括步驟將所述功率器件所在的晶片背面減薄；在所述晶片的背面依次蒸鍍鈦/鉻、鎳、金/銀三層金屬。可選地，所述P型雜質為硼離子，所述第一 N型雜質為磷離子，所述第二 N型雜質為砷離子。可選地，所述柵氧的厚度為50~400A,所述多晶矽柵的厚度為2000~6000A。可選地，所述ONO結構包括厚度為100~300A的二氧化矽、厚度為200~500A的氮化矽，以及厚度為3000~5000A的二氧化矽。可選地，所述二氧化矽具體為正矽酸乙酯。可選地，在所述窗口區域濺射鈦的厚度為300~500A。可選地，所述非摻雜的矽玻璃的厚度為1000~3000A,所述氮化鈦的厚度為 500~2000A 可選地，所述晶片背面減薄的厚度範圍為180 350 μ m。可選地，所述金/銀的厚度為1 2 μ m。為解決上述技術問題，本發明還提供一種高壓射頻橫向擴散結構的功率器件，形成於P型矽襯底上的P型外延層中，所述功率器件包括 P型沉降區，位於所述P型外延層中，其底部與所述P型矽襯底相接觸，所述P型沉降區內具有P+區；多個局部氧化隔離，按照預定的器件結構分布於所述P型外延層的表面；柵極，包括柵氧和其上的含磷離子摻雜的多晶矽柵；P型體區和N型漂移區，分別位於所述柵極的兩側，其內分別具有N+區；L型側牆，包括二氧化矽和位於所述二氧化矽上的氮化矽，位於所述柵極的兩側；鈦矽化物接觸，位於所述多晶矽柵的上方。可選地，所述功率器件還包括浮懸的金屬場版，包括非摻雜的矽玻璃和其上的氮化鈦，從所述功率器件的漏端靠近所述柵極處垂直經過所述L型側牆再延伸至一部分所述鈦矽化物接觸上；層間介質，位於所述功率器件的表面，在所述P型沉降區的P+區、所述P型體區和所述N型漂移區的N+區以及所述多晶矽柵的鈦矽化物接觸上方分別具有四端孔接口。可選地，所述功率器件還包括鈦/鉻、鎳、金/銀三層金屬，依次位於所述功率器件所在的晶片的背面。可選地，所述柵氧的厚度為50~400A,所述多晶矽柵的厚度為2000~6000A。可選地，所述L型側牆中的所述二氧化矽的厚度為100~300A,所述L型側牆中的所述氮化矽的厚度為200~500A。可選地，所述二氧化矽具體為正矽酸乙酯。可選地，所述非摻雜的矽玻璃的厚度為1000 3000A,所述氮化鈦的厚度為 500~2000A 可選地，所述功率器件所在的晶片的厚度範圍為180 350 μ m。可選地，所述金/銀的厚度為1 2 μ m。與現有技術相比，本發明具有以下優點本發明提出的高壓射頻橫向擴散結構的功率器件(LDMOS)多晶矽化物工藝採用非傳統工藝，只是在柵極上形成矽化物，柵極兩側牆和源/漏區都不形成矽化物，既可以有效避免源和漏短接的風險，又可以得到電阻率很低(大約1. 2ohm/sqr)的柵極矽化物，以滿足高頻LDMOS的需求。本發明還提出了高壓射頻LDMOS形成浮懸的金屬場版(shield)技術，先引入「L」 型(二氧化矽/氮化矽)側牆(Spacer)來保護柵極側牆並保證後續的漏端的浮懸的金屬場版更能垂直，通過該技術可以降低器件對於表面電荷的敏感度，得到穩定性更高，可靠性更好的器件。另外，本發明中提到的高壓射頻LDMOS器件採用了背金工藝，首先將矽片減薄到 250 μ m左右，然後再依次蒸鍍鈦/鉻、鎳、金/銀三種金屬，其中金/銀的純度要高，厚度大概1 μ m左右，以提高該器件的開關速度，且利於以後晶片燒結和器件的散熱功能。


本發明的上述的以及其他的特徵、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為本發明一個實施例的高壓射頻橫向擴散結構的功率器件的製造方法的流程圖；圖2至圖11為本發明一個實施例的高壓射頻橫向擴散結構的功率器件的製造過程的剖面結構示意圖；圖12至圖13為本發明另一個實施例的高壓射頻橫向擴散結構的功率器件的製造過程的剖面結構示意圖；圖14為本發明又一個實施例的高壓射頻橫向擴散結構的功率器件的製造過程的剖面結構示意圖。
具體實施例方式下面結合具體實施例和附圖對本發明作進一步說明，在以下的描述中闡述了更多的細節以便於充分理解本發明，但是本發明顯然能夠以多種不同於此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下根據實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內容限制本發明的保護範圍。圖1為本發明一個實施例的高壓射頻橫向擴散結構的功率器件的製造方法的流程圖。如圖1所示，該製造方法可以包括執行步驟S101，提供P型矽襯底，其上形成有P型外延層；
執行步驟S102，在P型外延層上注入P型雜質，並經高溫熱處理形成P型沉降區；執行步驟S103，在P型外延層上按照預定的器件結構進行局部氧化工藝，形成器件/電路部分的多個局部氧化隔離；執行步驟S104，依次熱生長柵氧和含第一 N型雜質摻雜的多晶矽柵，通過光刻和刻蝕工藝形成功率器件的柵極；執行步驟S105，依次採用大角度離子注入方法在柵極的兩側分別注入P型雜質形成P型體區、注入第一 N型雜質形成N型漂移區，並高溫推結；執行步驟S106，依次採用離子注入方法分別在P型沉降區中注入P型雜質形成P+ 區、在P型體區和N型漂移區中注入第二 N型雜質形成N+區，並高溫退火；執行步驟S107，採用低溫澱積方法在功率器件的表面生成ONO結構，並用幹法刻蝕法刻蝕ONO結構，在柵極的兩側獲得D型側牆；執行步驟S108，採用溼法刻蝕法去除D型側牆表面的二氧化矽，在柵極的兩側獲得L型側牆；執行步驟S109，採用低溫澱積方法在功率器件的表面形成預定厚度的阻擋層，再在柵極上方用矽化物阻擋層光刻版光刻並溼法刻蝕阻擋層，在柵極上方開出窗口 ；執行步驟S110，依次在窗口區域採用濺射鈦、快速熱退火、漂洗、再快速熱退火的工藝，在柵極上方形成鈦矽化物接觸。高壓射頻橫向擴散結構的功率器件的製造方法的實施例圖2至圖11為本發明一個實施例的高壓射頻橫向擴散結構的功率器件的製造過程的剖面結構示意圖。需要注意的是，這些以及後續其他的附圖均僅作為示例，其並非是按照等比例的條件繪製的，並且不應該以此作為對本發明實際要求的保護範圍構成限制。如圖2所示，提供P型矽襯底101，其上形成有P型外延層102。如圖3所示，在P型外延層102上注入硼離子，並經高溫熱處理形成P型沉降區 103。如圖4所示，在P型外延層102上按照預定的器件結構進行局部氧化工藝，形成器件/電路部分的多個局部氧化隔離104。如圖5所示，依次熱生長柵氧105和含磷離子摻雜的多晶矽柵106，通過光刻和刻蝕工藝形成功率器件100的柵極107。其中，柵氧105的厚度可以為50~400A,優選300A; 多晶矽柵106的厚度可以為2000 6000A,優選5000A。如圖6所示，依次採用大角度離子注入方法在柵極107的兩側分別注入硼離子形成P型體區108、注入磷離子形成N型漂移區109，並高溫推結。如圖7所示，依次採用離子注入方法分別在P型沉降區103中注入硼離子形成P+ 區110、在P型體區108和N型漂移區109中注入砷離子形成N+區111，並高溫退火。如圖8所示，採用低溫澱積方法在功率器件100的表面生成ONO結構，並用幹法刻蝕法刻蝕ONO結構，在柵極107的兩側獲得D型側牆112。其中，該ONO結構至下而上可以包括厚度為100~300A的二氧化娃，優選為200A、厚度為200~500A的氮化娃，優選為300A、 以及厚度為3000~5000A的二氧化矽，優選為4000A。在該ONO結構中，二氧化矽具體可以為正矽酸乙酯(TEOS)。如圖9所示，採用溼法刻蝕法去除D型側牆112表面的二氧化矽(即厚度為3000~5000A的二氧化矽)，在柵極107的兩側獲得理想的L型側牆113。如圖10所示，採用低溫澱積方法在功率器件100的表面形成預定厚度的阻擋層 114(優選為厚度為200A的TE0S)，再在柵極107上方用矽化物阻擋層(Silicide Block, SBK)光刻版光刻並溼法刻蝕阻擋層114，在柵極107上方開出窗口 115。如圖11所示，依次在窗口 115區域採用濺射鈦、快速熱退火、漂洗、再快速熱退火的工藝，在柵極107上方形成鈦矽化物接觸116。其中，在窗口 115區域濺射鈦的厚度可以為300 500A,優選為425A。圖12至圖13為本發明另一個實施例的高壓射頻橫向擴散結構的功率器件的製造過程的剖面結構示意圖。由於本實施例中之前的步驟與前述實施例中圖2至圖11所描述的內容完全相同，為簡便起見不再贅述，在此僅描述與之不相同的部分。如圖12所示，在形成鈦矽化物接觸116之後，又在功率器件100的表面依次澱積非摻雜的矽玻璃117和氮化鈦118。非摻雜的矽玻璃(USG) 117的厚度為1000~3000A,優選為2000A;氮化鈦118的厚度為500~2000A,優選為1000A。然後用場版(shield)光刻版進行光刻，並幹法刻蝕獲得浮懸的金屬場版119。如圖13所示，在功率器件100的表面澱積層間介質120，並採用光刻刻蝕獲得功率器件100的四端孔接口 121、122、123、124。因後端工藝可以用業界常用的工藝，不涉及本發明的主旨，所以在此省略。圖14為本發明又一個實施例的高壓射頻橫向擴散結構的功率器件的製造過程的剖面結構示意圖。由於本實施例中之前的步驟與前述實施例中圖2至圖11與圖12至圖13 所描述的內容完全相同，為簡便起見不再贅述，在此僅描述與之不相同的部分。如圖14所示，在獲得四端孔接口 121、122、123、IM之後將功率器件100所在的晶片背面減薄。其中晶片背面減薄的厚度範圍為180 350 μ m，優選為250 μ m。然後在晶片的背面依次蒸鍍鈦/鉻、鎳、金/銀三層金屬，其中金/銀的純度要高，厚度為1 2 μ m，優選1 μ m，其目的就是提高該器件的開關速度，且利於以後晶片燒結和器件的散熱功能。高壓射頻橫向擴散結構的功率器件結構的實施例圖11為本發明一個實施例的高壓射頻橫向擴散結構的功率器件的剖面結構示意圖。如圖11所示，該高壓射頻橫向擴散結構的功率器件100形成於P型矽襯底101上的P 型外延層102中，可以包括P型沉降區103、多個局部氧化隔離104、柵極107、P型體區108、 N型漂移區109、L型側牆113、鈦矽化物接觸116等。其中，P型沉降區103位於P型外延層102中，其底部與P型矽襯底101相接觸， P型沉降區103內具有P+區110。多個局部氧化隔離104按照預定的器件結構分布於P型外延層102的表面。柵極107可以包括柵氧105和其上的含磷離子摻雜的多晶矽柵106。 柵氧105的厚度可以為50~400A,多晶矽柵106的厚度可以為2000 6000A。P型體區108 和N型漂移區109分別位於柵極107的兩側，其內分別具有N+區111。L型側牆113可以包括二氧化矽和位於二氧化矽上的氮化矽，位於柵極107的兩側。L型側牆113中的二氧化矽(具體可以為TE0S)的厚度可以為100 300A, L型側牆113中的氮化矽的厚度可以為 200~500A。鈦矽化物接觸116位於多晶矽柵106的上方。圖13為本發明另一個實施例的高壓射頻橫向擴散結構的功率器件的剖面結構示意圖。如圖13所示，在圖11所示的功率器件100的結構的基礎上，還可以包括浮懸的金屬場版119和層間介質120。其中，浮懸的金屬場版119可以包括非摻雜的矽玻璃117和其上的氮化鈦118，該非摻雜的矽玻璃117的厚度可以為1000~3000A,該氮化鈦118的厚度可以為500~2000A。 浮懸的金屬場版119從功率器件100的漏端靠近柵極107處垂直經過L型側牆113再延伸至一部分鈦矽化物接觸116上。層間介質120位於功率器件100的表面，在P型沉降區103 的P+區110、P型體區108和N型漂移區109的N+區111以及多晶矽柵106的鈦矽化物接觸116上方分別具有四端孔接口 121、122、123、124。圖14為本發明又一個實施例的高壓射頻橫向擴散結構的功率器件的剖面結構示意圖。如圖14所示，在圖13所示的功率器件100的結構的基礎上，還可以包括鈦/鉻、鎳、 金/銀三層金屬，依次位於功率器件100所在的晶片的背面，該功率器件100所在的晶片的厚度範圍可以為180 350 μ m。該晶片背面的金/銀的厚度可以為1 2 μ m。本發明提出的高壓射頻橫向擴散結構的功率器件(LDMOS)多晶矽化物工藝採用非傳統工藝，只是在柵極上形成矽化物，柵極兩側牆和源/漏區都不形成矽化物，既可以有效避免源和漏短接的風險，又可以得到電阻率很低(大約1.2ohm/sqr)的柵極矽化物電阻， 以滿足高頻LDMOS的需求。本發明還提出了高壓射頻LDMOS形成浮懸的金屬場版(shield)技術，先引入「L」 型(二氧化矽/氮化矽)側牆(Spacer)來保護柵極側牆並保證後續的漏端的浮懸的金屬場版更能垂直，通過該技術可以降低器件對於表面電荷的敏感度，得到穩定性更高，可靠性更好的器件。另外，本發明中提到的高壓射頻LDMOS器件採用了背金工藝，首先將矽片減薄到 250 μ m左右，然後再依次蒸鍍鈦/鉻、鎳、金/銀三種金屬，其中金/銀的純度要高，厚度大概1 μ m左右，以提高該器件的開關速度，且利於以後晶片燒結和器件的散熱功能。本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發明權利要求所界定的保護範圍之內。
權利要求
1.一種高壓射頻橫向擴散結構的功率器件(100)的製造方法，包括步驟 提供P型矽襯底(101)，其上形成有P型外延層(102)；在所述P型外延層(10 上注入P型雜質，並經高溫熱處理形成P型沉降區(103)； 在所述P型外延層(102)上按照預定的器件結構進行局部氧化工藝，形成器件/電路部分的多個局部氧化隔離(104)；依次熱生長柵氧(10 和含第一N型雜質摻雜的多晶矽柵(106)，通過光刻和刻蝕工藝形成所述功率器件(100)的柵極(107)；依次採用大角度離子注入方法在所述柵極(107)的兩側分別注入P型雜質形成P型體區(108)、注入第一 N型雜質形成N型漂移區(109)，並高溫推結；依次採用離子注入方法分別在所述P型沉降區(103)中注入P型雜質形成P+區(110)、 在所述P型體區(108)和所述N型漂移區(109)中注入第二 N型雜質形成N+區(111)，並高溫退火；採用低溫澱積方法在所述功率器件(100)的表面生成ONO結構，並用幹法刻蝕法刻蝕所述ONO結構，在所述柵極(107)的兩側獲得D型側牆(112)；採用溼法刻蝕法去除所述D型側牆(11 表面的二氧化矽，在所述柵極(107)的兩側獲得L型側牆(113)；採用低溫澱積方法在所述功率器件(100)的表面形成預定厚度的阻擋層(114)，再在所述柵極(107)上方用矽化物阻擋層光刻版光刻並溼法刻蝕所述阻擋層(114)，在所述柵極(107)上方開出窗口 (115)；依次在所述窗口(11 區域採用濺射鈦、快速熱退火、漂洗、再快速熱退火的工藝，在所述柵極(107)上方形成鈦矽化物接觸(116)。
2.根據權利要求1所述的製造方法，其特徵在於，在形成所述鈦矽化物接觸(116)之後還包括步驟在所述功率器件(100)的表面依次澱積非摻雜的矽玻璃(117)和氮化鈦(118)，然後用場版光刻版進行光刻，並幹法刻蝕獲得浮懸的金屬場版(119)；在所述功率器件(100)的表面澱積層間介質(120)，並採用光刻刻蝕獲得所述功率器件(100)的四端孔接口(121、122、123、124)。
3.根據權利要求2所述的製造方法，其特徵在於，在獲得所述四端孔接口(121、122、 123、124)之後還包括步驟將所述功率器件(100)所在的晶片背面減薄； 在所述晶片的背面依次蒸鍍鈦/鉻、鎳、金/銀三層金屬。
4.根據權利要求1至3中任一項所述的製造方法，其特徵在於，所述P型雜質為硼離子，所述第一 N型雜質為磷離子，所述第二 N型雜質為砷離子。
5.根據權利要求4所述的製造方法，其特徵在於，所述柵氧(105)的厚度為50~400A, 所述多晶矽柵(106)的厚度為2000~6000A。
6.根據權利要求5所述的製造方法，其特徵在於，所述ONO結構包括厚度為100~300A 的二氧化矽、厚度為200~500A的氮化矽，以及厚度為3000~5000A的二氧化矽。
7.根據權利要求6所述的製造方法，其特徵在於，所述二氧化矽具體為正矽酸乙酯。
8.根據權利要求7所述的製造方法，其特徵在於，在所述窗口(11 區域濺射鈦的厚度為300 500A。
9.根據權利要求2所述的製造方法，其特徵在於，所述非摻雜的矽玻璃(117)的厚度為 1000~3000A,所述氮化鈦(118)的厚度為500 2000A。
10.根據權利要求3所述的製造方法，其特徵在於，所述晶片背面減薄的厚度範圍為 180 350 μ m。
11.根據權利要求10所述的製造方法，其特徵在於，所述金/銀的厚度為1 2μπι。
12.—種高壓射頻橫向擴散結構的功率器件(100)，形成於P型矽襯底(101)上的P型外延層(102)中，所述功率器件(100)包括P型沉降區(103)，位於所述P型外延層(10 中，其底部與所述P型矽襯底(101)相接觸，所述P型沉降區(103)內具有P+區(110)；多個局部氧化隔離(104)，按照預定的器件結構分布於所述P型外延層(102)的表面； 柵極(107)，包括柵氧(10 和其上的含磷離子摻雜的多晶矽柵(106)； P型體區(108)和N型漂移區(109)，分別位於所述柵極(107)的兩側，其內分別具有 N+ 區(111)；L型側牆(113)，包括二氧化矽和位於所述二氧化矽上的氮化矽，位於所述柵極(107) 的兩側；鈦矽化物接觸(116)，位於所述多晶矽柵(106)的上方。
13.根據權利要求12所述的功率器件(100)，其特徵在於，所述功率器件(100)還包括浮懸的金屬場版(119)，包括非摻雜的矽玻璃(117)和其上的氮化鈦(118)，從所述功率器件(100)的漏端靠近所述柵極(107)處垂直經過所述L型側牆(11 再延伸至一部分所述鈦矽化物接觸(116)上；層間介質(120)，位於所述功率器件(100)的表面，在所述P型沉降區(103)的P+區 (110)、所述P型體區(108)和所述N型漂移區(109)的N+區(111)以及所述多晶矽柵 (106)的鈦矽化物接觸(116)上方分別具有四端孔接口(121、122、123、124)。
14.根據權利要求13所述的功率器件(100)，其特徵在於，所述功率器件(100)還包括鈦/鉻、鎳、金/銀三層金屬，依次位於所述功率器件(100)所在的晶片的背面。
15.根據權利要求14所述的功率器件(100)，其特徵在於，所述柵氧(105)的厚度為 50~400A,所述多晶矽柵(106)的厚度為2000~6000A。
16.根據權利要求15所述的功率器件(100)，其特徵在於，所述L型側牆(113)中的所述二氧化矽的厚度為100 300A,所述L型側牆(113)中的所述氮化矽的厚度為200~500A。
17.根據權利要求16所述的功率器件(100)，其特徵在於，所述二氧化矽具體為正矽酸乙酯。
18.根據權利要求13所述的功率器件(100)，其特徵在於，所述非摻雜的矽玻璃(117) 的厚度為1000 3000A,所述氮化鈦(118)的厚度為500~2000A。
19.根據權利要求14所述的功率器件(100)，其特徵在於，所述功率器件(100)所在的晶片的厚度範圍為180 350 μ m。
20.根據權利要求19所述的功率器件(100)，其特徵在於，所述金/銀的厚度為1 2μ m。
全文摘要
本發明提供一種高壓射頻橫向擴散結構的功率器件及其製造方法，製造方法包括提供P型矽襯底，上有P型外延層；在外延層上形成P型沉降區和多個局部氧化隔離；熱生長柵氧和含磷摻雜的多晶矽柵，形成柵極；在柵極兩側分別注入硼形成P型體區、注入磷形成N型漂移區，並高溫推結；分別在P型沉降區中注入硼形成P+區、在P型體區和N型漂移區中注入砷形成N+區，並高溫退火；在器件表面生成ONO結構，並幹法刻蝕，在柵極兩側獲得D型側牆；去除側牆表面的二氧化矽，獲得L型側牆；在器件表面形成阻擋層，再在柵極上方開出窗口；在柵極上方形成鈦矽化物接觸。本發明既可有效避免源和漏短接的風險，又可得到電阻率很低的柵極矽化物，滿足高頻LDMOS的需求。
文檔編號H01L21/48GK102446733SQ201110407000
公開日2012年5月9日 申請日期2011年12月8日 優先權日2011年12月8日
發明者劉建華, 青雲 申請人:上海先進半導體製造股份有限公司