雙鑲嵌結構的製作方法

2023-04-23 18:41:36 3

專利名稱：雙鑲嵌結構的製作方法
技術領域：
本發明涉及一種雙鑲嵌結構的製作方法，特別是涉及一種整合各蝕刻工 藝於同 一蝕刻反應室進行的雙鑲嵌結構的製作方法。
背景技術：
目前，集成電路內的多重金屬內連線(multilevel interconnects)工藝是以 鑲嵌技術為主，其又可概分為單鑲嵌(single damascene)工藝及雙鑲嵌(dual damascene)工藝，由於雙鑲嵌工藝可大幅減少20-30%的工藝步驟，而且又能 降低導線與插塞間的接觸電阻，並增進其可靠性，所以現今大部份的金屬內 連線(metal interconnection)大都是採用雙鑲嵌工藝。此外，為降低金屬內連 線的電阻值及寄生電容效應，以增快信號的傳遞速度，現行的半導體工藝大 多是先在低介電常數材料(low-K)所構成的介電層中蝕刻出具有溝槽(trench) 與介層開口(viahole)的雙鑲嵌結構，再填入銅金屬並平坦化，以完成金屬內 連線的製作。因此就雙鑲嵌工藝而言，介電層中的雙鑲嵌結構的蝕刻步驟可 視為是最重要的關鍵技術之一。在先前技術中，不論是溝槽優先(trench-first)、介層開口優先(via-first)或 部分介層開口優先(partial-via-first)等的雙鑲嵌結構的蝕刻步驟均是利用乾式 的等離子體氣體作為蝕刻介電層的工具，其蝕刻反應室(chamber)必須處於真 空狀態，且蝕刻反應室大多採用所謂的沉積模式(deposition mode)，亦即在 蝕刻反應室內壁會沉積有一層高分子聚合物，其目的在於防止等離子體氣體 直接接觸蝕刻反應室內壁而造成金屬汙染，同時此高分子聚合物層相對於當 作蝕刻屏蔽的光致抗蝕劑圖案具有較高的蝕刻選擇比。然後，在完成第一階 段的蝕刻反應後，例如介層開口的蝕刻工藝，接著就必須先進行去除光致抗 蝕劑圖案的灰化(ashing)工藝以及清洗的步驟，隨後才能再利用其它的蝕刻屏 蔽來或光致抗蝕劑圖案來進行第二階段的蝕刻反應，例如溝槽的蝕刻工藝。 但由於所使用的光致抗蝕劑大部分為有機物質，因此去除光致抗蝕劑圖案必 須實施於其它的光致抗蝕劑剝除機器(photoresist stripper),亦即蝕刻反應室 需破真空(venting),以取出半導體晶片並傳送至光致抗蝕劑剝除機器中，在 完成清洗步驟之後，才能再傳送回蝕刻反應室中並抽真空，以進行下一階段 的蝕刻步驟。因為倘若於蝕刻反應室中直接以氧氣等離子體去除光致抗蝕 劑，將會連同蝕刻反應室內壁所沉積的高分子聚合物層一併去除。此外，同一蝕刻反應室往往需要進行不同參數的蝕刻工藝，然而，在切 換不同階段的蝕刻工藝時，後一工藝的環境往往會受到前一工藝的影響，此 即所謂記憶效應(memory effect),此種蝕刻反應室內氣體不穩定的狀況往往 造成後一工藝製造出的雙鑲嵌結構質量不佳，進而影響半導體元件的穩定 度，因此，上述雙鑲嵌結構的蝕刻步驟和去除光致抗蝕劑的步驟必須在不同 的機器分別進行，而無法在同一個工藝反應室中完成。簡而言之，先前技術 製作雙鑲嵌結構時，半導體晶片必須經過破真空、不同機器間傳送、抽真空 以及機械手臂傳送等過程，若再加待機的時間，非常不符合時間成本的效益， 而且多段式的整合步驟也會影響工藝成品率。發明內容據此，本發明的一目的在於提供一種雙鑲嵌結構的製作方法，降低半導 體元件的生產成本，並改善現有技術無法克服的難題。本發明揭露一種雙鑲嵌結構的製作方法，應用於一半導體晶片，該半導 體晶片依序包括一基底、 一導電層、具有一介層開口的介電層、 一定義有一 溝槽圖案的硬屏蔽層以及一犧牲層覆蓋該硬屏蔽層與該介電層並填滿該介 層開口 ，該雙鑲嵌結構的製作方法在同一蝕刻反應室內進行至少以下二個連 續步驟。首先，進行一第一蝕刻工藝，通入以氧氣為主的等離子體氣體，蝕 刻部分該犧牲層，以曝露出該硬屏蔽層、該介電層以及部分的該介層開口， 然後進行一第二蝕刻工藝，通入以四氟化碳為主的等離子體氣體，蝕刻部分 該介層開口以擴大形成一溝槽，接著進行一第三蝕刻工藝，通入以氧氣為主 的等離子體氣體以去除該介層開口中剩餘的犧牲層，使該介層開口曝露該導電層。本發明還揭露一種整合光致抗蝕劑灰化與蝕刻雙鑲嵌結構的製作方法， 應用於一半導體晶片，該半導體晶片依序包括一基底、 一導電層、 一保護層、 一具有一介層開口與一溝槽的介電層、 一定義有一溝槽圖案的硬屏蔽層以及 一光致抗蝕劑層填充於該介層開口，該製作方法在同一蝕刻反應室中連續完
成下列步驟。首先進行一光致抗蝕劑灰化工藝，通入以氧氣為主的等離子體 氣體去除該光致抗蝕劑層，接著，進行一蝕刻工藝，通入以四氟化碳為主的 等離子體氣體，蝕刻該保護層使該介層開口曝露該導電層。本發明的雙鑲嵌結構的製作方法為於同 一個蝕刻反應室內連續進行至少二個連續的蝕刻步驟，可大幅提高晶片的生產效率；同時本發明的製作方法在操作上可僅進行連續二個至四個的蝕刻步驟，因而具有高機動性、高配 合度的優勢，更加提高生產線機器運作的靈活度。


圖1至圖5為本發明的一優選實施例以製作雙鑲嵌結構的示意圖。圖6至圖8為本發明於不具保護層的半導體晶片製作雙鑲嵌結構的流程示意圖。簡單符號說明10半導體晶片12基底14導電層16保護層18介電層20硬屏蔽層22犧牲層24介層開口26溝槽圖案28溝槽30半導體晶片32基底34導電層36介電層38硬屏蔽層40光致抗蝕劑層42介層開口44溝槽圖案46溝槽具體實施方式
為了使突顯本發明的優點及特徵，下文列舉本發明的一優選實施例，並配合附圖作詳細說明如下圖1至圖5為本發明的一優選實施例。如圖1所示，首先提供一半導體 晶片10,其包括有一基底l2、 一導電層l4、 一保護層(caplayer)16、 一具有 一介層開口(viahole)24的介電層(dielectric layer)18、 一定義有一溝槽圖案26 的硬屏蔽層(hard mask)20以及一犧牲層22覆蓋於硬屏蔽層20與介電層18
並填滿介層開口 24。於本優選實施例中，導電層14為一金屬導電層，通常 是由銅所構成的金屬導電層，而保護層16與硬屏蔽層20可由氮矽化合物 (silicon nitride)、碳化矽(SiC)或氮氧化矽(silicon oxy-nitride)所構成，又介電 層18則包括低介電值材料，例如含氟二氧化矽(fluorinated silica glass)或有機 矽玻璃(organosilicate)，至於犧牲層22，本優選實施例則是以光致抗蝕劑 (photoresist)作為其主要材泮+。接著如圖2所示，將半導體晶片10置於一蝕刻反應室內的一晶片夾盤(chuck，圖未示)上，且該蝕刻反應室的內壁塗有三氧化二釔(Y203)等的塗層，進行一第一蝕刻工藝。該第一蝕刻工藝包括步驟l.l: 通入氣壓介於20-100毫託耳(mT)，上、下電極功率分別介 於300-1500瓦(W)及300-1500瓦之間，且氣體流量介於100-500每分鐘標準 毫升(standard cubic centimeter per minute, seem )的以氧氣(02)為主的等離子 體氣體；其優選的氣壓值、上下電極功率與氣體流量分別為30mT、 500/400W 以及300sccm，以進行大範圍的蝕刻。同時，該第一蝕刻工藝可視工藝需要，選擇性地加入步驟1.2。步驟1.2: 通入含氮氣(N2)與氧氣為主的等離子體氣體，其氣壓大小約 介於20-100mT，上、下電極功率分別介於100-1000W及100- IOOOW之間， 且氮氣和氧氣的流量分別介於100-300sccm和10-30sccm之間，且氮氣與氧 氣的流量比約為10比1;又優選的氣壓值、上下電極功率與氮氣/氧氣的氣 體流量分別為20mT、 1000/100W以及200/20sccm，以進行較細微的蝕刻。第一蝕刻工藝蝕刻犧牲層22至一預定深度，以曝露硬屏蔽層20、溝槽 圖案26以及部分的介電層18，且介層開口 24中仍殘留部分的犧牲層22， 以進行之後的溝槽蝕刻工藝。然後如圖3所示，在同一蝕刻反應室進行一第二蝕刻工藝，通入以四氟 化碳(CF4)為主的混合等離子體氣體，且可添加八氟環丁烷(C4Fs)、氬氣(Ar) 或氧氣，以增加去除蝕刻過程中所產生的高分子聚合物的能力。由於硬屏蔽 20、犧牲層22與介電層18的蝕刻選擇比，該混合等離子體氣體將透過硬屏 蔽20所定義的溝槽圖案26蝕刻介電層18，以擴大形成一溝槽28,而部分 的犧牲層22亦會於此第二蝕刻工藝中被蝕刻，僅留下填入介層開口 24的部 分犧牲層22，以保護介層開口 24底部的保護層16。於本實施例中該第二蝕 刻工藝所通入的混合等離子體氣體，其氣壓值介於30-150 mT,蝕刻時的上、
下電4及功率分別介於150-1500W及150-1500W之間，且各氣體流量比 (C4F8/CF4/Ar/02)約為5-30/100-200/100-200/5-20sccm;而優選的氣壓值、上 下電極功率與各氣體流量(C4Fs/CF4/Ar/02)分別為60mT、 1200/150W以及 10/112/150/6 sccm。如圖4所示，在溝槽28形成後，又於同一蝕刻反應室直接進行一第三 蝕刻工藝，通入以氧氣為主的等離子體氣體，去除介層開口 24內的犧牲層 22，其氣壓值介於20-50 mT,蝕刻時的上、下電極功率分別介於0-1500W 及0-1500W之間，且氣體流量介於500-1000sccm間，其中該第三蝕刻工藝 又可包括步驟3.1與步驟3.2，而且步驟3.1的操作可視時間調配或晶片狀況 而力口入。步驟3.1: 通入以氧氣為主的等離子體氣體，其優選氣壓值、上下電 極功率與氧氣流量分別為20 mT、 500/0 W以及750 sccm，可有效降低蝕刻 時所造成的記憶效應。步驟3.2: 再次通入以氧氣為主的等離子體氣體，其優選氣壓值、上 下電極功率與氧氣流量分別為20 mT、 500/200 W以及300 sccm，以去除介 層開口 24內的犧牲層22。由於本實施例中所採用的犧牲層22為光致抗蝕劑，因此第三蝕刻工藝 可視為 一光致抗蝕劑灰化工藝(ashing)。最後，如圖5所示，接續前述的蝕刻工藝，仍於同一蝕刻反應室進行一 第四蝕刻工藝，用以蝕刻開介層開口 24底部的保護層16,其包括步驟4.1: 通入以四氟化碳為主的等離子體氣體以蝕刻保護層16，其 氣壓值介於20-100 mT,蝕刻時的上、下電極功率分別介於150-1000W及 150-1000W之間，且氣體流量介於100-500sccm間，而優選的氣壓值、上下 電極功率與氣體流量分別為50 mT、 600/150 W以及140 sccm。在蝕刻反應完成後，考慮蝕刻反應室內的氣體殘存量與蝕刻反應室的穩 定性，可視需要再加入以下步驟步驟4.2: 通入以氮氣為主的等離子體氣體，其氣壓值介於20-100 mT，蝕刻時的上、下電極功率分別介於0-500W及0-500W之間，且氣體流 量介於100-500 sccm間；而優選的氣壓值、上下電極功率與氣體流量分別為 60 mT、 400/0 W以及260 sccm ，主要目的為讓殘留在蝕刻反應室內的副產 物軟化，以便於後續工藝清除。
步驟4.3: 通入以氮氣為主的等離子體氣體，其氣壓值介於 10-lOOmT,且氣體流量介於100-500sccm間；而優選的氣壓值與氣體流量分 別為10mT以及260sccm，主要目的為清除殘留在蝕刻反應室的副產物。步驟4.4: 通入以氬氣為主的等離子體氣體，其氣壓值介於20-50mT, 且氣體流量介於500-1500sccm間；而優選的氣壓值與氣體流量分別為20 mT 與1000sccm,主要目的為再進一步清除殘留在蝕刻反應室的副產物。經歷第四蝕刻工藝後，半導體晶片IO的介層開口 24便可直接曝露導電 層14,以完成雙鑲嵌結構的蝕刻工藝，又步驟4.2、步驟4.3以及步驟4.4 的操作可去除蝕刻反應室內的殘留氣體與水氣，且可依清除狀況選擇步驟 4.2、步驟4.3或步驟4.4以達成清潔蝕刻反應室的目的。基於本發明的精神，本發明並不限於上述優選實施例，需在同一蝕刻反 應室內連續進行第一蝕刻工藝、第二蝕刻工藝、第三蝕刻工藝以及第四蝕刻 工藝，本發明亦可於同一蝕刻反應室中，僅進行任二個連續的雙鑲嵌結構的 製作步驟。如本發明所揭露的另一優選實施例首先提供一半導體晶片，該 半導體晶片依序包括一基底、 一導電層、 一保護層、 一溝槽、 一介層開口以 及一光致抗蝕劑層填滿該介層開口 ；接著在同一蝕刻反應室內連續進行前述 的第 一蝕刻工藝與第二蝕刻工藝，然後於另 一蝕刻反應室中進行第三蝕刻工 藝灰化該光致抗蝕劑層後，再原位(in-situ)進行第四蝕刻工藝來蝕刻該保護 層，使該介層開口可直接曝露該導電層，完成雙鑲嵌結構的蝕刻工藝。或者 是在同 一蝕刻反應室內連續進行第 一蝕刻工藝、第二蝕刻工藝及第三蝕刻工 藝之後，再移至另一蝕刻反應室中進行第四蝕刻工藝。是以本發明的方法具 有高度的整合性、靈活度及應變性，可有效依據生產在線的各半導體工藝機 器的狀況與產品類別來做適當調整，以提高產能(throughput)。此外，本發明的精神亦適用於不具保護層的雙鑲嵌結構工藝，請參考圖 6至圖8,圖6至圖8為本發明於不具保護層的半導體晶片製作雙鑲嵌結構 的方法示意圖。圖6提供一半導體晶片30，其包括有一基底32、 一導電層 34、具有一介層開口 42的介電層36、 一定義有一溝槽圖案44的硬屏蔽層 38以及一光致抗蝕劑層40覆蓋硬屏蔽層38與介電層36並填滿介層開口 42。 接著如圖7所示，依序進行第一蝕刻工藝及第二蝕刻工藝，蝕刻介電層36 及部分介層開口 42以擴大形成一溝槽46。最後如圖8所示，再經第三蝕刻 工藝灰化光致抗蝕劑層40,使介層開口 42直接曝露導電層34，因而完成雙鑲嵌結構的蝕刻工藝。如前述各實施例，完成蝕刻工藝的雙鑲嵌結構可再經由化學氣相沉積(chemical vapor deposition, CVD)、 物理氣相沉積(physical vapor deposition, PVD)或電鍍等方式選擇性依序填入一阻障層(barrier layer)、 一品種層(seed layer)以及一金屬導電層，例如銅、鋁、鴒、金或鉑等，並進行一化學機械 研磨(chemical mechanical polishing, CMP)工藝，便可同時完成金屬導線以及 導電插塞的製作。由於本發明所揭示的雙鑲嵌結構的製作方法為一清淨模式(clean mode) 的製作方法，此方法中的特定試劑配方(recipe)，可保持反應室中的潔淨，減 少傳統沉積模式中工藝不穩定，此外，在半導體晶片移出蝕刻反應室後，本 發明可再選擇性地進行一蝕刻反應室的清潔工藝，以去除製作雙鑲嵌結構過 程中殘留在該蝕刻反應室內的副產物，以降低記憶效應的產生，且因蝕刻反 應室內壁塗有三氧化二釔塗層，能有效保護蝕刻反應室內壁不受等離子體氣 體侵蝕，所以完成本發明的清淨模式(cleanmode)的雙鑲嵌結構的工藝後，再 進行蝕刻反應室的清潔工藝時，蝕刻反應室內的下電極無須晶片保護，故於 清潔時不會有死角而更可徹底清潔蝕刻反應室，因而可之稱為一無晶片乾式 清潔(waferless dry clean)工藝。本發明的無晶片乾式清潔工藝的進行步驟如 下第一清潔步驟通入高功率的含氧氣的清潔等離子體氣體做清除的動 作,該動作的清除程度可以終點偵測(end point detection)做確認，其氣壓值介 於20-30mT，上、下電極功率分別介於1000-2000 W及1000-2000 W之間， 且氣體流量介於500-1000sccm間；而優選的氣壓值、上下電極功率與氣體 流量分別為200 mT、 2000/1500 W以及600 s醒。第二清潔步驟再次通入高功率的含氧氣的清潔等離子體氣體進一步 進行時間模式(time mode)的清潔步驟，該時間模式為設定一 固定時間以執行 第二清潔步驟，以確保該蝕刻反應室的完全潔淨，其優選的氣壓值、上下電 極功率與氣體流量分別為200 mT、 2000/1500 W以及600 sccm。接下來對蝕刻反應室內部不同區段進行以下的清潔步驟，使蝕刻反應室 的狀態更加穩定。第三清潔步驟通入一相對低壓、高流量的含氧氣清潔等離子體氣體去 除蝕刻反應室內殘留的氣體，其優選的氣壓值、上下電極功率與氣體流量分
別為40 mT、 2000/1500 W以及1200 sccm。第四清潔步驟通入未施予外加電壓的含鈍氣的清潔等離子體氣體去除蝕刻反應室內殘留的氣體，其優選的氣體為氬氣，其氣壓值介於20-30mT， 且氣體流量介千500-1000sccm間；而優選的氣壓值與氣體流量分別為25 mT 以及訓sccm。第五清潔步驟通入含四氟化碳、氧氣與氬氣的混合清潔等離子體氣 體，以保持蝕刻反應室處於穩定的狀態，其氣壓值介於30-100mT，且氣體 流量比(CF4/CVAr)為100-150/ 0-20/ 100-200;而優選的氣壓^f直、上下電才及功 率與各氣體流量(CF4/02/Ar)分別為60mT、 800/150 W以及140/10/150 sccm。值得注意的是，該無晶片乾式清潔工藝的實施，可介於各半導體晶片進 行雙鑲嵌結構的蝕刻步驟間、每批次(lot)半導體晶片蝕刻工藝間或任一蝕刻 工藝間。如上所述，本發明揭露一雙鑲嵌結構的製作方法，其蝕刻工藝與光致抗 蝕劑灰化工藝於同 一蝕刻反應室內進行，可大幅減少機器轉換間所耗費的運 輸時間，且由光致抗蝕劑所構成的犧牲層在多次的蝕刻工藝中，可確保半導 體晶片底層的導電層免於多次蝕刻工藝可能造成的蝕刻損害；同時，此一制 作方法可單獨進行任二個連續的蝕刻步驟，以配合生產線的調配，且適時配 合無晶片乾式清潔工藝，更可增長以人工開啟蝕刻反應室清潔的平均清潔時 間(mean time between clean)，大幅提高半導體晶片的製作效率。以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變 化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1. 一種雙鑲嵌結構的製作方法，應用於半導體晶片，該半導體晶片依 序包括基底、導電層、具有介層開口的介電層、定義有溝槽圖案的硬屏蔽層， 以及犧牲層覆蓋該硬屏蔽層與該介電層並填滿該介層開口 ，該雙鑲嵌結構的製作方法在同 一蝕刻反應室內進行至少以下二個連續步驟進行第一蝕刻工藝，通入以氧氣為主的等離子體氣體，蝕刻部分該犧牲層，以曝露出該硬屏蔽層、該介電層以及部分的該介層開口；進行第二蝕刻工藝，通入以四氟化碳為主的等離子體氣體，蝕刻部分該介層開口以擴大形成溝槽；以及進行第三蝕刻工藝，通入以氧氣為主的等離子體氣體以去除該犧牲層，使該介層開口曝露該導電層。
2. 如權利要求1所述的製作方法，其中該半導體晶片還包括保護層， 設於該介電層、該介層開口、與該導電層之間。
3. 如權利要求2所述的製作方法，其中於該第三蝕刻工藝完成後，還 包括第四蝕刻工藝，通入以四氟化碳為主的等離子體氣體，蝕刻該保護層使該介層開口曝露該導電層。
4. 如權利要求1所述的製作方法，於該半導體晶片移出該蝕刻反應室 後，還包括無晶片乾式清潔工藝，用以清潔該蝕刻反應室。
5. 如權利要求4所述的製作方法，其中該無晶片乾式清潔工藝的清潔 等離子體氣體含氧氣、氬氣、四氟化碳或前述各氣體的混合氣體。
6. 如權利要求4所述的製作方法，其中該無晶片乾式清潔工藝包括以 下步驟通入含氧氣的清潔等離子體氣體做清潔，以終點偵測確認；以及 再通入含氧氣的清潔等離子體氣體再次進行時間模式的清潔步驟。
7. 如權利要求6所述的製作方法，其中該無晶片乾式清潔工藝還包括 以下步驟通入相對^f氐壓、高流量的含氧氣清潔等離子體氣體； 通入含氬氣的清潔等離子體氣體；以及 通入含四氟化碳、氧氣以及氬氣的混合清潔等離子體氣體。
8. 如權利要求4所述的製作方法，其中該蝕刻反應室內壁具有三氧化
9. 如權利要求1所述的製作方法，其中該第一蝕刻工藝還包括通入含 氮氣與氧氣的等離子體氣體的步驟。
10. 如權利要求1所迷的製作方法，其中該第三蝕刻工藝還包括通入以 氧氣為主的等離子體氣體的步驟。
11. 如權利要求1所述的製作方法，其中該第四蝕刻工藝還包括通入以 氮為主的等離子體氣體的步驟。
12. 如權利要求11所述的製作方法，其中該第四蝕刻工藝再還包括通 入以氮為主的等離子體氣體的子步驟，以清潔該蝕刻反應室。
13. 如權利要求12所述的製作方法，其中該第四蝕刻工藝還包括通入 以氬氣為主的等離子體氣體的步驟，以清潔該蝕刻反應室。
14. 一種整合光致抗蝕劑灰化與蝕刻雙鑲嵌結構的製作方法，應用於 半導體晶片，該半導體晶片依序包括基底、導電層、保護層、具有介層開口 與溝槽的介電層、定義溝槽圖案的硬屏蔽層，以及光致抗蝕劑層填充於該介 層開口 ，該製作方法在同一蝕刻反應室中連續完成以下步驟進行光致抗蝕劑灰化工藝，通入以氧氣為主的等離子體氣體去除該光致 抗蝕劑層，膝露該介層開口底部的該保護層；以及進行蝕刻工藝，通入以四氟化碳為主的等離子體氣體，蝕刻該介層開口 底部的該保護層使該介層開口曝露該導電層。
15. 如權利要求14所述的製作方法，於該半導體晶片移出該蝕刻反應 室後，還包括無晶片乾式清潔工藝，用以清潔該蝕刻反應室。
16. 如權利要求15所述的製作方法，其中該無晶片乾式清潔工藝的清 潔等離子體氣體含氧氣、氬氣、四氟化碳或前述各氣體的混合氣體。
17. 如權利要求15所述的製作方法，其中該無晶片乾式清潔工藝包括 以下步驟通入含氧氣的清潔等離子體氣體做清潔，以終點偵測確認；以及 再通入含氧氣的清潔等離子體氣體再次進行時間模式的清潔步驟。
18. 如權利要求17所述的製作方法，其中該無晶片乾式清潔工藝還包 括以下步驟通入相對低壓、高流量的含氧氣清潔等離子體氣體； 通入含氬氣的清潔等離子體氣體；以及通入含四氟化碳、氧氣以及氬氣的混合清潔等離子體氣體。
19. 如權利要求14所述的製作方法，其中該蝕刻反應室內壁具有三氧化二釔塗層。
20. 如權利要求14所述的製作方法，其中該光致抗蝕劑灰化工藝還包 括通入以氧氣為主的等離子體氣體的步驟。
21. 如權利要求14所述的製作方法，其中該蝕刻工藝還包括通入以氮 為主的等離子體氣體的步驟。
22. 如權利要求21所述的製作方法，其中該蝕刻工藝再還包括通入以 氮為主的等離子體氣體的子步驟，以清潔該蝕刻反應室。
23. 如權利要求22所述的製作方法，其中該蝕刻工藝還包括通入以氬 氣為主的等離子體氣體的步驟，以清潔該蝕刻反應室。
全文摘要
一種雙鑲嵌結構的製作方法，應用於一半導體晶片，該半導體晶片包括一基底、一導線層、一具有一介層開口的介電層、一定義有一溝槽圖案的硬屏蔽層以及一犧牲層，方法中藉由在同一蝕刻反應室內依序進行第一、第二、第三以及第四蝕刻工藝，以形成一溝槽並使該介層開口曝露該導電層，因此達到有效縮短工藝時間和提高生產效率的目的。
文檔編號H01L21/311GK101123214SQ20061011072
公開日2008年2月13日 申請日期2006年8月7日 優先權日2006年8月7日
發明者劉安淇 申請人:聯華電子股份有限公司