一種檢測晶體振蕩器電路是否起振的方法和電路結構與流程
2023-06-01 22:56:11
本發明涉及晶體振蕩器技術領域，特別是涉及一種快速有效檢測晶體振蕩器電路是否起振的方法和電路結構。
背景技術：
自20世紀20年代初國外第一臺石英晶體振蕩器問世至今，石英晶體振蕩器技術已經日趨成熟。由於晶體振蕩器的Q值很大，晶振天然就有很高的頻率穩定度和優異的相位噪聲性能，因此其應用非常廣泛。晶振作為一種高精度和高穩定度的振蕩器，被廣泛應用於彩電、計算機、遙控器等各類振蕩電路中，以及通信系統中用於頻率發生器、為數據處理設備產生時鐘信號和為特定系統提供基準信號。
而現如今使用石英晶體進行振蕩以產生時鐘訊號的數位電路，幾乎均使用皮爾斯(pierce)振蕩電路，因為它電路簡單，工作有效而穩定，可靠性好，優於其他石英晶體振蕩電路。皮爾斯(pierce)振蕩電路的結構如圖1所示，包括：晶體XTAL，所述晶體的兩端分別連接第一負載電容C1和第二負載電容C2，所述第一負載電容C1和第二負載電容C2的另一端均連接至地；反饋電阻RB，所述反饋電阻RB並聯於所述晶體XTAL的兩端；反相放大器A，所述反相放大器A的輸入端與所述反饋電阻RB的一端連接，所述反相放大器A的輸出端通過一輸出串聯電阻RS與所述反饋電阻RB的另一端連接。要想獲得高可靠性的晶體振蕩電路，在設計電路時需要關注電路中元件及其元件參數。一般，在晶體振蕩電路中容易出現如下幾個問題：1)晶體過驅動(Overdriving)，這將導致射頻輻射高、功耗高、晶體物理損傷大、可靠性低，晶體在諧波起振，或者不起振；2)環路增益小，與過驅動類似，驅動不足也會引起很多問題；3)起振時間長，對於低頻晶振，起振時間長是一個普遍的問題，一般低頻晶振的起振速度比高頻晶振慢很多，原因之一也是環路增益小；4)溫度和電壓問題，PVT(工藝、電壓、溫度)對於皮爾斯振蕩器電路時非常重要，溫度過高和電壓過低都將導致環路增益很小，進而導致起振慢甚至不起振。
為了使晶體振蕩器電路正常工作，需要對內部和外部的元件進行優化。輸出串聯電阻RS、反饋電阻RB、第一負載電容C1、第二負載電容C2是外部元件，這幾個元件的參數必須合適。另外，反相放大器是內部元件，應該具有合適的驅動強度。現有技術中，一般採用Spice仿真軟體的瞬態模型進行仿真，來驗證振蕩器電路是否能起振。仿真的電路結構如圖2所示，包括：晶體XTAL，所述晶體的兩端分別連接第一負載電容C1和第二負載電容C2，所述第 一負載電容C1和第二負載電容C2的另一端均連接至地；反饋電阻RB和反相放大器A，分別與所述晶體XTAL並聯；所述反相放大器A的輸入和輸出端分別是仿真電路的信號輸入端XIN和輸出端XOUT。通過該仿真電路結構可以用來優化振蕩電路中的元件參數，但是這種方法仿真精度高，但耗時太長，每次改變元件參數以及PVT值時，需要等待2～3小時啟動下一次仿真，並且，這種仿真方法還需要浪費很多的硬體存儲空間。圖3展示的是在某一特定參數條件下利用現有的仿真方法獲得的晶體振蕩電路的起振波形圖。
因此，提供一種快速檢測晶體振蕩器電路是否起振的方法和電路結構是本領域技術人員需要解決的課題。
技術實現要素：
鑑於以上所述現有技術的缺點，本發明的目的在於提供一種檢測晶體振蕩器電路是否起振的方法和電路結構，用於解決現有技術中檢測晶體振蕩器電路是否起振的仿真方法耗時太長等的問題。
為實現上述目的及其他相關目的，本發明提供一種檢測晶體振蕩器電路是否起振的電路結構，所述電路結構至少包括：
晶體，所述晶體的兩端分別連接第一負載電容和第二負載電容，所述第一負載電容和第二負載電容的另一端均連接至地；
反饋電阻，所述反饋電阻並聯於所述晶體的兩端；
反相放大器，所述反相放大器的輸出端與所述反饋電阻的一端連接，所述反相放大器的輸入端通過一環路電感與所述反饋電阻的另一端連接；
環路電容，所述環路電容一端與所述反相放大器的輸入端連接，另一端與一頻率發生器連接。
作為本發明檢測晶體振蕩器電路是否起振的電路結構的一種優化的方案，所述頻率發生器的頻率掃描範圍包含所述晶體的工作頻率。
作為本發明檢測晶體振蕩器電路是否起振的電路結構的一種優化的方案，所述環路電容的電容值需足夠大以達到隔直流通交流的目的，所述晶體的工作頻率為30MHz，所述環路電容的電容值大於等於1e12法拉。
作為本發明檢測晶體振蕩器電路是否起振的電路結構的一種優化的方案，所述環路電感的電感值需足夠大以達到隔交流通直流的目的，所述晶體的工作頻率為30MHz，所述環路電感的電感值大於等於1e12亨利。
本發明還提供一種檢測晶體振蕩器電路是否起振的方法，所述方法至少包括：
採用環路增益仿真方法，設置所述頻率發生器的掃描頻率，給定所述環路電容、環路電感、反饋電阻、第一負載電容、第二負載電容的參數值，啟動仿真過程，從所述環路電感、反饋電阻和晶體的共同引腳處獲取環路增益曲線；然後改變所述反饋電阻、第一負載電容、第二負載電容的參數值，再一次啟動仿真過程，從所述環路電感、反饋電阻和晶體的共同引腳出獲取環路增益曲線；重複以上過程，從而快速檢測出在每一組參數值條件下所述晶體振蕩器電路是否起振。
作為本發明檢測晶體振蕩器電路是否起振的方法的一種優化的方案，相鄰兩次仿真過程之間間隔時間範圍為1～2分鐘。
作為本發明檢測晶體振蕩器電路是否起振的方法的一種優化的方案，所述環路增益大於10dB，晶體振蕩器電路起振快，起振時間小於1毫秒；所述環路增益範圍在0～5dB，晶體振蕩器電路起振慢，起振時間大於2.5毫秒；所述環路增益小於0dB，晶體振蕩器電路不起振。
作為本發明檢測晶體振蕩器電路是否起振的方法的一種優化的方案，所述參數值還包括工藝、工作電壓和溫度。
如上所述，本發明的檢測晶體振蕩器電路是否起振的方法和電路結構，包括：採用環路增益仿真方法，設置所述頻率發生器的掃描頻率，給定所述環路電容、環路電感、反饋電阻、第一負載電容、第二負載電容的參數值，啟動仿真過程，從所述環路電感、反饋電阻和晶體的共同引腳處獲取環路增益曲線；然後改變所述反饋電阻、第一負載電容、第二負載電容的參數值，再一次啟動仿真過程，從所述環路電感、反饋電阻和晶體的共同引腳出獲取環路增益曲線；重複以上過程，從而快速檢測出在每一組參數值條件下所述晶體振蕩器電路是否起振。採用本發明的檢測方法可以快速有效地檢測晶體振蕩電路是否起振，整個仿真時間短，硬體資源佔用少、仿真結果合理。
附圖說明
圖1為現有技術中皮爾斯振蕩電路結構示意圖。
圖2為現有技術中用來檢測晶體振蕩電路是否起振的仿真電路結構示意圖。
圖3為採用現有技術的檢測方法獲得的晶體振蕩電路的起振波形圖。
圖4為本發明用來檢測晶體振蕩電路是否起振的仿真電路結構示意圖。
圖5為採用本發明的檢測方法獲得的環路增益曲線。
圖6為採用現有的方法驗證本發明獲得的結果是否正確的起振波形圖。
元件標號說明
1 晶體
2 第一負載電容
3 第二負載電容
4 反饋電阻
5 反相放大器
6 環路電感
7 環路電容
8 頻率發生器
M 引腳
具體實施方式
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱附圖。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
本發明提供一種檢測晶體振蕩器電路是否起振的電路結構，如圖4所示，所述電路結構至少包括：晶體1、第一負載電容2、第二負載電容3、反饋電阻4、反相放大器5、環路電感6、環路電容7以及頻率發生器8。
所述晶體1是從石英晶體上按一定方位角切下來的薄片，這種晶體受到外加交變電場的作用時會產生機械振動。當交變電場的頻率與晶體的固有頻率相同時，振動便變得很強烈，成為晶體振蕩器。
所述晶體1的兩端分別連接第一負載電容2和第二負載電容3，所述第一負載電容2和第二負載電容3的另一端均連接至地；所述反饋電阻4並聯於所述晶體1的兩端；所述反相放大器5的輸出端與所述反饋電阻4的一端連接、輸入端通過一環路電感6與所述反饋電阻4的另一端連接；所述環路電容7一端與所述反相放大器5的輸入端連接，另一端與一頻率發生器8連接。
所述頻率發生器8的頻率稻苗範圍包含所述晶體的工作頻率。不同的晶體1具有不同的 工作頻率，本實施例中，所述晶體1的工作頻率為30MHz，頻率發生器的掃描範圍可以設為0～300MHz，這種情況下，只需關注30MHz頻率下晶體1是否可以正常工作。
所述環路電容7的電容值需足夠大以達到隔直流通交流的目的，所述晶體1的工作頻率為30MHz，則所述環路電容7的電容值需大到不限制30MHz的頻率通過即可。作為示例，所述環路電容7的電容值大於等於1e12法拉。優選地，本實施例中，所述環路電容7選擇為1e12法拉。
同理，所述環路電感6的電感值需足夠大以達到隔交流通直流的目的，若所述晶體1的工作頻率為30MHz，則所述環路電感6的電感值需大到限制30MHz的頻率通過即可。作為示例，所述環路電感6的電感值大於等於1e12法拉。優選地，本實施例中，所述環電感6選擇為1e12亨利。
本發明利用上述的電路結構來檢測晶體振蕩器電路是否起振，檢測的方法包括步驟：採用環路增益仿真方法，設置所述頻率發生器的掃描頻率，給定所述環路電容7、環路電感6、反饋電阻4、第一負載電容2、第二負載電容3的參數值，啟動仿真過程，從所述環路電感6、反饋電阻4和晶體1的共同引腳M處獲取環路增益曲線；然後改變所述反饋電阻4、第一負載電容2、第二負載電容3的參數值，再一次啟動仿真過程，從所述環路電感6、反饋電阻4和晶體1的共同引腳M出獲取環路增益曲線；重複以上過程，從而快速檢測出在每一組參數值條件下所述晶體振蕩器電路是否起振。
頻率發生器的掃描頻率範圍根據晶體的工作頻率設置，每設置一組參數值，啟動一次仿真，其中，仿真參數值除了所述環路電容、環路電感、反饋電阻、第一負載電容、第二負載電容的參數值之外，還包括工藝、工作電壓和溫度值。現有技術利用瞬態模型仿真檢測晶體振蕩器電路是否起振的方法中，每一次仿真到下一次仿真之間需要耗時2～3小時，而本發明由於採用的是環路增益仿真模型來檢測晶體振蕩器電路是否起振，使每一次仿真到下一次仿真之間的時間大大縮短，相鄰兩次仿真過程之間間隔的時間範圍為1～2分鐘。
如圖5展示的是採用本發明的檢測方法獲得的環路增益曲線。從圖5的曲線峰值可以看出，當從引腳M處獲得的環路增益大於10dB時，晶體振蕩器電路可以強有力的快速起振；當從引腳M處獲得的環路增益在0～5dB範圍內時，晶體振蕩器電路可以起振弱且慢；當從引腳M處獲得的環路增益小於0dB時，晶體振蕩器電路不起振。
為了驗證圖5的結論的正確性，還可以利用現有技術中提供的方法來作進一步驗證，如圖6所示為採用現有的方法驗證本發明獲得的結果是否正確的起振波形圖。結果顯示與圖5的結論基本吻合，所述環路增益大於10dB，晶體振蕩器電路起振快，起振時間大概小於1毫秒；所述環路增益範圍在0～5dB，晶體振蕩器電路起振慢，起振時間大於2.5毫秒；所述環 路增益小於0dB，晶體振蕩器電路不起振。由此說明，本發明提供的檢測晶體振蕩器電路是否起振的方法快速且合理有效，節約時間和硬體資源成本。
綜上所述，本發明提供一種檢測晶體振蕩器電路是否起振的方法和電路結構，所述方法包括：採用環路增益仿真方法，設置所述頻率發生器的掃描頻率，給定所述環路電容、環路電感、反饋電阻、第一負載電容、第二負載電容的參數值，啟動仿真過程，從所述環路電感、反饋電阻和晶體的共同引腳處獲取環路增益曲線；然後改變所述反饋電阻、第一負載電容、第二負載電容的參數值，再一次啟動仿真過程，從所述環路電感、反饋電阻和晶體的共同引腳出獲取環路增益曲線；重複以上過程，從而快速檢測出在每一組參數值條件下所述晶體振蕩器電路是否起振。採用本發明的檢測方法可以快速有效地檢測晶體振蕩電路是否起振，整個仿真時間短，硬體資源佔用少、仿真結果合理。
所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。