具混合式存儲器插槽的主板的製作方法
2023-06-01 16:12:11 1
專利名稱：：具混合式存儲器插槽的主板的製作方法
技術領域：
：本發明涉及一種計算機主板，特別涉及一種可彈性支持雙倍資料速率2(DoubleDataRate2，簡稱DDR2)存儲器及雙倍資料速率3(簡稱DDR3)存儲器的主板。
背景技術：
：現在一般的計算機主板上，除了有中央處理器，控制晶片組及可供安裝外接卡的插槽外，還有若干用於安裝存儲器的插槽。用戶可以根據需要，安裝不同數量的存儲器。隨著存儲器製造技術的快速發展，DDR3存儲器由於功耗及速度方面更強的性能將成為未來存儲器的主流。然而，從目前普遍使用的DDR2存儲器轉換至DDR3存儲器仍需要一定的過渡期。
發明內容鑑於以上內容，有必要提供一種具混合式存儲器插槽的主板，以彈性支持DDR2存儲器及DDR3存儲器。一種具混合式存儲器插槽的主板，包括一北橋晶片、至少兩個第一存儲器插槽和至少兩個第二存儲器插槽，所述北橋晶片通過一通道依次連接所述兩個第一存儲器插槽和兩個第二存儲器插槽及一電壓調節電路，所述第一存儲器插槽用於插接第一類型存儲器，第二存儲器插槽用於插接第二類型存儲器，所述電壓調節電路根據存儲器插槽上所插接的不同類型存儲器為存儲器提供工作電壓。所述具混合式存儲器插槽的主板上的存儲器插槽採用單一通道混合式排列，使得在保持信號完整性的前提下同時支持不同類型的存儲器。下面結合附圖及較佳實施方式對本發明作進一步詳細描述圖l是本發明具混合式存儲器插槽的主板的第一較佳實施方式的示意圖。圖2是本發明具混合式存儲器插槽的主板的第二較佳實施方式的示意圖。圖3是本發明具混合式存儲器插槽的主板的電壓調節電路的示意圖。具體實施例方式請參照圖l，本發明具混合式存儲器插槽的主板的第一較佳實施方式包括一北橋晶片50、兩DDR2插槽10和20、兩DDR3插槽30和40及一電壓調節電路200。所述DDR2插槽10和20用於插接DDR2存儲器。所述DDR3插槽30和40用於插接DDR3存儲器。所述北橋晶片50通過一通道A依次連接所述DDR2插槽10和20、DDR3插槽30和40及電壓調節電路200。所述電壓調節電路200為所述DDR2插槽10、20及DDR3插槽30、40提供工作電壓。請參照圖2，本發明具混合式存儲器插槽的主板的第二較佳實施方式包括一北橋晶片IOO、兩DDR3插槽60和70、兩DDR2插槽80和90及一電壓調節電路200。所述DDR3插槽60和70用於插接DDR3存儲器。所述DDR2插槽80和90用於插接DDR2存儲器。所述北橋晶片100通過一通道B依次連接所述DDR3插槽60和70、DDR2插槽80和90及電壓調節電路200。所述電壓調節電路200為所述DDR3插槽60、70及DDR2插槽80、90提供工作電壓。DDR2存儲器插槽和DDR3存儲器插槽有多種不同的排列方式，根據實驗測得的存儲器插槽各種排列方式下信號完整性情況如下表所示tableseeoriginaldocumentpage5表中箭頭的方向代表北橋晶片經由一通道順次連接到DDR2存儲器或DDR3存儲器的實際排列次序。由上表可知，採用本發明第一較佳實施方式和第二較佳實施方式的信號上升時間分別為0.667ns和0.597ns，且在信號傳輸過程中也沒有產生非單調現象，符合設計規範要求，因此為最佳的插槽排列方式。而其他幾種插槽排列方式或者在信號傳輸過程中產生了非單調現象，或者信號上升時間較長產生了信號傳輸的延時，因此無法符合設計規範要求。本發明第一較佳實施方式和第二較佳實施方式以最常見的單一通道連接四個插槽舉例說明，所述具混合式存儲器插槽的主板插槽排列方式也可推廣至單一通道連接四個以上的插槽。在傳統的僅支持DDR2存儲器的主板上，在DDR2存儲器插槽的末端都串接有一終端電阻。由於DDR3存儲器模組中定址信號的末端本身就自帶該終端電阻，因此當DDR2存儲器和DDR3存儲器混插的時候兩終端電阻會形成並聯關係，使得總電阻值降低而影響信號幅值。因此在本發明較佳實施方式中省去了DDR2存儲器插槽末端串接的終端電阻，但DDR2存儲器的定址信號仍然符合設計要求。請參考圖3，所述電壓調節電路200包括一控制器12、一濾波器14、一線性穩壓器16及一反饋偏壓電路18。所述反饋偏壓電路18包括兩個場效應電晶體Ql和Q2及五個電阻RrR5。所述場效應電晶體Q1和Q2均為NM0S場效應電晶體，所述場效應電晶體Q1及Q2的柵極分別與所述DDR2插槽及DDR3插槽的一接地引腳連接，所述場效應電晶體Q1的柵極還通過所述電阻R1與一5V電源連接，所述場效應電晶體Q1的源極接地，所述場效應電晶體Q1的漏極與所述場效應電晶體Q2的柵極連接並通過所述電阻R2與所述5V電源連接，所述場效應電晶體Q2的源極接地，所述場效應電晶體Q2的漏極通過所述電阻R3與所述控制器12的一反饋引腳連接，所述反饋引腳通過所述電阻R4接地並與所述電阻R5的一端相連。所述控制器12的輸出端與所述濾波器14的輸入端連接以傳輸一電壓信號，所述濾波器14的輸出端輸出一濾波後的電壓VDD，所述濾波器14的輸出端與所述反饋偏壓電路18的電阻R5的另一端連接以構成反饋迴路，所述濾波器14還將電壓VDD傳送給所述線性穩壓器16，並經所述線性穩壓器16轉換為電壓VTT分別提供給所述DDR2插槽及DDR3插槽。所述濾波器14的輸出端還直接與所述DDR2插槽及DDR3插槽連接向所述DDR2插槽及DDR3插槽輸出電壓VDD。在本較佳實施方式中，所述控制器12反饋引腳端的反饋電壓Vfb設定為0.78V，所述電阻R1R5的阻值分別為4.7千歐姆、4.7千歐姆、2.4千歐姆、1.2千歐姆及1.l千歐姆。當在所述DDR2存儲器插槽上安裝DDR2存儲器，所述DDR3存儲器插槽空接，計算機系統開機時，所述場效應電晶體Q1的柵極接收所述DDR2存儲器插槽接地引腳產生的一低電平信號，因此所述場效應電晶體Q1截止而場效應電晶體Q2導通，因為反饋偏壓電路18必須將所述控制器12反饋引腳端的反饋電壓Vfb調整至控制器12反饋引腳的設定值0.78V，根據反饋電壓Vfb與濾波器14的輸出電壓VDD的分壓公式VDD4fl^(R5+RX)/RX，其中1=R3*R4/(R3+R4)，計算得所述輸出電壓VDD為1.8V，故控制器12將調整輸出電壓，使濾波器14的輸出電壓VDD為1.8V，所述輸出電壓VDD直接提供給所述反饋偏壓電路18及安裝在DDR2存儲器插槽上的DDR2存儲器，所述輸出電壓VDD還通過線性穩壓器16轉換成一VTT電壓(0.9V)提供給DDR2存儲器當在所述DDR3存儲器插槽上安裝DDR3存儲器，所述DDR2存儲器插槽空接，計算機系統開機時，所述場效應電晶體Q2的柵極接收所述DDR3存儲器插槽接地引腳產生的一低電平信號，因此所述場效應電晶體Q2截止，所述電阻R3接入反饋電路，因為所述反饋偏壓電路18必須將所述控制器12反饋引腳端的反饋電壓Vfb調整至設定值0.78V，根據反饋電壓Vfb與濾波器14的輸出電壓VDD的分壓公式VDD4fl^(R5+R4)/R4，計算得輸出電壓VDD為l.5V，故控制器12將調整輸出電壓，使濾波器14的輸出電壓VDD為1.5V，所述輸出電壓VDD直接提供給所述反饋偏壓電路18及安裝在DDR3存儲器插槽上的DDR3存儲器，所述輸出電壓VDD又通過線性穩壓器16轉換成一VTT電壓(0.75V)提供給DDR3存儲器。同一時間在所述主機板上只能選擇安裝一種類型的存儲器。在所述具混合式插槽架構的主板上可選擇安裝不同類型的存儲器，所述支持混合式存儲器的主機板可自動偵測安裝在所述主機板上的存儲器類型，並通過電壓調節電路提供適合的電壓，使同一主機板可彈性支持不同類型的存儲器，滿足不同用戶的需求。在存儲器換代時，尤其在DDR2存儲器轉換至DDR3存儲器的過渡期內，提供使用者更大的應用彈性。權利要求權利要求1一種具混合式存儲器插槽的主板，包括一北橋晶片、至少兩個第一存儲器插槽和至少兩個第二存儲器插槽，所述北橋晶片通過一通道依次連接所述兩個第一存儲器插槽和兩個第二存儲器插槽及一電壓調節電路，所述第一存儲器插槽用於插接第一類型存儲器，第二存儲器插槽用於插接第二類型存儲器，所述電壓調節電路根據存儲器插槽上所插接的不同類型存儲器為存儲器提供工作電壓。2.如權利要求l所述的具混合式存儲器插槽的主板，其特徵在於所述第一類型存儲器為DDR2存儲器，所述第二類型存儲器為DDR3存儲器。3.如權利要求2所述的具混合式存儲器插槽的主板，其特徵在於所述插接DDR2存儲器的兩個存儲器插槽臨近北橋晶片排列。4.如權利要求2所述的具混合式存儲器插槽的主板，其特徵在於所述插接DDR3存儲器的兩個存儲器插槽臨近北橋晶片排列。5.如權利要求2所述的具混合式存儲器插槽的主板，其特徵在於所述電壓調節電路包括一控制器，一反饋偏壓電路及一濾波器，所述濾波器的輸入端與所述控制器連接，所述控制器包括一反饋引腳，所述反饋偏壓電路包括一第一場效應電晶體及一第二場效應電晶體，所述第一及第二場效應電晶體的柵極分別與所述DDR2存儲器插槽及DDR3存儲器插槽的一接地引腳連接，所述第一場效應電晶體的柵極還通過一第一電阻與一電源連接，所述第一場效應電晶體的源極接地，所述第一場效應電晶體的漏極與所述第二場效應電晶體的柵極連接並通過一第二電阻與所述電源連接，所述第二場效應電晶體的源極接地，所述第二場效應電晶體的漏極通過一第三電阻與所述控制器的反饋引腳連接，所述第二場效應電晶體的漏極還通過一第四電阻接地並通過一第五電阻分別與所述濾波器的輸出端及所述DDR2及DDR3存儲器插槽相連。6.如權利要求5所述的具混合式存儲器插槽的主板，其特徵在於所述電壓調節電路還包括一線性穩壓器，所述濾波器的輸出端還通過所述線性穩壓器分別與所述DDR2及DDR3存儲器插槽連接。7如權利要求5所述的具混合式存儲器插槽的主板，其特徵在於所述第一場及第二場效應電晶體均為NMOS場效應電晶體。8如權利要求5所述的具混合式存儲器插槽的主板，其特徵在於所述第一至第五電阻的阻值分別為4.7千歐姆、4.7千歐姆、2.4千歐姆、1.2千歐姆及1.1千歐姆，且所述控制器的反饋引腳的電壓為0.78V。全文摘要一種具混合式存儲器插槽的主板，包括一北橋晶片、至少兩個第一存儲器插槽和至少兩個第二存儲器插槽，所述北橋晶片通過一通道依次連接所述兩個第一存儲器插槽和兩個第二存儲器插槽及一電壓調節電路，所述第一存儲器插槽用於插接第一類型存儲器，第二存儲器插槽用於插接第二類型存儲器，所述電壓調節電路根據存儲器插槽上所插接的不同類型存儲器為存儲器提供工作電壓。所述具混合式存儲器插槽的主板上的存儲器插槽採用單一通道混合式排列，使得在保持信號完整性的前提下同時支持不同類型的存儲器。文檔編號G06F1/26GK101414290SQ20071020215公開日2009年4月22日申請日期2007年10月19日優先權日2007年10月19日發明者何敦逸,李政憲,許壽國申請人:鴻富錦精密工業(深圳)有限公司;鴻海精密工業股份有限公司