由可變驅動電壓動作的振蕩器的製作方法
2023-06-03 04:36:41 2
專利名稱：由可變驅動電壓動作的振蕩器的製作方法
技術領域：
本發明涉及一種由可變驅動電壓動作的振蕩器，特別涉及一種為了調節由振蕩器輸出的振蕩信號的周期，可以使驅動振蕩器的電壓產生變化並具有可變驅動電壓輸出裝置的振蕩器。
背景技術：
振蕩器是輸出預定周期的脈衝信號的裝置，圖1是表示一般的環形振蕩器的電路圖。
圖1所示的環形振蕩器的電路包括六個反相器和一個與非門，這些邏輯元件連接成環狀。用虛線表示的方框內表示電容器，且可以通過金屬選擇器連接或斷開。
在圖1所示的電路中，啟動信號是控制信號，在啟動信號維持在高電平期間，振蕩器輸出預定周期的振蕩信號。通常，由環形振蕩器輸出的振蕩信號的周期受到如圖1所示的電容器(虛線表示的方框部)的數量的影響。例如，在電容器的數量多的情況下，RC延遲時間增加且振蕩信號的周期變長，在電容器的數量少的情況下，RC延遲時間減小且振蕩信號的周期變短。另外，由于振蕩器的周期受到工藝、電壓和溫度變化的影響，設計者通常設計金屬選擇器設置可能的多餘的電容器。通過使用FIB裝置(聚焦離子束裝置)，這種電容器可以與振蕩器連接或與振蕩器分開。因此，設計者通常使用FIB裝置，通過調節與振蕩器連接的電容器的數量，從而調節振蕩周期。
由此，在產品開發的階段，為了使由振蕩器輸出的振蕩周期最合適，通過利用FIB裝置，進行連接選擇的電容器或斷開已經連接的電容器的一系列操作。
然而，在進行這種操作的情況下，在半導體晶片內存在多個振蕩器的情況下，具有需要長時間檢測，以及需要多的費用的問題。
另外，為了延長振蕩周期而設置的選擇電容器還具有增加半導體晶片的整體面積的問題。為此，對于振蕩器的數量增加的現在的狀況，半導體晶片的尺寸變大成為解決上述問題的障礙。
發明內容
本發明是為了解決上述問題而提出的，其目的在於提供一種可以輸出穩定的振蕩周期的振蕩器。
本發明另外的目的是提供一種可以通過調節由驅動振蕩器的電源供給裝置輸出的電壓電平而調節驅動能力的振蕩器。
本發明的又一目的是提供一種可以通過調節施加給振蕩器的驅動電壓的電平而調節輸出的振蕩信號的周期的振蕩器。
本發明的振蕩器，可以通過使構成振蕩器的多個邏輯元件的驅動電壓變化從而使振蕩器輸出的振蕩信號的周期變化。
本發明的振蕩器包括產生施加給構成振蕩器的多個邏輯元件的驅動電壓的內部電壓產生裝置。
根據本發明的由可變驅動電壓動作的振蕩器，是多個邏輯元件連接成環狀，且輸出預定周期的振蕩信號的振蕩器，其包括產生選擇性地施加給上述多個邏輯元件的第一以及第二驅動電壓的內部電壓產生裝置，並通過如下方式將上述振蕩信號的周期保持一定在上述振蕩信號的周期為正常狀態的情況下，上述第一驅動電壓施加給上述多個邏輯元件，在上述振動信號的周期比正常狀態短或長的情況下，將上述第二驅動電壓施加給上述多個邏輯元件。
其中，在上述振蕩信號的周期比正常狀態長的情況下，調整上述第二驅動電壓使之比上述第一驅動電壓高，在上述振蕩信號的周期比正常狀態短的情況下，調整上述第二驅動電壓使之比上述第一驅動電壓低。
另外，本發明的由可變驅動電壓動作的振蕩器是多個邏輯元件以環狀連接，且輸出預定周期的振蕩信號的振蕩器，其包括產生選擇性地施加給上述多個邏輯元件的第一以及第二驅動電壓的內部電壓產生裝置，該內部電壓產生裝置包括產生第一基準電壓的基準電壓產生部；接收上述第一基準電壓並輸出第二基準電壓的電平偏移電路；接收上述第一基準電壓並輸出第三基準電壓的電平偏移電路；接收上述第二基準電壓並輸出具有與上述第二基準電壓相同電壓電平的上述第一驅動電壓的驅動部；以及接收上述第三基準電壓並輸出具有與上述第三基準電壓相同電壓電平的上述第二驅動電壓的驅動部。通過如下方式將上述振蕩信號的周期保持一定在上述振蕩信號的周期為正常狀態的情況下，將上述第一驅動電壓施加給上述多個邏輯元件，在上述振蕩信號的周期比正常狀態短或長的情況下，將上述第二驅動電壓施加給上述多個邏輯元件。
本發明的上述事項、其它的目的、特徵以及優點等，將通過下面說明的實施本發明的最佳實施例而變得更加明確。
在現有的振蕩器中，為了調節由振蕩器輸出的振蕩信號的周期，通過連接或斷開多個選擇電容，從而調節振蕩信號的周期，因此存在需要的檢測時間長，費用多的問題。
但是，本發明的振蕩器的情況下，由於通過使驅動振蕩器的電壓變化，從而調節振蕩信號的周期，因此具有可以大幅度減少檢測需要的時間和費用的優點。
圖1是表示一般的環形振蕩器的電路圖。
圖2A是表示實施例的振蕩器使用的內部電壓產生器的一個例子的電路圖。
圖2B是圖2A所示的電路中電壓變化的曲線圖。
圖3是表示在本發明的實施例中的振蕩器使用的內部電壓產生器的另外的例子的電路圖。
圖4A是表示使為調節參照圖3說明的電平偏移電路的輸出電壓VREF_OSC的電阻比(rx/ry)變化的電路的例子的圖。
圖4B是表示使為調節參照圖3說明的電平偏移電路的輸出電壓VREF_OSC的電阻比(rx/ry)變化的電路的例子的圖。
圖4C是表示使為調節參照圖3說明的電平偏移電路的輸出電壓VREF_OSC的電阻比(rx/ry)變化的電路的例子的圖。
圖5是表示利用圖3所示的內部電壓產生器輸出的電壓作為驅動電壓的振蕩器的電路圖，表示利用內部電壓VOSC的狀態。
具體實施例方式
下面，參照附圖，具體地說明本發明的實施例的振蕩器。
圖2A是表示使用在本實施例的振蕩器中的內部電壓產生器的一個例子的電路圖。圖2A所示的內部電壓產生器包括產生基準電壓(VREF_BASE)的基準電壓產生器200，變換基準電壓VREF_BASE的電壓電平並輸出另一基準電壓VREF_INT的電平偏移電路210，接收基準電壓VREF_INT並輸出內部電壓VINT的驅動部220，該內部電壓施加給半導體裝置的內部電路。
在基準電壓產生器200中，可以使用產生預定基準電壓的一般電路(例如，帶隙基準電壓產生器、Widlar基準電壓產生器等)。關於該基準電壓產生器200，對於本領域的技術人員來說，可以適當選擇產生基準電壓的公知的電路中的一個來使用。
電平偏移電路210是接收具有第一電壓電平的輸入信號並產生具有第二電壓電平的輸出信號的電路。其中，具有第一電壓電平的輸入信號由基準電壓(VREF_BASE)表示，而具有第二電壓電平的輸出信號由基準電壓VREF_INT表示。
圖2A表示的電平偏移電路210包括經由源極接收電源電壓VDD的第一、第二和第三pMOS電晶體P21、P22、P23，經由柵極接收第一基準電壓VREF_BASE的第一nMOS電晶體N21，連接在第二pMOS電晶體P22的漏極與第一nMOS電晶體N21的源極之間的第二nMOS電晶體N22，經由柵極接收偏壓電壓VBIAS的第三nMOS電晶體N23，連接在第三pMOS電晶體P23的漏極和第一節點ND21之間的第一電阻元件R1，以及連接在第一節點ND21和地之間的第二電阻元件R2。
電平偏移電路210的動作如下。首先，由於施加給差動放大器的一側的輸入端的基準電壓VREF_BASE，電晶體P23導通。電晶體P23一導通，差動放大器另一側輸入端的電壓VR上升到與基準電壓VREF_BASE相同的電平，其後，由於反饋動作，基準電壓VREF_BASE和電壓VR維持在相同的電壓。此種情況，由於在電阻元件R2中流動的電流是VR/r2(r2是電阻元件R2的電阻值)，所以由電平偏移電路210輸出的電壓(輸出電壓)VREF_INT由下式表示。此外，r1是電阻元件R1的電阻值。
VREF_INT＝VR(1+r1/r2)因此，由電平偏移電路210輸出的電壓VREF_INT偏移到比基準電壓VREF_BASE高的電壓。
驅動部220是接收由電平偏移電路210輸出的輸出電壓VREF_INT，並輸出在環形振蕩器等的半導體內部裝置中使用的內部電壓VINT的驅動電路。
驅動部220將來自電平偏移電路210的輸出電壓作為輸入電壓VREF_INT與來自驅動部220的輸出電壓VINT進行比較，在輸出電壓VINT下降到輸入電壓VREF_INT以下時，電晶體P4導通。電晶體P4一導通，施加外部電源電壓VDD，輸出電壓VINT的電壓上升到與輸入電壓VREF_INT相同的電平。
圖2B是表示圖2A所示的電路中的各個電壓的變化的曲線圖。在圖2B中，表示外部電源電壓VDD、由基準電壓產生器200輸出的基準電壓VREF_BASE以及由電平偏移電路210輸出的基準電壓VREF_INT。施加外部電源電壓VDD之後，基準電壓VREF_BASE以及基準電壓VREF_INT經過一定的時間，電壓維持在特定的電平。
圖3是表示用於本發明實施例的振蕩器的內部電壓產生器的另一例的電路圖。圖3表示的內部電壓產生器包括產生基準電壓VREF_BASE的基準電壓產生器300，變換基準電壓VREF_BASE的電壓電平並輸出另外的基準電壓VREF_INT的電平偏移電路310，接收基準電壓VREF_INT並輸出內部電壓VINT的驅動部320，變換基準電壓VREF_BASE的電壓電平並輸出又一基準電壓VREF_OSC的電平偏移電路330，以及接收基準電壓VREF_OSC並輸出內部電壓VOSC的驅動部340。由於反饋動作，驅動部320的輸出電壓(內部電壓)VINT被控制成與基準電壓VREF_INT相同的電壓，另一方面，來自驅動部340的輸出電壓(內部電壓)VOSC被控制成與基準電壓VREF_OSC相同的電壓。
圖3所示的內部電壓產生器的構造除了增加電平偏移電路330和驅動部340，基本上與參照圖2A說明的內部電壓產生器的結構相同。
電平偏移電路330包括經由源極被施加電源電壓VDD的第一、第二和第三pMOS電晶體P31、P32、P33，經由柵極被施加第一基準電壓VREF_BASE的第一nMOS電晶體N31，連接在第二pMOS電晶體P32的漏極和第一nMOS電晶體N31的源極之間的第二nMOS電晶體N32，經由柵極被施加偏壓電壓VBIAS的第三nMOS電晶體N33，連接在第三pMOS電晶體P33的漏極和第一節點ND31之間的第一電阻元件Rx，以及連接在第一節點ND31和地之間的第二電阻元件Ry。
其中，第一和第二pMOS電晶體P31、P32的柵極相互連接，第二pMOS電晶體P32的柵極和漏極相互連接，第一pMOS電晶體P31的漏極和第一nMOS電晶體N31的漏極相互連接，第二pMOS電晶體P32的漏極和第二nMOS電晶體N32的漏極相互連接，第一nMOS電晶體N31的源極和第二nMOS電晶體N32的源極相互連接，在第一nMOS電晶體N31的源極與地之間連接第三nMOS電晶體N33，第一nMOS電晶體N31的漏極與第三pMOS電晶體P33的柵極相互連接，第二nMOS電晶體N32的柵極與第一節點ND31連接。因此，第二基準電壓VREF_OSC由第三pMOS電晶體P33的漏極輸出。
如圖3所示，由電平偏移電路310輸出的基準電壓VREF_INT和由電平偏移電路330輸出的基準電壓VREF_OSC不同。另外，電平偏移電路330的基本動作與參照圖2A說明的電平偏移電路210的情況相同。即，由於反饋動作，差動放大器的電壓VR2維持在與基準電壓VREF_BASE相同的電平。因此，由電平偏移電路330輸出的基準電壓VREF_OSC如下表示。此外，rx、ry分別是電阻元件Rx、Ry的電阻值。
VREF_OSC＝VR2(1+rx/ry)由上述的表達式，知道通過使電阻值rx、ry變化，可以調節電平偏移電路330的輸出電壓VREF_OSC。
如上所述，由內部電壓產生器輸出的內部電壓VINT、VOSC被選擇性地施加給半導體裝置的內部電路。
圖4A～4C表示用於調節由參照圖3說明的電平偏移電路330輸出的基準電壓VREF_OSC而使電阻比(rx/ry)變化的電路的例子的圖。即，如圖4A、4B所示，知道通過利用金屬開關(即，利用金屬短路狀態或金屬開路狀態)可以調節電阻比(rx/ry)。另外，如圖4C所示，知道通過使電晶體導通或截止，可以調節電阻比(rx/ry)。由此，通過調節電阻比(rx/ry)，可以調節由電平偏移電路330輸出的基準電壓VREF_OSC的電壓。
圖5是表示利用由圖3所示的內部電壓產生器輸出的電壓(內部電壓)作為驅動電壓的振蕩器的電路圖，示出了利用內部電壓VOSC的狀態。圖5所示的振蕩器包括6個反相器和一個與非門，這些邏輯元件為環形，即串聯連接成鏈狀，且構成反相器鏈。另外，這些邏輯元件的驅動電壓是來自內部電壓產生器的輸出電壓(內部電壓)VOSC。與現有的情況不同，不設置由FIB裝置連接的選擇電容，只連接基本電容。即，圖5所示的電容是連接成可以產生設計者最初的目標振蕩周期的基本電容。
另外，圖5所示的振蕩器的動作如下，首先，通過使用來自內部電壓產生器作為振蕩器的驅動電壓的輸出電壓(內部電壓)VINT，檢測由振蕩器輸出的信號的振蕩周期。如前所述，由於反饋動作，來自內部電壓產生器的輸出電壓VINT變為與基準電壓VREF_INT相同的電平。另外，由於反饋動作，來自內部電壓產生器的輸出電壓VOSC變為與基準電壓VREF_OSC相同的電平。
檢測結果中的振蕩周期與目標振蕩周期一致的情況下，使用來自內部電壓產生器的第一內部電壓VINT作為振蕩器的驅動電壓。
檢測的結果中的振蕩周期比目標振蕩周期短的情況下，使用來自內部電壓產生器的第二內部電壓VOSC作為振蕩器的的驅動電壓。此種情況下，通過調節電阻比(rx/ry)，使第二內部電壓VOSC的電平比第一內部電壓VINT低。
檢測結果中的振蕩周期比目標振蕩周期長的情況下，使用來自內部電壓產生器的第二內部電壓VOSC作為振蕩器的驅動電壓。此種情況下，通過調節電阻比(rx/ry)，使第二內部電壓VOSC電平比第一內部電壓VINT高。
在上述實施例的情況下，雖然公開了利用兩個電平偏移電路310、330的例子，但是即使利用一個電平偏移電路330，也可以得到幾乎相同的效果。
通過對以上說明的理解，本發明的目的是提供一種可以通過調節驅動電壓，調節其振蕩信號的周期的振蕩器。為此，本發明的振蕩器，包括可以產生可變內部電壓的內部電壓產生器。本領域的技術人員可以容易理解根據本發明的振蕩器使用的內部電壓產生器除了將驅動電壓提供給振蕩器以外，還可以產生並供給半導體裝置需要的任意的電壓。
以上雖然是針對本發明的振蕩器的實施例的詳細說明，但是本發明並不局限於這些實施例，對於具有本發明所屬技術領域的通用知識的人來說，在不脫離本發明的技術思想和精神的情況下，可以對本發明進行改進或變化，這些也屬於本發明的技術範圍。
權利要求
1.一種由可變驅動電壓動作的振蕩器，該振蕩器的多個邏輯元件連接成環狀並輸出預定周期的振蕩信號，其特徵在於包括產生選擇性地施加給上述多個邏輯元件的第一以及第二驅動電壓的內部電壓產生裝置，該振蕩器通過如下方式將上述振蕩信號的周期保持一定在上述振蕩信號的周期為正常狀態的情況下，上述第一驅動電壓施加給上述多個邏輯元件；在上述振蕩信號的周期比正常狀態短或長的情況下，將上述第二驅動電壓施加給上述多個邏輯元件。
2.根據權利要求1所述的由可變驅動電壓動作的振蕩器，其特徵在於在上述振蕩信號的周期比正常狀態長的情況下，調節上述第二驅動電壓使其比上述第一驅動電壓。
3.根據權利要求1所述的由可變驅動電壓動作的振蕩器，其特徵在於在上述振蕩信號的周期比正常狀態短的情況下，調節上述第二驅動電壓使其比上述第一驅動電壓低。
4.根據權利要求1所述的由可變驅動電壓動作的振蕩器，其特徵在於上述多個邏輯元件為反相器，且串聯連接成鏈狀。
5.一種由可變驅動電壓動作的振蕩器，該振蕩器的多個邏輯元件連接成環狀並輸出預定周期的振蕩信號，包括產生選擇性地施加給上述多個邏輯元件的第一以及第二驅動電壓的內部電壓產生裝置，其特徵在於該內部電壓產生裝置包括產生第一基準電壓的基準電壓產生部；接收上述第一基準電壓並輸出第二基準電壓的第一電平偏移電路；接收上述第一基準電壓並輸出第三基準電壓的第二電平偏移電路；接收上述第二基準電壓並輸出具有與上述第二基準電壓相同電壓電平的上述第一驅動電壓的第一驅動部；以及接收上述第三基準電壓並輸出具有與上述第三基準電壓相同電壓電平的上述第二驅動電壓的第二驅動部；通過如下方式將上述振蕩信號的周期保持一定在上述振蕩信號的周期為正常狀態的情況下，將上述第一驅動電壓施加給多個邏輯元件；在上述振蕩信號的周期比正常狀態短或長的情況下，將上述第二驅動電壓施加給上述多個邏輯元件。
6.根據權利要求5所述的由可變驅動電壓動作的振蕩器，其特徵在於通過調節上述第三基準電壓從而調節上述第二驅動電壓。
7.根據權利要求6所述的由可變驅動電壓動作的振蕩器，其特徵在於在上述振蕩信號的周期比正常狀態短的情況下，調節上述第三基準電壓的電平以便使其比上述第二基準電壓低；在上述振蕩信號的周期比正常狀態延遲的情況下，調節上述第三基準電壓的電平以便使其比第二基準電壓高。
8.一種由可變驅動電壓動作的振蕩器，該振蕩器的多個邏輯元件連接成環狀，並輸出預定周期的振蕩信號，其特徵在於可以通過使構成上述振蕩器的多個邏輯元件的驅動電壓變化而使由上述振蕩器輸出的上述振蕩信號的周期變化。
9.根據權利要求8所述的由可變驅動電壓動作的振蕩器，其特徵在於還包括產生施加給上述多個邏輯元件的上述驅動電壓的內部電壓產生裝置。(權利要求8不包含內部電壓產生裝置？)
10.根據權利要求9所述的由可變驅動電壓動作的振蕩器，其特徵在於上述內部電壓產生裝置包括產生第一基準電壓的基準電壓產生部；接收上述第一基準電壓並輸出第二基準電壓的電平偏移電路，以及接收上述第二基準電壓並輸出具有與上述第二基準電壓相同的電平的第一驅動電壓的驅動部，使用上述第一驅動電壓作為上述多個邏輯元件的驅動電壓。
11.根據權利要求10所述的由可變驅動電壓動作的振蕩器，其特徵在於上述電平偏移電路包括經由源極被施加電源電壓的第一、第二以及第三pMOS電晶體；經由柵極接收上述第一基準電壓的第一nMOS電晶體；連接在上述第二pMOS電晶體的漏極和上述第一nMOS電晶體的源極之間的第二nMOS電晶體；經由柵極接收偏壓電壓的第三nMOS電晶體；連接在上述第三pMOS電晶體的漏極和第一節點之間的第一電阻元件；以及連接在上述第一節點與地之間的第二電阻元件；上述第一以及第二pMOS電晶體的柵極相互連接，上述第二pMOS電晶體的柵極與漏極相互連接；上述第一pMOS電晶體的漏極和上述第一nMOS電晶體的漏極相互連接；上述第二pMOS電晶體的漏極和上述第二nMOS電晶體的漏極相互連接；上述第一nMOS電晶體的源極和上述第二nMOS電晶體的源極相互連接；上述第一nMOS電晶體的源極和地之間連接有上述第三nMOS電晶體；上述第一nMOS電晶體的漏極和上述第三pMOS電晶體的柵極相互連接；上述第二nMOS電晶體的柵極與上述第一節點連接；上述第二基準電壓由上述第三pMOS電晶體的漏極輸出。
12.根據權利要求11所述的由可變驅動電壓動作的振蕩器，其特徵在於通過調節上述第一以及第二電阻元件的電阻值，可以使上述第二基準電壓變化。
全文摘要
提供一種可以輸出穩定的振蕩周期的信號的振蕩器。該振蕩器的多個邏輯元件連接成環狀且由輸出預定周期的振蕩信號的可變驅動電壓動作，其包括產生選擇性地施加給上述多個邏輯元件的第一以及第二驅動電壓的內部電壓產生器，通過如下方式將上述振蕩信號的周期保持一定在上述振蕩信號的周期為正常狀態的情況下，上述第一驅動電壓施加給上述多個邏輯元件，在上述振蕩信號的周期比正常狀態短或長的情況下，上述第二驅動電壓Vosc施加給上述多個邏輯元件。
文檔編號H03L7/00GK1642005SQ20041010329
公開日2005年7月20日 申請日期2004年12月8日 優先權日2003年12月8日
發明者金庚煥 申請人:海力士半導體有限公司