基於可逆邏輯的bcd碼十進位計數器的製作方法
2023-05-28 12:33:11 2
專利名稱：基於可逆邏輯的bcd碼十進位計數器的製作方法
技術領域：
本發明涉及信息技術領域的低功耗組合邏輯電路設計，特別涉及一種低功耗的 B⑶碼十進位計數器。
背景技術：
計數器是最常用的時序電路之一，不僅可以用於對脈衝計數，還可以用於分頻、定時、產生節拍脈衝以及其他時序信號。二進位計數器具有電路結構簡單、運算方便等特點， 但是日常生活中所接觸的大部分都是十進位數，特別是當二進位數的位數較多時，閱讀非常困難，有必要設計十進位計數器。但傳統的十進位計數器是不可逆的，存在信息位的丟失，能耗較大。
Landauer已證實，由與門、異或門等這些不可逆的傳統邏輯門構造的電路在運行過程中，不可避免的會產生能量的損耗。因為在計算過程中，每比特信息的丟失會消耗 Γ*1ιι2焦耳的能量，其中it是波爾茨曼常量，Γ是絕對溫度。儘管與其它形式的能耗相比， ST*lii2是一個非常小的量，但在計算中消耗的總能量同信息丟失的個數是成正比。也就是說，隨著信息丟失個數的增加，能耗也隨之增加，所以在進行低能耗電路設計時，這一能耗不能忽視。發明內容
本發明的目的是為了克服以上的不足，提供一種可以大大降低系統能耗的基於可逆邏輯的BCD碼十進位計數器。
本發明的目的通過以下技術方案來實現所述基於可逆邏輯的BCD碼同步十進位計數器由四個可逆JK觸發器、一個F5門、兩個TOF門、兩個FG門和一個NG門級聯而成，四個可逆JK觸發器的輸入向量，分別是(C，1，I)，(C，, Cbe), (C，QlaQT，)，(〔, Q2ltQTQr ,￡>/);四個可逆 Jk 觸發器輸出變量分別是(c，gQ,!fiba)，(c，W)，(c，g2，fiT)』(c，g3，ae);將第一個可逆 JK觸發器 J0 和Ktl輸入端置I ;將F5門的其中一個輸出端級聯至第二個可逆JK觸發器的K1端；將Q3輸出端級聯至FG門的第一個輸入端，同時將其第二個輸入信號置1，用來產生g信號；再通過一個TOF門來產生將其產生信號端級聯至J1端JfF5門的一個輸出端級聯至 NG門的第二個輸入端，同時為避免扇出使用一個FG門複製一個￥信號作為NG的第一個輸入信號，繼而NG門輸出3個Q1Ur信號，將兩個信號輸出端分別級聯至J2端和K2端；在上一步中已經獲得了 Τβ/1信號，通過一個FG複製一個信號；將上述兩信號輸出端分別級聯至TOF門的第一個和第二個輸入端，第三輸入端置0，來實現織信號和QT信號與功能；將TOF輸出β" !Β Γ信號端級聯至J3端，將F5門的其中一個輸出端級聯至K3端；由於可逆JK觸發器的C端的輸入輸出的信號相同都為時鐘信號，故直接將四個可逆觸發器的C輸入輸出端依次次級聯即可。所述基於可逆邏輯的BCD碼同步十進位計數器採用四個可逆JK觸發器的狀態來表示一位十進位數的四位二進位編碼，即採用8421BCD碼的編碼方式來表示一位十進位數；計數器實際上是對時鐘脈衝C進行計數，每來一個時鐘脈衝，計數器狀態改變一次；計數器在每一個時鐘脈衝的作用下，觸發器輸出編碼加1，編碼順序與 8421碼一致，每十個時鐘脈衝完成一個計數周期；輸入第九個計數脈衝時，計數器的狀態為艦aQlW:腿，這時j3=o，K3=I ;輸入第十個計數脈衝時，計數器從1001狀態返回到初始的0000狀態；其中, ,αΛ, Qja為計數狀態輸出值。
一種基於可逆邏輯的BCD碼異步十進位計數器由四個可逆JK觸發器、兩個F3門、 兩個FG門、一個TOF門級聯而成；四個可逆JK觸發器的輸入向量，分別是(C，1,1),(ΩοΛ,@，1)，(fif,l，l)，這'I);四個可逆JK觸發器輸出變量分別是(C。，(C1, g1； (c2, g2, Qim), (c3, g3, fit*);第一個可逆 JK 觸發器的時鐘方程為G =C, C0 輸入端直接時鐘信號，其激勵方程為Λ=黑=i,即將第一個可逆JK觸發器Jtl和Ktl輸入端置 I ;第二個可逆JK觸發器的時鐘方程為為避免扇出使用一個F3門複製Qtl，先將Qtl 端級聯至F3門的第一個輸入端，再將F3門的其中一個輸出級聯至C1輸入端，其激勵方程為 =，將第四個可逆JK觸發器的Q3輸出端級聯至FG門第一個輸入端，同時將其第二個輸入信號置1，用來產生&信號，最後將產生信號端級聯至^端；第三個可逆JK觸發器的時鐘方程為q = ST，為避免扇出使用一個F3門來複製Q1信號，先將Q1端級聯至F3 門的第一個輸入端，再將其中一個輸出端級聯至C2輸入端，其激勵方程為忑=I3 =1，即將 J2端和J1輸入端都置I ;第四個可逆JK觸發器的時鐘方程為A =0Γ ,將在第一個JK觸發器處使用F3門的一個輸出端直接級聯至C3輸入端，其激勵方程為=1,使用一個FG門複製Q2信號，將FG門的一個輸出端級聯至TOF門的第一個輸入端，同時將第二個 JK觸發器處的F3門的一個輸出端級聯至TOF門的第二個輸入端，這樣在TOF門的第三個輸出信號就為將該信號輸出端直接級聯至叉端；將1(3端輸入置I。所述基於可逆邏輯的BCD碼同步十進位計數器採用四個可逆JK觸發器的狀態來表示一位十進位數的四位二進位編碼，即採用8421BCD碼的編碼方式來表示一位十進位數；每一個可逆JK觸發器的時鐘信號是不同的，因而各觸發器不是同時翻轉，而是逐級脈動翻轉實現計數進位的；計數器在每一個時鐘脈衝的作用下，觸發器輸出編碼加1，編碼順序與8421碼一致，每十個時鐘脈衝完成一個計數周期；輸入第九個計數脈衝時，計數器的狀態為:= ，這時 J3=O, K3=I ;輸入第十個計數脈衝時，計數器從1001狀態返回到初始的0000狀態；其中 ,Q2^ ,QT , Sa為計數狀態輸出值。
本發明採用可逆門級聯而成具有可逆性，可有效防止在運算過程中信息位的丟失，具有降低系統能耗的優點。
圖I為NOT門的功能圖；圖2為Feynman門的功能圖；圖3為Toffoli門的功能圖；圖4為Fredkin門的功能圖；圖5為可逆D觸發器的結構示意圖；圖6為可逆D觸發器封裝框圖；圖7為可逆JK觸發器的結構圖；圖8為可逆JK觸發器封裝框圖；圖9為New門的功能圖；圖10為由Toffoli門和Feynman門實現New門的級聯圖；圖11為F3門的功能圖；圖12為由Feynman門實現F3門的級聯圖；圖13為F5門的功能圖；圖14為由Feynman門實現F5門的級聯圖；圖15為可逆8421BCD碼同步十進位加計數器工作時序圖；圖16為可逆BCD碼同步十進位計數器的結構圖；圖17為可逆BCD碼異步十進位計數器的結構圖。
具體實施方式
為了加深對本發明的理解，下面將結合實施例和附圖對本發明作進一步詳述，該實施例僅用於解釋本發明，並不構成對本發明保護範圍的限定。
本發明使用的所有模塊遵循左端為輸入右端為輸出原則。
本發明通過以下的技術方案實現I、選擇基本可逆門NOT門(非門)主要用於實現對信號的取反，其功能圖如圖I所示。
Feynman門(FG):功能圖如圖2所示。該門可以實現對信號的複製及取反。當將其第二個輸入信號置O時，即B=0，則可以實現對信號的複製功能。對信號的複製主要是避免在可逆電路中出現扇出。當將其第二個輸入信號置I時，即B=l，則可以實現保持原有信號的同時輸出原信號的取反信號。
Toffoli門(T0F):功能圖如圖3所示。在本發明中該門主要用於實現兩個信號的與功能。將第三個輸入信號置O時，即C=0，則其第三個輸出信號就為AB。
Fredkin門(FRG):功能圖如圖4所示。該門可以實現信號的交換功能,如當A=I 時，就可以實現B和C信號的交換。
2、構造可逆的D觸發器可逆D觸發器的狀態方程為=其中C為時鐘信號。其功能表如表I所示,結構圖如圖5所示。
表I為可逆D觸發器功能表
權利要求
1.一種基於可逆邏輯的BCD碼同步十進位計數器，其特徵在於所述基於可逆邏輯的BCD碼同步十進位計數器由四個可逆JK觸發器、一個F5門、兩個TOF門、兩個FG門和一個NG門級聯而成，四個可逆JK觸發器的輸入向量，分別是(C，1，1)，(C，, a"), (c，, QisQon),(匕e/aw, a");四個可逆jk觸發器輸出變量分別是(C, g。, Gb·), (C, g1； Qt), (c, g2, (C, g3,這e);將第一個可逆 JK 觸發器 J0 和 K0 輸入端置I ;將F5門的其中一個輸出端級聯至第二個可逆JK觸發器的K1端；將Q3輸出端級聯至FG門的第一個輸入端，同時將其第二個輸入信號置1，用來產生&信號；再通過一個TOF門來產生&這"_，將其產生信號端級聯至J1端；將F5門的一個輸出端級聯至NG門的第二個輸入端，同時為避免扇出使用一個FG門複製一個Ga信號作為NG的第一個輸入信號， 繼而NG門輸出3個級"信號，將兩個信號輸出端分別級聯至J2端和K2端；在上一步中已經獲得了信號，通過一個FG複製一個CT信號；將上述兩信號輸出端分別級聯至TOF 門的第一個和第二個輸入端，第三輸入端置0，來實現信號和€信號與功能；將TOF 輸tl I信號端級聯至J3端，將F5門的其中一個輸出端級聯至K3端；由於可逆JK觸發器的C端的輸入輸出的信號相同都為時鐘信號，故直接將四個可逆觸發器的C輸入輸出端依次次級聯即可。
2.根據權利要求I所述的基於可逆邏輯的BCD碼同步十進位計數器，其特徵在於所述基於可逆邏輯的BCD碼同步十進位計數器採用四個可逆JK觸發器的狀態來表示一位十進位數的四位二進位編碼，即採用8421BCD碼的編碼方式來表示一位十進位數；計數器實際上是對時鐘脈衝C進行計數，每來一個時鐘脈衝，計數器狀態改變一次；計數器在每一個時鐘脈衝的作用下，觸發器輸出編碼加1，編碼順序與8421碼一致，每十個時鐘脈衝完成一個計數周期；輸入第九個計數脈衝時，計數器的狀態為，這時J3=0，K3=I ； 輸入第十個計數脈衝時，計數器從1001狀態返回到初始的0000狀態；其中β"，ST , Ga，為計數狀態輸出值。
3.一種基於可逆邏輯的BCD碼異步十進位計數器，其特徵在於所述基於可逆邏輯的 BCD碼異步十進位計數器由四個可逆JK觸發器、兩個F3門、兩個FG門、一個TOF門級聯而成；四個可逆1觸發器的輸入向量，分別是((，1，1)，(級％@，1)，($,1，1)，(錢》，fikW,!);四個可逆JK觸發器輸出變量分別是(cQ，g。, SlKc1, gl，aB),(c2，g2,a~), (C3, g3，;第一個可逆JK觸發器的時鐘方程為q =C，CO輸入端直接時鐘信號，其激勵方程為4 = ^ = 1 ,即將第一個可逆JK觸發器Jtl和Ktl輸入端置I ;第二個可逆JK觸發器的時鐘方程為Q=Qf ,為避免扇出使用一個F3門複製Qtl，先將Qtl端級聯至F3門的第一個輸入端，再將F3門的其中一個輸出級聯至C1輸入端，其激勵方程為=，將第四個可逆JK觸發器的Q3輸出端級聯至FG門第一個輸入端，同時將其第二個輸入信號置1，用來產生&信號，最後將產生信號端級聯至J1端；第三個可逆JK觸發器的時鐘方程為q=#, 為避免扇出使用一個F3門來複製Q1信號，先將Q1端級聯至F3門的第一個輸入端，再將其中一個輸出端級聯至C2輸入端，其激勵方程為名=1，即將J2端和J1輸入端都置I ;第四個可逆JK觸發器的時鐘方程為將在第一個JK觸發器處使用F3門的一個輸出端直接級聯至C3輸入端，其激勵方程為Α ==1，使用一個FG門複製Q2信號，將FG門的一個輸出端級聯至TOF門的第一個輸入端，同時將第二個JK觸發器處的F3門的一個輸出端級聯至TOF門的第二個輸入端，這樣在TOF門的第三個輸出信號就為將該信號輸出端直接級聯至J3端；將K3端輸入置I。
4.根據權利要求3所述的基於可逆邏輯的BCD碼異步十進位計數器，其特徵在於所述基於可逆邏輯的BCD碼同步十進位計數器採用四個可逆JK觸發器的狀態來表示一位十進位數的四位二進位編碼，即採用8421BCD碼的編碼方式來表示一位十進位數；每一個可逆JK觸發器的時鐘信號是不同的，因而各觸發器不是同時翻轉，而是逐級脈動翻轉實現計數進位的；計數器在每一個時鐘脈衝的作用下，觸發器輸出編碼加1，編碼順序與8421 碼一致，每十個時鐘脈衝完成一個計數周期；輸入第九個計數脈衝時，計數器的狀態為 ，這II、U=0，K3=1 ;輸入第十個計數脈衝時，計數器從1001狀態返回到初始的0000狀態；其中β" , Qf11 ,αΛ, Of為計數狀態輸出值。
全文摘要
本發明公開了一種基於可逆邏輯的BCD碼十進位計數器。本發明先用一個FRG門和一個FG門級聯成一個可逆D觸發器；用一個FRG門，一個NOT和一個可逆D觸發器構造出成一個可逆的JK觸發器；最後用四個可逆JK觸發器，一個F5門，兩個TOF門，兩個FG門和一個NG門級聯成一個可逆的BCD碼同步十進位計數器；用四個可逆的JK觸發器，兩個F3門，兩個FG門和一個TOF門構造出一個可逆的BCD碼異步十進位計數器。本發明具有降低系統能耗的優點。
文檔編號H03K23/72GK102916691SQ20121043684
公開日2013年2月6日 申請日期2012年11月6日 優先權日2012年11月6日
發明者管致錦, 張海豹, 鹿玉, 程學雲, 何金鳳, 魯燦鋼, 王偉, 孟春晨, 馬敬超 申請人:南通大學