一種原始碼保護方法和裝置的製作方法
2023-06-20 09:45:21
專利名稱：一種原始碼保護方法和裝置的製作方法
技術領域：
本申請涉及嵌入式技術領域，特別涉及一種原始碼保護方法和裝置。
背景技術：
很多嵌入式(System On Chip)設備把程序的原始碼和數據存儲在同一片快閃記憶體(FLASH)內。原始碼存放在快閃記憶體的一片連續的空間內，數據存放在其餘的存儲空間內。設備啟動時，首先由CPU讀取快閃記憶體內的程序原始碼執行。如果快閃記憶體內的程序原始碼遭到外部錯誤修改。如CPU程序跑飛或外部電磁信號幹擾，導致快閃記憶體內的程序原始碼被錯誤修改。那麼，設備啟動時，將無法正常啟動。只能通過重新燒寫快閃記憶體才能恢復。現有技術中常採用快閃記憶體自身提供的防寫信號對整片存儲空間禁止寫入數據。這樣可以起到保護其存儲的原始碼的目的。但由於設備運行時，一般需要對快閃記憶體數據存儲區·域不定時的寫。另外，在特定情況下，也需要修改快閃記憶體原始碼。如設備程序升級等。因此，該方法一般只能用於設備上電時段、設備下電時段等不需要寫快閃記憶體的特定時間段對快閃記憶體內的程序原始碼進行保護。目前這種技術不能在設備運行期間，對快閃記憶體內的程序原始碼進行保護。
發明內容
有鑑於此，本申請提供一種原始碼保護方法和裝置，避免了原始碼被錯誤修改，提高了原始碼保存的可靠性。為解決上述技術問題，本發明的技術方案是這樣實現的一種原始碼保護方法，包括監控CPU發出的命令信號和地址總線信號；當根據監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間時，確定快閃記憶體原始碼的存儲區間是否允許修改，如果是，根據所述命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼的存儲區間設置為不允許修改；否則，修改所述地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，並根據所述命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。一種裝置，所述裝置包括監控單元、確定單元、處理單元；所述監控單元，用於監控CPU發出的命令信號和地址總線信號；所述確定單元，用於根據監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間時，確定快閃記憶體原始碼的存儲區間是否允許修改；所述處理單元，用於當所述確定單元確定所述快閃記憶體原始碼的存儲區間允許修改時，根據所述確定單元中的命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼的存儲區間設置為不允許修改；當所述確定單元確定所述快閃記憶體原始碼的存儲區間不允許修改時，修改所述地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，並根據所述確定單元中的命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。綜上所述，本申請通過監控CPU發出的命令信號和地址總線信號，當確定有寫快閃記憶體原始碼的命令，且當前快閃記憶體原始碼區間不允許修改時，修改該地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，避免了原始碼被錯誤修改，提高了原始碼保存的可靠性。
圖I為本發明實施例中原始碼保護方法流程示意圖；圖2為本發明具體實施例中快閃記憶體中原始碼保護方法流程示意圖；圖3為本發明具體實施例中應用於原始碼保護的裝置的結構示意圖。
具體實施例方式為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖並舉實施例，對本發明所述方案作進一步地詳細說明。本發明實施例中提出一種原始碼保護方法，避免了原始碼被錯誤修改，提高了原始碼保存的可靠性。參見圖1，圖I為本發明實施例中原始碼保護方法流程示意圖。具體步驟為步驟101，裝置監控CPU發出的命令信號和地址總線信號。對CPU發出的命令信號該裝置一直在監控，並不因監控到命令信號為寫快閃記憶體命令且指向快閃記憶體原始碼存儲區間而結束。步驟102，當根據監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間時，確定所述快閃記憶體原始碼的存儲區間是否允許修改，如果是，執行步驟103 ;否則，執行步驟104。本步驟中，根據監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間，包括當監控到的命令信號中的快閃記憶體片選(CE)信號和快閃記憶體寫使能(WE)信號均為有效，確定該命令信號為寫快閃記憶體命令，且同時監控到的地址總線信號攜帶的地址信息指向快閃記憶體原始碼存儲區間的地址空間時，確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間。若快閃記憶體CE信號無效、快閃記憶體WE信號無效，地址總線信號攜帶的地址信息未指向快閃記憶體原始碼存儲區間的地址空間，三條之中的任一條成立時，根據監控到的命令信號和地址總線信號的內容進行處理，同現有處理方式一致。本步驟中，裝置確定所述快閃記憶體原始碼的存儲區間是否允許修改的具體實現方法可以為確定所述快閃記憶體原始碼寫使能寄存器值是否有效，有效時，允許修改；否則，不允許修改。通過一個寄存器提供寫快閃記憶體原始碼存儲區間的使能標誌位，當該標誌位置O時表示無效，不允許與；當標誌位置I時表不有效，允許與。步驟103，該裝置根據所述命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼的存儲區間設置為不允許修改，本流程結束。本步驟中不對命令信號和地址總線信號進行任何處理，並根據命令信號和地址總線信號處理快閃記憶體中的原始碼。同時，將快閃記憶體原始碼的存儲區間設置為不允許修改，具體實現為將快閃記憶體原始碼寫使能寄存器值置為無效，即將寄存器提供的寫快閃記憶體原始碼存儲區間的使能標誌位置O。這樣，不會因為CPU程序跑飛或外部電磁信號的幹擾，而錯誤的修改了原始碼。步驟104，該裝置修改所述地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，並根據所述命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。本步驟中，通過強制修改地址總線信號中的地址信息，修改後使訪問地址區間指向快閃記憶體原始碼存儲區間之外的區間。具體實現時，可以通過將某條低電平的地址信號強制置為高，使指向的地址空間發生變化。這樣根據命令信號，以及修改後的地址總線信號不會對原始碼執行操作。本步驟中修改所述地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體源 代碼存儲區間時，該方法進一步包括產生異常修改原始碼告警信息，並發送給CPU使CPU進行異常日誌記錄。產生的原始碼告警信息至少包括錯誤修改了修改後的地址總線信號攜帶的地址信息對應的快閃記憶體區間，CPU根據該告警信息生成異常日誌，以備維護人員查詢。該方法進一步包括當需要修改所述快閃記憶體原始碼時，該裝置通過CPU將所述快閃記憶體原始碼寫使能寄存器值置為有效。由上可見，在每次正常寫完成後，都會將快閃記憶體原始碼寫使能寄存器值置為無效，以免對原始碼進行錯誤修改，因此，如果需要對原始碼修改時，需先通過CPU將快閃記憶體原始碼寫使能寄存器值置為有效。下面結合附圖，詳細說明本發明在具體實施例中如何實現原始碼保護的。以一個存儲空間為32M字節的快閃記憶體，數據總線位寬為8bit，地址空間為0x000，0000^0x1, FFF, FFF,地址總線為25根線，記為Addr [25. . I]。規劃原始碼存放空間為IM字節，原始碼地址空間為0x0，000, 000^0x0, OFF, FFF，其餘空間是用於存放數據。參見圖2，圖2為本發明具體實施例中快閃記憶體中原始碼保護方法流程示意圖。具體步驟為步驟201，裝置監控CPU發出的命令信號和地址總線信號。步驟202，該裝置監控到命令信號時，確定該命令信號中快閃記憶體CE信號是否有效，如果是，執行步驟203 ;否則，執行步驟209。該步驟通過確定快閃記憶體CE信號是否有效，來確定該命令是否為發送給快閃記憶體的命令。通常CE為低電平時表示有效，高電平時表示無效，具體實現根據使用者習慣和方便設置。步驟203，該裝置確定同時監控到的命令信號中的快閃記憶體WE信號是否有效，如果是，執行步驟204 ;否則，執行步驟209。當確定該命令信號是發送給快閃記憶體時，確定命令信號中的快閃記憶體WE信號是否有效，SP確定該命令的操作是否為寫命令。步驟204，該裝置根據同時監控到的地址總線信號中攜帶的地址信息是否指向快閃記憶體原始碼存儲區間，如果是，執行步驟205 ;否則，執行步驟209。當確定該命令信號為發送給快閃記憶體的寫命令時，根據同時監控到的地址總線確定該命令要訪問的地址區間是否在原始碼存儲的區間。由於該實施例中，原始碼的存儲空間為0x0，000, 000^0x0, OFF, FFF,因此，只需確定一下同時監控到的地址總線信號攜帶的地址信息是否落入該地址區間。
步驟205，該裝置確定所述快閃記憶體原始碼寫使能寄存器值是否有效，如果是，執行步驟206 ;否則，執行步驟207。在規劃原始碼存儲區間時，通過使用寄存器提供的標誌位標識快閃記憶體原始碼寫使能是否有效，寄存器提供的標誌位記為快閃記憶體原始碼寫使能寄存器值。在系統正常情況下，如果需要寫快閃記憶體原始碼時，需將該快閃記憶體原始碼寫使能寄存器值置為有效，再發送相應的命令信號和地址總線信號。如果監控到通過CPU發送的寫快閃記憶體原始碼的命令，而快閃記憶體原始碼寫使能寄存器值為無效時，可能由於CPU跑飛，或者外部電磁信號幹擾造成的錯誤信號，這時，需通過本發明的步驟207和步驟208進行處理。步驟206，該裝置根據監控到的命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼寄存器值置為無效，結束本流程。當確定該次發送的是正常的寫原始碼命令時，則根據命令信號和地址總線信號修改相應的原始碼，並在該次修改結束後，將快閃記憶體原始碼寫使能寄存器值置為無效，以防系統在非正常情況下修改了快閃記憶體中的原始碼。步驟207，該裝置修改所述地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，並根據所述命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。假設該次監控到的地址總線攜帶的地址信息中Addr[25. . 21]地址信號全部為低電平，即訪問空間為0x0，000，000 0x0，Ozz, zzz(「z」，表示為16進位任意數)，該空間為原始碼存儲區間。則該裝置將地址線Addr[21]強制置為高電平，這樣，該訪問區間不再指向原始碼存儲空間。上述實現方式是將Addr [21]強制為高電平，在具體實現時，可以將Addr [22]、Addr [23]、Addr[24]或Addr [25]置為高電平，只要達到將訪問地址區間指向快閃記憶體原始碼存儲區間之外的區間即可。步驟208，該裝置產生異常修改原始碼告警信息，並發送給CPU使CPU進行異常日誌記錄，結束本流程。步驟207中修改的地址按照預定的規則修改，如修改Addr [21]，則可獲知修改後的地址信息指向的地址訪問空間。該裝置產生異常修改原始碼告警信息，攜帶本次非正常修改的地址區間，並發送給CPU使CPU進行異常日誌記錄，記錄該次非正常修改的地址區間，以便維護人員根據該日誌進行設備維護。步驟209，該裝置根據監控到的命令信號和地址總線信號的內容進行相應的處理。當監控到的命令信號不是發送給快閃記憶體的時候，則根據命令信號的內容進行相應處理，同現有實現一致，這裡不再詳細贅述。上述監控命令信號和地址總線信號，以及確定命令是否為寫快閃記憶體原始碼命令、如何處理地址總線信號等的實現，以及快閃記憶體原始碼寫使能寄存器值等，均可通過可編程邏輯器件(PLD)實現。其中，快閃記憶體原始碼寫使能寄存器值可通過一個Ibit的寄存器，提供一個寫FLASH原始碼存儲區間的使能標誌位，允許修改和讀取其當前的值。本發明具體實施例中基於同樣的發明構思，還提出一種裝置。參見圖3，圖3為本發明具體實施例中應用於原始碼保護的裝置的結構示意圖。該裝置包括監控單元301、確定單元302和處理單元303。監控單元301，用於監控CPU發出的命令信號和地址總線信號。確定單元302，用於根據監控單元301監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間，確定所述快閃記憶體原始碼的存儲區間是否允許修改。處理單元303，用於當確定單元302確定所述快閃記憶體原始碼的存儲區間允許修改時，根據確定單元中的命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼的存儲區間設置為不允許修改；當確定單元302確定所述快閃記憶體原始碼的存儲區間不允許修改時，修改所述地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，並根據所述確定單元中的命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。較佳地，
確定單元302，用於當監控單元301監控到的命令信號中的快閃記憶體片選CE信號和快閃記憶體寫使能WE信號均為有效時，確定該命令信號為寫快閃記憶體命令，且同時監控到的地址總線信號攜帶的地址信息指向快閃記憶體原始碼存儲區間的地址空間時，確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間。較佳地，處理單元303，進一步用於修改所述地址總線信號攜帶的地址信息時，產生異常修改原始碼告警信息，並發送給CPU使CPU進行異常日誌記錄。較佳地，該裝置進一步包括寄存器單元304。寄存器單元304，用於記錄快閃記憶體原始碼寫使能寄存器值。確定單元302，用於確定寄存器單元304當前記錄的快閃記憶體原始碼寫使能寄存器值是否有效。處理單元303，用於根據所述命令信號和地址總線信號處理快閃記憶體中的原始碼後，將寄存器單元304中的快閃記憶體原始碼寫使能寄存器值置為無效。較佳地，寄存器單元304，進一步用於當需要修改所述快閃記憶體原始碼時，通過CPU將快閃記憶體原始碼寫使能寄存器值置為有效。上述實施例中的監控單元、確定單元、處理單元和寄存器單元都可通過PLD實現。上述實施例的單元可以集成於一體，也可以分離部署；可以合併為一個單元，也可以進一步拆分成多個子單兀。綜上所述，本發明具體實施例中本申請通過監控CPU發出的命令信號和地址總線信號，當確定有寫快閃記憶體原始碼的命令，且當前快閃記憶體原始碼區間不允許修改時，修改該地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，避免了原始碼被錯誤修改，提高了原始碼保存的可靠性。同時，產生異常修改原始碼告警信息，並發送給CPU使CPU進行異常日誌記錄，以便設備維護人員進行維護，進而提高了設備的穩定性。以上所述，僅為本發明的較佳實施例而已，並非用於限定本發明的保護範圍。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種原始碼保護方法，其特徵在於，包括 監控CPU發出的命令信號和地址總線信號； 當根據監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間時，確定快閃記憶體原始碼的存儲區間是否允許修改，如果是，根據所述命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼的存儲區間設置為不允許修改；否則，修改所述地址總線信號攜帯的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，井根據所述命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。
2.根據權利要求I所述的方法，其特徵在於，所述根據監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間，包括 當監控到的命令信號中的快閃記憶體片選CE信號和快閃記憶體寫使能WE信號均為有效，確定該命令信號為寫快閃記憶體命令，且同時監控到的地址總線信號攜帯的地址信息指向快閃記憶體原始碼存儲區間的地址空間時，確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間。
3.根據權利要求I或2所述的方法，其特徵在於，所述修改所述地址總線信號攜帯的地址信息時，所述方法進ー步包括 產生異常修改原始碼告警信息，並發送給CPU使CPU進行異常日誌記錄。
4.根據權利要求I或2所述的方法，其特徵在於，所述確定所述快閃記憶體原始碼的存儲區間是否允許修改，包括確定所述快閃記憶體原始碼寫使能寄存器值是否有效； 所述將原始碼的存儲區間設置為不允許修改，包括將所述快閃記憶體原始碼寫使能寄存器值置為無效。
5.根據權利要求4所述的方法，其特徵在於，所述方法進ー步包括 當需要修改所述快閃記憶體原始碼時，通過CPU將所述快閃記憶體原始碼寫使能寄存器值置為有效。
6.ー種裝置，其特徵在於，所述裝置包括監控單元、確定單元、處理單元； 所述監控単元，用於監控CPU發出的命令信號和地址總線信號； 所述確定単元，用於根據所述監控単元監控到的命令信號確定該命令信號為寫快閃記憶體命令，且根據同時監控到的地址總線信號確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間時，確定快閃記憶體原始碼的存儲區間是否允許修改； 所述處理単元，用於當所述確定単元確定所述快閃記憶體原始碼的存儲區間允許修改時，根據所述確定單元中的命令信號和地址總線信號處理快閃記憶體中的原始碼，並將快閃記憶體原始碼的存儲區間設置為不允許修改；當所述確定単元確定所述快閃記憶體原始碼的存儲區間不允許修改時，修改所述地址總線信號攜帯的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間，井根據所述確定單元中的命令信號，以及修改後的地址總線信號處理快閃記憶體中的數據。
7.根據權利要求6所述的裝置，其特徵在幹， 所述確定単元，用於當所述監控単元監控到的命令信號中的快閃記憶體片選CE信號和快閃記憶體寫使能WE信號均為有效吋，確定該命令信號為寫快閃記憶體命令，且同時監控到的地址總線信號攜帯的地址信息指向快閃記憶體原始碼存儲區間的地址空間時，確定該寫快閃記憶體命令指向快閃記憶體原始碼存儲區間。
8.根據權利要求6或7所述的裝置，其特徵在幹， 所述處理単元，進ー步用於修改所述地址總線信號攜帯的地址信息吋，產生異常修改原始碼告警信息，並發送給CPU使CPU進行異常日誌記錄。
9.根據權利要求6或7所述的裝置，其特徵在於，所述裝置進ー步包括寄存器單元； 所述寄存器単元，用於記錄快閃記憶體原始碼寫使能寄存器值； 所述確定単元，用於確定所述寄存器単元當前記錄的快閃記憶體原始碼寫使能寄存器值是否有效； 所述處理単元，用於根據所述命令信號和地址總線信號處理快閃記憶體中的原始碼後，將所述寄存器単元中的快閃記憶體原始碼寫使能寄存器值置為無效。
10.根據權利要求9所述裝置，其特徵在幹， 所述寄存器単元，進ー步用於當需要修改所述快閃記憶體原始碼時，通過CPU將快閃記憶體原始碼寫使能寄存器值置為有效。
全文摘要
本申請公開了一種原始碼保護方法，該方法通過監控CPU發出的命令信號和地址總線信號，當確定有寫快閃記憶體原始碼的命令，且當前快閃記憶體原始碼區間不允許修改時，修改監控到的地址總線信號攜帶的地址信息，使訪問地址區間不指向快閃記憶體原始碼存儲區間。基於同樣的發明構思，本發明還提出一種裝置，避免了原始碼被錯誤修改，提高了原始碼保存的可靠性。
文檔編號G06F21/62GK102867154SQ20121033689
公開日2013年1月9日 申請日期2012年9月12日 優先權日2012年9月12日
發明者王隆峰 申請人:邁普通信技術股份有限公司