在封裝基片和其上晶片之間的連接裝置的製作方法
2023-06-21 01:25:26
專利名稱：在封裝基片和其上晶片之間的連接裝置的製作方法
技術領域：
本發明一般涉及封裝基片，尤其涉及封裝基片和其上晶片之間的連接裝置。
技術背景在半導體工業中，產品可靠性測試以及諸如靜電放電(ESD)、閘鎖效應 (Latch-up)等晶片特徵對於技術質量監控變得越來越重要，其中，晶片裝配是進 行產品可靠性測試及其它工程試驗前的一個必要的步驟，但是許多晶片裝配包括相 關裝配材料(如封裝基片)的設計製造需要很長的周期(一般為兩三個月)。並且 越來越多不同封裝類型的產品需要產品可靠性測試，例如ESD以及Latch-叩測試 對產品質量或IP釋放都是必要的。由於各種不同的晶片的封裝具有不同的引線數 和引線定義，晶片的大小也不一，因此需要為各種封裝類型設計基片，這就導致了 高成本和較長周期。而當前的封裝技術(諸如標準的BGA、 TSOP148、 SBA等型號的 基片)都只能滿足一小部分封裝操作， 一般都需要為不同的晶片設計製造專用的基 片。如圖1所示，示出了一個封裝基片的例子。圖1示出了現有技術中印刷電路 板(PCB)的結構圖。在圖1所示的PCB中，包括封裝基片10，指狀焊片環20以 及位於封裝基片中央的晶片30,而指狀焊片環20包括多個指狀焊片，指狀焊片的 引腳被做成基片上的焊接區(指狀焊片的管腳是以焊盤的形式製造在基片上的)， 並且與基片上的電路相連。指狀焊片與晶片上輸入輸出管腳通過連接引線(如圖2 中的標號40所示)而完成整個PCB設計。現在晶片有越來越小型化的趨勢，如果考慮成本和周期，使用現有的用於大 晶片的基片，會導致所需連接引線的長度變長，尤其是採用如圖2所示的配置，對 角線方向所需的連接引線長度更長。釆用較長連接引線時，會產生過分的下垂和"擺 動"，並且連接引線產出率過低而產生過多廢品。因此，本領域需要一種高適應性、低成本、易控制的通用封裝技術
發明內容
本發明發明針對以上現有技術的缺陷，提供了一種高適應性、低成本、易控 制的通用封裝技術。根據本發明的一個方面，提供一種封裝基片和其上晶片之間的連接裝置，包 括在所述封裝基片上圍繞所述晶片的多個指狀焊片環，每個指狀焊片環包括多個 指狀焊片；以及多條連接引線，用於將所述晶片與最內圈指狀焊片環的指狀焊片連 接，並用於連接相鄰指狀焊片環的指狀焊片。較佳地，在上述連接裝置中，所述晶片與最內圈指狀焊片環的間距以及相鄰 指狀焊片環的間距根據所述連接引線的長度限制來確定。較佳地，在上述連接裝置中，至少--個指狀焊片環中的指狀焊片是交錯排列的。較佳地，在上述連接裝置中，所述連接引線的長度是不同的。 較佳地，在上述連接裝置中，所述連接引線的長度小於5毫米。 較佳地，在上述連接裝置中，所述指狀焊片表面鍍金。較佳地，在上述連接裝置中，所述封裝基片為板上晶片COB封裝基片。較佳地，在上述連接裝置中，所述封裝基片為陶瓷封裝基片。較佳地，在上述連接裝置中，所述封裝基片為球柵陣列BGA封裝基片。 根據本發明的一個方面，提供一種印刷電路板，包括封裝基片，所述封裝基片上的晶片，以及以上所述的封裝基片和晶片之間的連接裝置。採用本發明的技術方案，能夠在小尺寸晶片使用大基片的情況下有效減小連 接引線的長度，從而有效避免過分的下垂和"擺動"現象的產生，提高連接引線的 產出率並降低成本。尤其對於工程驗證，可靠性測試等非量產型應用，本發明更具有實用價值。在有限的現有基片的情況下，可快速又低成本的驗證評估產品的功能 和可靠性，為後續的推向市場和量產爭取時間。
圖l示出了現有技術中印刷電路板(PCB)的結構圖。圖2示出了圖l所示PCB的細化結構。圖3示出了根據本發明一個實施例的PCB的結構圖。
具體實施方式
以下結合附圖詳細說明本發明的實施例，其中附圖中類似的結構採用相同 的標號。根據本發明，提供-一種封裝基片和其上晶片之間的連接裝置，包括在所述 封裝基片上圍繞所述晶片的多個指狀焊片環，每個指狀焊片環包括多個指狀焊片； 以及多條連接引線，用於將所述晶片與最內圈指狀焊片環的指狀焊片連接，並用於 連接相鄰指狀焊片環的指狀焊片。如圖1所示，PCB包括封裝基片IO，指狀焊片環20以及位於封裝基片中央的晶片30，而指狀焊片環20包括多個指狀焊片，指狀焊片由金或其它本領域己知的材料製成。指狀焊片的引腳被做成基片上的焊接區，並且與基片上的電路相連。指狀焊片與晶片上輸入輸出管腳通過不同長度的連接引線(如圖2中的標號40所示) 而完成整個PCB設計。在一般情況下，現有封裝基片的尺寸約為1.2cmX1.2cra, 而指狀焊片環的尺寸約為0.99cmX0.99cm (如圖1所示)，由於晶片位於封裝基 片的中央，因而在小尺寸晶片的情況下，例如晶片尺寸為0.2cmX0.2cm，則最長 連接引線的長度(如圖2所示對角線處)達到4-6毫米或者更長，而連接引線的長 度最好能夠小於5毫米來避免過分的下垂和"擺動"，同時過長的連接引線長度會 導致較低的產出率而產生過多的廢品。而基於以上缺陷，本發明創造性地引入第二個指狀焊片環50以減小連接引線 的長度。如圖3所示，圖3示出了根據本發明一個實施例的PCB的結構圖。該PCB 包括封裝基片10，作為封裝基片10與晶片30之間連接裝置的第一指狀焊片環20 和第二指狀焊片環50以及位於封裝基片中央的晶片30，而每個指狀焊片環20包 括多個指狀焊片。在該實施例中，首先通過不同長度的連接引線將晶片上輸入輸出 管腳與內圈的第二指狀焊片環50中的指狀焊片相連接，接著再通過連接引線將第 二指狀焊片環50中的指狀焊片與外圈的第一指狀焊片環20中的指狀焊片相連接組 成完整的連接裝置而完成整個PCB設計。而第一指狀焊片環20、第二指狀焊片環50以及第二指狀焊片環50 (即最內 圈指狀焊片環)與晶片30之間的間距可以根據連接引線的長度限制而確定，比如 對於某一封裝基片，連接引線的長度限制為小於5毫米，則以上間距則設計為小於 5毫米。此外，根據封裝基片尺寸以及連接引線長度限制的不同，為了滿足依賴於連接引線長度限制的相鄰指狀焊片環之間的間距以及最內圈指狀焊片環與晶片之 間間距的設定，可採用多於兩個的指狀焊片環，這樣就能有效避免過分的下垂和"擺 動"，並提高連接引線產出率。在每一指狀焊片環中，指狀焊片間的間距應該足夠大以避免相鄰的兩條連接 引線相連而短路，因而可對指狀焊片環(尤其是較內圈的指狀焊片環)中的指狀焊 片採用交錯排列的排布方式以有效利用有限的排布空間。本發明可以應用於採用板上晶片(C0B)的封裝基片、陶瓷封裝基片或球柵陣 列(BGA)的基片中。綜上所述，採用本發明的技術方案，能夠在不同尺寸晶片共用一種基片的情 況下有效減小連接引線的長度，從而有效避免過分的下垂和"擺動"現象的產生， 提高連接引線的產出率並降低成本。尤其對於工程驗證，可靠性測試等非量產型應 用，本發明更具有實用價值。在有限的現有基片的情況下，可快速又低成本的驗證 評估產品的功能和可靠性，為後續的推向市場和量產爭取時間。上述實施例是提供給熟悉本領域內的人員來實現或使用本發明的，熟悉本 領域的人員可在不脫離本發明的發明思想的情況下，對上述實施例做出種種修 改或變化，因而本發明的保護範圍並不被上述實施例所限，而應該是符合權利 要求書提到的創新性特徵的最大範圍。
權利要求
1. 一種封裝基片和其上晶片之間的連接裝置，包括在所述封裝基片上圍繞所述晶片的多個指狀焊片環，每個指狀焊片環包括多個指狀焊片；以及多條連接引線，用於將所述晶片與最內圈指狀焊片環的指狀焊片連接，並用於連接相鄰指狀焊片環的指狀焊片。
2. 如權利要求l所述的連接裝置，其特徵在於所述晶片與最內圈指狀焊片環 的間距以及相鄰指狀焊片環的間距根據所述連接引線的長度限制來確定。
3. 如權利要求l所述的連接裝置，其特徵在於至少一個指狀焊片環中的指狀 焊片是交錯排列的。
4. 如權利要求1所述的連接裝置，其特徵在於所述連接引線的長度是不同的。
5. 如權利要求l所述的連接裝置，其特徵在於所述連接引線的長度小於5毫米。
6. 如權利要求l所述的連接裝置，其特徵在於所述指狀焊片表面鍍金。
7. 如權利要求1所述的連接裝置，其特徵在於所述封裝基片為板上晶片C0B 封裝基片。
8. 如權利要求1所述的連接裝置，其特徵在於所述封裝基片為陶瓷封裝基片。
9. 如權利要求1所述的連接裝置，其特徵在於所述封裝基片為球柵陣列BGA 封裝基片。
10. —種印刷電路板，包括 封裝基片，所述封裝基片上的晶片，以及如權利要求1所述的封裝基片和晶片之間的連接裝置。
全文摘要
本發明提供一種封裝基片和其上晶片之間的連接裝置，包括在所述封裝基片上圍繞所述晶片的多個指狀焊片環，每個指狀焊片環包括多個指狀焊片；以及多條連接引線，用於將所述晶片與最內圈指狀焊片環的指狀焊片連接，並用於連接相鄰指狀焊片環的指狀焊片。本發明還提供一種具有以上連接裝置的印刷電路板。採用本發明的技術方案，能夠在小尺寸晶片的情況下有效減小連接引線的長度，從而有效避免過分的下垂和「擺動」現象的產生，提高連接引線的產出率並降低成本。尤其對於工程驗證，可靠性測試等非量產型應用，本發明更具有實用價值。在有限的現有基片的情況下，可快速又低成本的驗證評估產品的功能和可靠性，為後續的推向市場和量產爭取時間。
文檔編號H01L23/488GK101211880SQ200610147948
公開日2008年7月2日 申請日期2006年12月25日 優先權日2006年12月25日
發明者劉雲海, 張榮哲, 簡維廷, 覃碨珺, 強 郭, 馬瑾怡 申請人:中芯國際集成電路製造(上海)有限公司