Ac性能改進的高電壓npn雙極型器件的生產方法
2023-06-02 05:14:26 2
專利名稱：Ac性能改進的高電壓npn雙極型器件的生產方法
技術領域：
本發明涉及半導體雙極型器件，例如AC性能改進的高電壓矽鍺(SiGe)雙極電晶體。
背景技術：
高頻有線和無線市場的顯著發展為和大塊的互補金屬氧化物半導體(CMOS)相比，具有獨特優點的化合物半導體帶來新機會。隨著外延層假晶矽鍺(SiGe)沉積方法的快速發展，外延基極SiGe異質結雙極型電晶體已和主流的先進CMOS設計結合，以便獲得廣泛的市場認可，在保持先進CMOS技術基礎充分應用於數字邏輯電路的同時，為模擬和射頻(RF)電路提供SiGe技術的優點。
SiGe異質結雙極型電晶體器件正在替代Si和GaAs雙極結式器件，作為許多RF/模擬應用中的基本元件，主要原因在於在不損失性能的情況下，提供降低成本和晶片尺寸的綜合解決方案的能力。對於諸如蜂窩或行動電話之類的應用來說，情況更是如此。行動電話應用的基於Si的技術中的一個關鍵挑戰是提供既具有高速又具有耐久性(即抵抗很高電壓尖脈衝的高能力)的RF功率電晶體。電晶體速度一般和截止頻率相關，截止頻率由發射極-集電極延遲時間(即電子(NPN電晶體中)或者空穴(PNP電晶體中)從發射極到達集電極需要多少時間)決定，而耐久性一般和擊穿電壓BV，尤其是集電極-發射極擊穿電壓(基極開路)BVceo相關。
在雙極型電晶體中，截止頻率和擊穿電壓不是互補的；於是為了獲得更高的速度，一般不得不損害器件的耐久性，反之亦然。例如，對於SiGe異質結雙極型電晶體器件來說，為了抵抗高工作電壓，集電極區必須被輕摻雜。但是，輕摻雜的集電極區會降低器件的AC性能，因為對於指定電流密度，Kirk效應(即由於高電流效應的緣故，截止頻率降低)出現得更快。這意味著器件的AC品質因數(figure of merit)(ft和fmax)也被降低。
Palestri等在「A Better Insight into the Performance of SiliconBJT′s Featuring Highly Nonuniform Collector Doping Profile」IEEETransactions of Electron Devices，Vol.47，No.5，pp.1044(2000年5月)中藉助蒙特卡洛和偏移-擴散模擬，研究了高度非均勻集電極摻雜剖面對Si雙極型電晶體的速度和擊穿電壓的影響。雖然在Palestri等的文章中說明了釘(spike)狀剖面，但是對於如何獲得所述釘狀剖面，沒有提及或提出任何方法。
Van Noort等在「Reduction of UHF Power TransistorDistortions with a Non-Uniform Collector Dopping Profile」IEEEBCTM 7.2，pp.126(2000)中提出使用釘狀剖面降低很高電壓(約為50V或者更高)功率電晶體中的畸變。具體地說，在Van Noort等的文章中採用外延生長的砷(即As)來降低這種電晶體中的畸變。但是，注意As的外延生長和目前的BiCMOS(雙極型互補金屬氧化物半導體)方法不兼容。
發明內容
因此，本發明提供一種製備半導體器件的方法，包括下述步驟(a)提供具有第一摻雜類型的集電極，所述集電極包括下集電區和擴散區；(b)在所述下集電區上形成擴散區，所述擴散區具有所述第一摻雜類型；(c)形成基極；(d)形成發射極；其中所述擴散區具有足夠窄的垂直寬度，以避免降低集電極-基極擊穿電壓，和足夠高的摻雜，以便當基極-發射極結被正向偏置時，限制基極加寬。
鑑於和現有的SiGe異質結雙極電晶體器件相關的上述問題，還公開一種結合到BiCMOS工藝流程中的新的改進SiGe異質結雙極電晶體器件，其中在不降低這種器件的電晶體速度和耐久性要求的情況下，改進器件的AC性能。
在優選實施例中，提供一種改進SiGe異質結雙極電晶體器件的AC性能的方法，從而所述SiGe異質結雙極電晶體器件可用在諸如行動電話機中的組件之類的各種應用中。
最好還提供一種製備異質結雙極電晶體器件的方法，其中保持這種器件的高電晶體速度和耐久性要求。
另外最好提供一種製備異質結雙極電晶體器件的方法，其中工藝步驟和現有的BiCMOS技術兼容，並且易於和現有的BiCMOS技術一起實現。
在優選實施例中，提供一種製備能夠抵抗高工作電壓的異質結雙極電晶體器件的方法。
方法最好包括在形成下集電區區之後，進行低能量、中等劑量的n型摻雜劑注入，以便在高電壓異質結雙極型電晶體的低摻雜集電極區中形成很窄的中等劑量的尖釘。優選實施例產生的這種n型摻雜劑尖釘足夠大，足以顯著延遲Kirk效應的開始，又足夠窄，足以避免產生持續時間足以惡化器件的擊穿特性的高電場區。從而，本發明最好通過「槓桿作用」影響半導體中載流子動力學的非固定本性即，半導體中的空穴和電子不會立即響應電場中的急劇變化，而是需要特徵時間(稱為『松馳時間』)來響應，來使異質結雙極型電晶體離開這種電晶體特有的所謂Johnson極限(截止頻率和擊穿電壓之間的關係)，所述Johnson極限表示擊穿電壓和截止頻率之間的折衷。
更具體地說，本發明最好提供一種在基極和集電極區的結合點具有n型摻雜區的SiGe雙極型電晶體，其中n型摻雜區較窄，並且最大濃度大於集電極的最大濃度。
在優選實施例中，公開一種在異質結雙極型電晶體結構中形成窄的n型摻雜區的方法，所述方法能夠改進得到的結構的AC性能。
本發明最好包括在下集電區上形成n型摻雜區的步驟，其中所述n型摻雜區的垂直寬度小於2000埃，最大濃度大於所述集電極區的最大濃度。
在一個實施例中，在形成步驟(b)中，擴散區的垂直寬度小於2000埃。所述擴散區的垂直寬度最好約為800～1200埃。
在一個實施例中，在形成步驟(b)中，擴散區具有最大摻雜濃度，集電極具有最大摻雜濃度。本實施例中，擴散區的最大摻雜濃度大於集電極的最大摻雜濃度。
在一個實施例中，在形成步驟(c)中，基極具有最大摻雜濃度，擴散區的最大摻雜濃度小於基極的最大摻雜濃度。
在一個實施例中，在形成步驟(b)中，擴散區包括選自As、Sb和P的摻雜劑。摻雜劑最好是Sb。
在一個實施例中，在形成步驟(b)中，藉助離子注入和活化退火(activation annealing)，形成擴散區。例如，以2E11～1E13cm-2的離子劑量，並在約20～150keV的能量下，進行離子注入。最好以5E11～5E12cm-2的離子劑量，並在約30～50keV的能量下，進行離子注入。
在一個實施例中，在約900℃或更高的溫度下進行活化退火，時間約為15秒或者更短。
在一個實施例中，在形成步驟(c)中，擴散區位於基極-集電極結附近。
在一個實施例中，形成步驟(c)還包括形成使所述擴散區和所述基極隔開的輕摻雜集電極。
在一個實施例中，在形成步驟(c)中，輕摻雜的集電極具有約1000～3000埃的垂直寬度。
在一個實施例中，形成步驟(c)包括形成異質結。本實施例中，形成異質結的步驟可包括在集電極上沉積含SiGe層，含SiGe層包括鄰接單晶區的多晶區。
在一個實施例中，形成步驟(d)包括在含SiGe層上形成圖案絕緣體，其中圖案絕緣體包括暴露一部分單晶區的開孔，和在圖案絕緣體上及在開孔中形成發射極多晶矽。
在一個實施例中，在含SiGe層上形成圖案絕緣體的步驟包括光刻和蝕刻。
在一個實施例中，單晶區的多個部分被摻雜，以便在其中形成非本徵基極區。
在一個實施例中，含SiGe層包括SiGeC。
可利用選自化學汽相澱積(CVD)、等離子體輔助CVD、原子層沉積(ALD)、化學溶液沉積和超高真空CVD的低溫沉積方法，執行沉積含SiGe層的步驟。
在一個實施例中，集電極包括藉助離子注入和退火形成的深層集電極。
在一個實施例中，在提供步驟(a)中，藉助基體中的離子注入或者通過在基體上外延生長下集電區，形成下集電區。
根據一個實施例，本發明包括異質結雙極型電晶體結構的製備，包括下述步驟(a)形成至少包括雙極型器件區的結構，所述雙極型器件區包括形成於下集電區(sub-collector)區上的至少一個集電極區；(b)在所述集電極區內形成n型摻雜區，其中所述n型摻雜區的垂直寬度小於約2000埃，最大濃度大於所述集電極區的最大濃度；(c)在所述雙極型器件區上沉積含SiGe層，所述含SiGe層包含鄰接單晶區的多晶區；(d)在所述含SiGe層上形成圖案絕緣體，其中所述圖案絕緣體包括暴露一部分所述單晶區的開孔；和(e)在所述圖案絕緣體上和在所述開孔中形成發射極多晶矽。
根據另一方面，本發明提供一種雙極型電晶體，包括發射極，基極，集電極，基極-發射極結和基極-集電極結，其中所述集電極包括下集電區和介於所述下集電區與所述基極-集電極結之間的擴散區，其中所述擴散區具有足夠窄的垂直寬度，足以避免降低集電極-基極擊穿電壓，和足夠高的摻雜，當基極-發射極結被正向偏置時，足以限制基極加寬。
該雙極型電晶體最好包括具有形成於其上的集電極區的下集電區區，所述集電極區包括形成於其中的n型摻雜區，所述n型摻雜區的垂直寬度小於約2000埃，最大濃度大於所述集電極區的最大濃度；形成於所述集電極區上的含SiGe基極層，所述含SiGe基極層包括鄰接單晶區的多晶區；和形成於一部分所述單晶區上的發射極區，所述發射極區包括具有暴露一部分所述單晶區的開孔的圖案絕緣體，和在所述圖案絕緣體上(包括在所述開孔內)形成的發射極多晶矽。
注意本發明的實施例的雙極型電晶體可用在各種應用中，包括(但不限於)行動電話機用組件，個人數字助手(PDA)裝置用組件，可攜式計算機用組件，尋呼機用組件，硬碟驅動器用組件和需要高頻率響應、高速度和耐久性的其它類似應用(包括有線和無線應用)。
在一個實施例中，擴散區位於基極-集電極結附近。
在一個實施例中，擴散區的垂直寬度小於約2000埃。所述垂直寬度最好約為800～1200埃。
在一個實施例中，擴散區具有一最大摻雜濃度，集電極具有一最大摻雜濃度。本實施例中，擴散區的最大摻雜濃度大於集電極的最大摻雜濃度。
在一個實施例中，基極具有一最大摻雜濃度，擴散區的最大摻雜濃度小於基極的最大摻雜濃度。
在一個實施例中，擴散區包括選自As、Sb和P的摻雜劑。摻雜劑最好是Sb。
在一個實施例中，輕摻雜的集電極將擴散區和基極隔開。
在一個實施例中，輕摻雜的集電極具有約1000～3000埃的垂直寬度。
在一個實施例中，通過限制基極加寬，擴散區提供電晶體的更高速度。
在一個實施例中，下集電區在半導體基體上。
在一個實施例中，半導體基體是選自Si、Ge、SiGe、GaAs、InAs、InP、Si/Si、Si/SiGe和絕緣體上矽的半導體材料。
在一個實施例中，擴散區的摻雜濃度約為5E16～5E17cm-3。
在優選實施例中，擴散區的摻雜濃度約為8E16～2E17cm-3。
在一個實施例中，電晶體包括異質結。
在一個實施例中，異質結包括矽基體上的含SiGe基極層。
在一個實施例中，含SiGe基極層包含鄰接單晶區的多晶區。
在一個實施例中，發射極包括通過圖案絕緣體中的開孔，接觸一部分所述單晶區的多晶矽。
在一個實施例中，單晶區包括非本徵基極區和本徵基極區。
在一個實施例中，含SiGe基極層包含SiGeC。
下面參考附圖，舉例說明本發明的優選實施例圖1是根據優選實施例的半導體異質結雙極電晶體的橫截面圖；圖2A-2D是圖解說明形成圖1中所示的半導體異質結雙極電晶體中採用的本發明優選實施例的各個工藝步驟的橫截面圖。
具體實施例方式
注意附圖中，相同和/或對應的元件由相同的附圖標記表示。另外注意，附解說明了該結構的一個雙極型器件區。鄰近和鄰接附圖中描述的雙極型器件區，可形成包括數字邏輯電路和存儲器區在內的其它器件區。
首先參考圖1，圖1是根據優選實施例的異質結雙極電晶體的橫截面圖。具體地說，圖1中所示的結構包括第一導電類型(P或N)的半導體基體10，半導體基體10具有下集電區區12和形成於其中的集電極區14。如圖所示，集電極區包括與一部分下集電區區12接觸的深層集電極16和在深層集電極16上方的集電極區內形成的擴展區，例如n型摻雜區18。
根據優選實施例，n型摻雜區的垂直寬度W小於約2000埃，最大濃度大於所述集電極區的最大濃度。從而，n型摻雜區18是高壓異質結雙極電晶體的摻雜集電極區中狹窄的中等摻雜尖釘形區。但是，n型摻雜區的摻雜重，足以顯著延遲Kirk效應的開始，還足夠狹窄，足以避免產生持續時間足以惡化器件的擊穿特性的高電場區。
根據優選實施例，n型摻雜區18具有約5E16～5E17cm-3的摻雜濃度，摻雜濃度最好約為8E16～2E17cm-3。
基體還包括隔離區20，隔離區20使附圖中所示的雙極型器件區和在其附近形成的其它器件區分開。除了這些元件之外，基體還包括使一部分下集電區區和基體表面連接的貫通注入區(reach-throughimplant region)(附圖中未示出)，和在某些隔離區的深層溝槽(附圖中未示出)下形成的通道阻擋區(channel stop region)(附圖中也未示出)。
圖1中所示的結構還包括含SiGe基極區22，基極區22形成於基體的表面上，包括在隔離區之上。含SiGe層包括主要形成於隔離區20之上的多晶區24和主要形成於集電極區14之上的單晶區26。含SiGe基極層22內所示的實線25代表該層的從多晶變為單晶的晶面區。雖然附圖中未明確標註，不過含SiGe基極22的單晶區包括器件的非本徵和本徵基極區。
含SiGe基極區22之上是發射極區28，發射極區28包括圖案絕緣體30、發射極開孔32和發射極多晶矽層34。注意在製備圖1中所示的結構的過程中，來自發射極多晶矽的摻雜劑擴散到含SiGe基極22的單晶區中，以便在其中形成發射極擴散區36。根據優選實施例，用和基體相反的摻雜劑摻雜發射極多晶矽；於是可實現PNP或NPN型電晶體。
現在參考圖2A-2D，更詳細地說明圖1中所示的結構，圖2A-2D圖解說明了就製備異質結雙極電晶體來說，在優選實施例中採用的各個處理步驟。
首先參考圖2A，圖2A圖解說明優選實施例中可採用的初始結構。具體地說，圖2A中所示的初始結構包括具有形成於其中的下集電區區12、集電極區14和隔離區20的基體10。注意優選實施例還可以有這樣一種初始結構，其中下集電區層12形成於基體10之上。在這種結構中，集電極區和隔離區形成於下集電區層中。
利用本領域眾所周知的常規方法，和本領域中同樣眾所周知的用於製備同樣結構的常規材料，製備圖2A中所示的結構。例如，基體10由任意半導體材料構成，包括(但不限於)Si、Ge、SiGe、GaAs、InAs、InP和其它III/V化合物半導體。這裡也可考慮諸如Si/Si、Si/SiGe和矽-絕緣體(SOI)之類的分層基體。在這些半導體材料中，基體10最好由矽構成。如前所述，根據隨後要形成的器件的類型，基體可以是N型基體或者P型基體。
隨後通過利用眾所周知的，能夠在這種結構中形成下集電區區的技術，在基體10中(或者在基體10上)形成下集電區區12。從而，藉助注入或者藉助外延生長方法，可形成下集電區區。注意在附圖中，藉助離子注入，在基體10內形成下集電區區。隨後藉助矽局部氧化(LOCOS)方法或者通過利用光刻、蝕刻和溝槽填充，形成隔離區20。
在形成隔離區20之後，利用本領域的技術人員眾所周知的常規離子注入和活化退火(activation annealing)方法，在雙極型器件區中(在所示的兩個隔離區之間)形成包括深層集電極16的集電極區14。一般以約6E12～2E13cm-2的離子劑量和在約350～650keV的能量下，執行在形成深層集電極中使用的離子注入。另一方面，一般在約900℃或者以上的溫度下進行活化退火，時間約為15秒或更少。退火步驟可延遲到直到在集電極區內形成摻雜區18之後再進行。注意在製備集電極區14的深層集電極時，一般使用離子注入掩模(未示出)。
在從該結構去除掩模之前，在集電極區14內形成n型摻雜區，以便與深層集電極16接觸。圖2B中例示了所得到的包括n型摻雜區18的結構。根據優選實施例，n型摻雜區18的寬度(垂直測量)小於2000埃，最大濃度大於集電極區的最大濃度。n型摻雜區18的垂直寬度最好約為800～1200埃。摻雜區的另一特徵在於它具有小於基極區的摻雜水平，即濃度。
利用常規的離子注入方法形成n型摻雜區，其中採用諸如As、Sb或P之類的n型摻雜劑。在本發明的優選實施例中，n型摻雜區18由Sb構成；優選Sb是因為它導致最窄的注入剖面(as-implantedprofile)，另外和As或P相比，它更不易於擴散。利用約2E11～1E13cm-2的離子注子劑量和約20～150keV的能量形成摻雜區18。最好利用約5E11～5E12cm-2的Sb離子劑量和約30～50keV的能量形成n型摻雜區18。
應注意的是，可根據注入必須通過的各個膜層的厚度，改變這裡提及的注入能量。對於薄的膜層，上述能量是可接受的。另一方面，當採用厚膜層時，可能不得不採用比這裡報告的能量更高的能量。一般來說，應採用可能的最低能量，以便確保形成最窄的摻雜區。
在該注入步驟之後，可利用和上面提及的退火條件相同或不同的退火條件，進行退火步驟。該退火步驟可以只活化n型摻雜區，或者如果沒有進行先前的活化-退火步驟，那麼該退火步驟可用於活化深層集電極區和n型摻雜區。
此時，通過在其上形成諸如Si3N4之類的保護層，可保護附圖中所示的雙極型器件區，並可執行能夠形成相鄰器件區的常規處理步驟。在完成相鄰器件區及其後續保護之後，繼續該方法。應注意的是在本發明的一些實施例中，可在完成雙極型器件之後形成相鄰器件區。
圖2C圖解說明了在包括隔離區20和集電極區14的基體上形成含SiGe層22之後形成的結構。含SiGe層由SiGe或者SiGeC構成。在本發明的最佳實施例中，含SiGe層22由SiGe構成。利用低溫(約為550℃或者更低)沉積方法，形成含SiGe層。可採用的恰當低溫沉積方法包括(但不限於)化學氣相沉積(CVD)、等離子體輔助CVD、原子層沉積(ALD)、化學溶液沉積、超高真空CVD和其它類似的沉積方法。
應注意形成含SiGe層22所使用的沉積方法能夠同時沉積單晶含SiGe區和鄰接的多晶含SiGe區。根據優選實施例，主要在隔離區上形成多晶區，主要在集電極區上形成單晶區。在圖2C中，多晶區和單晶區之間的邊界被表示成實線25。這裡，邊界25指的是含SiGe基極區的晶面區。晶面的取向隨著下層的布圖構形(topography)而變化；於是，它可能稍微和附圖中所示的不同。
在形成含SiGe層之後，藉助離子注入或者自摻雜多晶矽或者玻璃的外擴散，摻雜單晶區，即區域26的多個部分，以便在單晶區內形成非本徵基極區(包含摻雜劑)和本徵基極區。為了清楚起見，附圖中沒有明確標註非本徵基極區和本徵基極區，但是得包含在區域26內。
此時，可在SiGe區26中進行另外的n型注入，形成淺的集電極區(未示出)，所述淺的集電極區形成高速工作的器件。利用本領域的技術人員眾所周知的常規處理技術實現這些注入，例如包括離子注入和活化退火。在優選實施例的這一時刻，還可藉助選擇性蝕刻工藝，有選擇地除去含SiGe層的多個部分，以使附圖中所示的雙極型器件和其它器件區隔離。注意在該方法中可稍後(即在發射極區的刻圖過程中)有選擇地除去含SiGe層的多個部分。
接下來，如圖2D中所示，利用常規的沉積方法，例如CVD、等離子體輔助CVD、化學溶液沉積和其它類似的沉積方法，在含SiGe基極層上形成絕緣體層30。絕緣體可以是單層，如圖2D中所示，或者可包含多個絕緣體層。絕緣體層30由選自氧化物、氮化物和氮氧化物的相同或不同絕緣體材料構成。
隨後在絕緣體30中形成發射極開孔32，以便暴露一部分單晶基極區26。利用光刻和蝕刻形成發射極開孔。光刻步驟包括塗敷光刻膠(未示出)，使光刻膠暴露在輻射圖案下，並顯影所述圖案。和含SiGe基極相比，就除去絕緣體材料來說，優選實施例中使用的蝕刻步驟是選擇性的。
在形成發射極開孔之後，通過利用諸如CVD之類的常規沉積方法，在絕緣體層上和在發射極開孔內形成發射極多晶矽34。隨後有選擇地除去發射極多晶矽和絕緣體層，以便在SiGe基極上形成發射極區28，形成圖1中所示的結構。具體地說，在對絕緣體層和發射極多晶矽刻圖時，採用光刻和蝕刻。注意可執行單一蝕刻步驟，或者也可採用獨立的多個蝕刻步驟。
隨後可在圖1中所示的結構上進行常規的BiCMOS處理。注意在額外的BiCMOS工藝步驟之一中，通過發射極開孔，使摻雜劑從發射極多晶矽擴散到下面的單晶含SiGe基極區中，在其中形成發射極擴散區36。
權利要求
1.一種製備半導體器件的方法，包括下述步驟(a)形成具有第一摻雜類型的集電極，所述集電極包括下集電區和擴散區；(b)在所述下集電區上形成擴散區，所述擴散區具有所述第一摻雜類型；(c)形成基極；(d)形成發射極；其中所述擴散區具有足夠窄的垂直寬度，以避免降低集電極-基極擊穿電壓，和足夠高的摻雜，以便當基極-發射極結被正向偏置時，限制基極加寬。
2.按照權利要求1所述的方法，其中在所述形成步驟(b)中，所述擴散區的所述垂直寬度約為800～1200埃。
3.按照權利要求1所述的方法，其中在所述形成步驟(b)中，所述擴散區具有一最大摻雜濃度，所述集電極具有一最大摻雜濃度，其中所述擴散區的所述最大摻雜濃度大於所述集電極的所述最大摻雜濃度。
4.按照權利要求1所述的方法，其中在所述形成步驟(c)中，所述基極具有一最大摻雜濃度，所述擴散區的最大摻雜濃度小於所述基極的所述最大摻雜濃度。
5.按照權利要求1所述的方法，其中在所述形成步驟(b)中，所述擴散區包括選自As、Sb和P的摻雜劑。
6.按照權利要求5所述的方法，其中在所述形成步驟(b)中，藉助離子注入和活化退火，形成所述擴散區，其中以約5E11～5E12cm-2的離子劑量，並在約30～50keV的能量下，進行所述離子注入。
7.按照權利要求1所述的方法，其中在所述形成步驟(c)中，所述擴散區位於基極-集電極結附近。
8.按照權利要求1所述的方法，其中所述形成步驟(c)還包括形成使所述擴散區和所述基極隔離的輕摻雜的集電極。
9.按照權利要求1所述的方法，其中所述形成步驟(c)包括形成異質結。
10.按照權利要求9所述的方法，其中形成異質結的所述步驟包括在集電極上沉積含SiGe層，含SiGe層包括鄰接單晶區的多晶區。
11.按照權利要求10所述的方法，其中所述形成步驟(d)包括在含SiGe層上形成圖案絕緣體，其中所述圖案絕緣體包括暴露一部分所述單晶區的開孔，和在所述圖案絕緣體上及在所述開孔中形成發射極多晶矽。
12.按照權利要求10所述的方法，其中所述單晶區的多個部分被摻雜，以便在其中形成非本徵基極區。
13.按照權利要求1所述的方法，其中在所述形成步驟(a)中，藉助向基體中的離子注入或者通過在基體上外延生長所述下集電區，形成所述下集電區。
14.一種雙極型電晶體，包括發射極，基極，集電極，基極-發射極結和基極-集電極結，其中所述集電極包括下集電區和介於所述下集電區與所述基極-集電極結之間的擴散區，其中所述擴散區具有足夠窄的垂直寬度，足以避免降低集電極-基極擊穿電壓，和足夠高的摻雜，當基極-發射極結被正向偏置時，足以限制基極加寬。
15.按照權利要求14所述的雙極型電晶體，其中通過限制基極加寬，所述擴散區使電晶體的速度更高。
16.按照權利要求14所述的雙極型電晶體，其中所述下集電區位於半導體基體上。
17.按照權利要求14所述的雙極型電晶體，其中所述擴散區的摻雜濃度約為8E16～2E17cm-3。
18.按照權利要求14所述的雙極型電晶體，其中電晶體包括異質結，其中所述異質結包括矽基體上的含SiGe基極層。
19.按照權利要求18所述的雙極型電晶體，其中所述含SiGe基極層包含鄰接單晶區的多晶區。
20.按照權利要求19所述的雙極型電晶體，其中所述發射極包括通過圖案絕緣體中的開孔接觸一部分所述單晶區的多晶矽。
21.按照權利要求19所述的雙極型電晶體，其中所述單晶區包括非本徵基極區和本徵基極區。
全文摘要
提供一種提高異質結雙極型器件的速度，而不會對該器件的耐久性產生負面影響的方法。所述方法包括下述步驟形成至少包括雙極型器件區的結構，所述雙極型器件區至少包括形成於下集電區區(12)上的集電極區(14)；和在集電極區內形成n型摻雜區，其中n型摻雜區(18)的垂直寬度小於200納米(2000埃)，最大濃度小於所述集電極區的最大濃度。本發明還提供一種製備異質結雙極型電晶體器件的方法以及所述器件本身，所述異質結雙極型電晶體器件可用在各種應用中，包括用作行動電話機的組件，個人數字助手的組件以及要求速度和耐久性的其它類似應用。
文檔編號H01L21/331GK1535481SQ02810559
公開日2004年10月6日 申請日期2002年5月20日 優先權日2001年5月25日
發明者傑弗利·約翰森, 艾爾文·約瑟夫, 維德亞·拉瑪查德蘭, 拉瑪查德蘭, 約瑟夫, 傑弗利 約翰森 申請人:國際商業機器公司