碼分復用光接入網絡系統的製作方法

2023-06-02 23:57:31

專利名稱：碼分復用光接入網絡系統的製作方法
技術領域：
本發明涉及在PON (Passive Optical Network)中，用於經營者和加 入者以碼分復用(CDM: Code Division Multiplexing)方式進行通信的 光接入網絡系統.背景技術把經營者(以下也稱為"中心局")與多個加入者(以下也稱為"用戶") 通過PON連接而構成的光接入網絡系統受到了關注。在以下的i兌明中，也 把經營者側的裝置稱為光線路終端裝置(Optical Line Terminal: OLT), :fc^a入者側的裝置稱為光終端裝置(Optical Network Unit: ONU)。所謂PON是在光纖傳輸路的途中連接作為無源元件的光合/分路器 (star coupler),把一條光纖傳輸路分支成多條光纖傳輸路，並以該光 合/分路器為中心星型連接多個光終端裝置的網絡。通過在連接中心局與 用戶之間的網絡中採用P0N，能夠由多個用戶共享中心局與光合/分路器之 間的光纖傳輸路，從而能夠抑制設備的成本。在P0N系統中，為了能夠高效率利用通信資源，最大效率服務成為主 流。但是在PON系統中提供的應用服務中，為了同時執行語音(電話)服 務、映像服務、數據通信服務等，作為語音和映像通信用，需要確保最低 限度的頻帶。另外，在企業內構建的PON網絡中，有時為了進行4^據庫的 更新，暫時地需要大容量通信。這樣，為了對應PON網絡的利用狀況，始 終保持效率良好的通信，需要進行合理的頻帶控制和使用頻帶的管理。因此，^Hf了一種時隙分配控制裝置(例如參照專利文獻l)，其中光 線路終端裝置根據每個光終端裝置在動作中的等待信息量、或等待信息量 的增加量，對各個光終端裝置進行時隙分配，從而能夠進行高效率的頻帶 控制。根據該時隙分配控制裝置，首先，光線路終端裝置對於所有光終端 裝置，要求發送l個時隙以上的個別管理時隙，另一方面，各個光終端裝 置在被光線路終端裝置要求發送個別管理時隙的時刻，向光線路終端裝置
通知光終端裝置的等待信息量。光線路終端裝置根據從各光終端裝置通知的等待信息量，進行下一個 幀的時隙分配。針對各光終端裝置的分配容量例如被決定為與等待信息量 成比例。或者，採用以分配最低容量的方式進行修正、或分配分配值的超 過部分、或根據被分配了最低容量以上的終端均等地分配等方法，決定針 對各光終端裝置的分配容量。上述的裝置，其控制簡便，而且能夠對每個光終端裝置進行與被分配 的容量對應的計費處理。另外，公開有一種能夠根據傳輸量的變化高效率地進行時隙分配的動態時隙分配系統(例如，參照專利文獻2)。該動態時隙分配系統是利用 P0N將多個光終端裝置與一個光線路終端裝置連接的系統，其採用了輪詢 (Polling)方式。所謂輪詢方式是光線路終端裝置對各光終端裝置順序 地詢問是否有發送要求的方式。光線路終端裝置雖然能夠始終向各光終端 裝置發送數據，但各光終端裝置只有在收到要求確認的情況下，才能向光 線路終端裝置發送數據。即，在動態時隙分配系統中，光終端裝置具有向光線路終端裝置進行 輪詢要求的單元，光線路終端裝置具有識別從光終端裝置發送來的輪詢要 求，且根據輪詢等待信息量把時隙分配到最低保障輪詢的空閒區域中的單 元。由此，構成為作為利用PON把多個光終端裝置和一個光線路終端裝置 連接的系統M，能夠動態地高效地進行時隙的分配。該動態時隙分配系統，如上述那樣，是通it^各光終端裝置中保障最 低限的頻帶，根據空閒頻帶等的信息，對各光終端裝置開放必要的頻帶， 從而能夠動態控制頻帶的系統。即，可以說，該系統是致力於可高效率利 用通信資源的系統。[專利文獻l]:日本特開平10-107755號乂^報[專利文獻2]:曰本專利第3490583號>5^報但是，在上述的時隙分配控制裝置中，為了能夠傳輸各種數據包長度 的翁:據包，需要ii行用於教:據包的分離或合成的控制。而且，需要對用於
數據包的分離的分割信號進行延遲控制。但是，在時隙分配控制裝置中， 難以進行用於這些分離或合成的控制、以及分割信號的延遲控制。另外，在上述的動態時隙分配系統中執行的方法，在特定的用戶一直 使用大容量的頻帶的情況下，當其他用戶暫時需要大容量的頻帶時，將發 生不能應對的事態。發明內容因此，本發明的目的是，提供一種採用了頻帶控制和使用頻帶管理的 碼分復用光接入網絡系統，該系統能夠對各種長度的數據包信號進行處 理，而且，即使在其他用戶暫時需要大容量頻帶的情況下也能夠應對。本發明是一種光接入網絡系統，在被設置在經營者側的裝置、即光線 路終端裝置與被設置在用戶側的裝置、即光終端裝置之間，進行基於碼分 復用方式的雙向光通信。光線路終端裝置與多個光終端裝置，通過光纖傳 輸路、光合/分路器以及多個分支光纖傳輸路被連接。在光纖傳輸路的其 一端設有光合/分路器，光線路終端裝置與該光纖傳輸路的另一端連接。 而且，該光纖傳輸路通過光合/分路器被分支成多個分支光纖傳輸路，該 分支光纖傳輸i^自分別與一個光終端裝置連接。為了達到上述的目的，根據本發明的主要宗旨，提供具有以下結構的 碼分復用光接入網絡系統。裝置和多個光終端裝置分別具有以下的^徵。 '' ，'光線路終端裝置具有頻帶控制部和頻帶分配部，頻帶控制部具有與 光終端裝置的數量相等個數的信號轉換器對。另外，光終端裝置具有頻帶 控制部和頻帶分配部，頻帶控制部具有1組信號轉換器對。光線路終端裝置和光終端裝置的各個信號轉換器對，作為分別具有通 信頻帶可變控制功能的1組可變串/並轉換部和可變並/串轉換部的組而被 設置。頻帶分配部，具有多個編碼器(以下也稱為編碼器組。)，對從可變 串/並轉換部輸出的並行信號進行編碼；多個解碼器(以下也稱為解碼器 組。)，對被輸入到可變並/串轉換部的並行信號進行解碼。另外，頻帶分 配部具有對從編碼器組輸出的並行信號進行多路復用的並行信號合成器、 和為了生成被輸入到解碼器組的並行信號將串行信號進行分割的串行信 號分配器。為了構成本發明的碼分復用光接入網絡系統，光線路終端裝置最好具有與光終端裝置的數量相等個數的PHY/MAC (Physical Layer/Media Access Control Layer:物理層/介質接入控制層)接口 、和光電轉換器。 另外，每個各光終端裝置最好具有PHY/MAC接口、和光電轉換器。光線路終端裝置所具有的PHY/MAC接口 ，具有對從連接有本發明的碼 分復用光接入網絡系統的外部網絡、即城域網(Metropolitan Area Network)輸入到第三層交換機的串行信號、和從第三層交換機輸出的串 行信號進行4B5B轉換的功能。即，第三層交換機具有把從光線路終端裝 置輸出的被進行了 4B5B轉換的串行信號發送到外部的城域網等，和M到光終端裝置的功能。第三層交換機具有OSI (Open System Interconnection)參照模型的 第3層的路由功能、和OSI參照模型的第2層的轉送功能(介質接入控制 功能)。PHY/MAC接口具有作為OSI參照模型的介質接入控制層、即第2層 和作為OSI參照模型的物理層、即第1層的接口的功能。光線路終端裝置和光終端裝置各自具有的光電轉換器M輸入到光線 路終端裝置和光終端裝置各自具有的頻帶分配部的信號轉換成電信號，並 且M頻帶分配部輸出的信號轉換成光信號。可變串/並轉換部最好具有分支電路(多路信號分離器 demultiplexer),第1緩衝電路、第1緩衝電路組、可變串/並轉換器控 制器。分支電i^a串行信號轉換成並行信號。第1緩衝電路暫時M串行 信號並輸入到分支電路。第l緩衝電路組暫時保存從分支電路輸出的並行 信號並輸入到頻帶分配部。可變串/並轉換部控制部優選具有分支電路 控制信號生成器、高速可變時鐘信號生成器和延遲時鐘信號生成器。可變 串/並轉換部控制部向分支電路、第1緩衝電路和第1緩衝電路組供給控 制信號。
另外，可變並/串轉換部優選具有多路復用電路(多路復用器 multiplexer )、第2緩衝電路組、第2緩衝電路、可變並/串轉換部控制 部。多路復用電路fc並行信號轉換成串行信號。第2緩衝電路組暫時^ 從頻帶分配部所具有的解碼器組輸出的並行信號並輸入到多路復用電路。 第2緩衝電路暫時#^從多路復用電#出的串行信號並輸出。可變並/ 串轉換部控制部，優選具有多路復用電路控制信號生成器、高速可變時 鍾信號生成器、和延遲時鐘信號生成器。可變並/串轉換部控制部向多路 復用電路、第2緩衝電路以及第2緩衝電路組供給控制信號。根據本發明的碼分復用光接入網絡系統，光線路終端裝置和光終端裝 置分別具有頻帶控制部和頻帶分配部。而且，頻帶控制部設有由可變串/ 並轉換部和可變並/串轉換部的組構成的信號轉換器對。從城域網等連接有本發明的碼分復用光接入網絡系統的外部輸入到光 線路終端裝置中的數據包信號等的串行信號，通過頻帶控制部所具有的可 變串/並轉換部被轉換成並行信號。即，在可變串/並轉換部中，所謂串行 信號的1個輸入信號被轉換成所謂並行信號的多個(i殳n為1以上的整數， 設n個。)輸出信號組。在以下的說明中，M可變串/並轉換部輸出的構成輸出信號組的輸出 信號的個數n設為並行數。另外，從分支電路等輸出的並行信號，由於是 並的多個輸出信號的集合，所以稱為輸出信號組是正確的，但在不產生混 淆的範圍內，有時簡稱為輸出信號。例如，有時取代"從可變串/並轉換 部輸出的構成並行信號的多個輸出信號分別被輸入到頻帶分配部"的記 載，而簡略為"從可變串/並轉換部輸出的輸出信號被輸入到頻帶分配部。" 同樣，被輸入到多路復用電路等的並行信號，雖然稱為輸入信號組是正確 的，但有時也只簡略為輸入信號。從可變串/並轉換部輸出的輸出信號被輸入到頻帶分配部。頻帶分配部 具有由對從可變串/並轉換部輸出的並行信號進行編碼的多個編碼器構成 的編碼器組，構成並行信號的多個輸出信號被逐一輸入到構成該編碼器組 的編碼器中，並被進行編碼。在並行數為n的並行信號的情況下，n個輸出信號的每個被並行地逐一併行地輸入到頻帶分配部所具有的構成編碼 器組的n個編碼器中，並被進行編碼。
在被輸入到頻帶控制部所具有的可變串/並轉換部中的串行信號(例如 數據包信號)在時間軸上的長度較長的情況下，設定大的並行數，另外， 在數據包信號較短的情況下，設定小的並行數。即，通過根據被輸入到光線路終端裝置中的數據包信號的長度，設定 可變串/並轉換部的並行數，可將各種長度的數據包信號轉換成並行信號。 換言之，也可以說光線路終端裝置所具有的可變串/並轉換部具有通信頻 帶可變控制功能。因此，根據本發明的光接入網絡系統，能夠處理各種長 度的數據包信號。利用該通信頻帶可變控制功能，可進行使用頻帶管理。光線路終端裝置的頻帶控制部設有與光終端裝置的數量相等個數的信 號轉換器對，光終端裝置的頻帶控制部設有1組信號轉換器對。而且，光 線路終端裝置和光終端裝置所具有的各個頻帶分配部具有對從可變串/並 轉換部輸出的並行信號進行編碼的編碼器組、和對被輸入到可變並/串轉 換部的並行信號進行解碼的解碼器組。從編碼器組輸出的並行信號通過並行信號合成器被進行多路復用，從 解碼器組輸出的串行信號通過串行信號分配器被進行分割。從光線路終端 裝置向光終端裝置傳輸的信號、或從光終端裝置向光線路終端裝置傳輸的 信號都是對於利用編碼器將並行信號編碼後的信號進行了多路復用後的 碼分復用信號。即，從光線路終端裝置向光終端裝置傳輸的信號是，通過被光線路終 端裝置的頻帶分配部所具有的編碼器組進行編碼，且被多路復用，而轉換 成串行信號的碼分復用信號。換言之，從光線路終端裝置向光終端裝置傳輸的信號在被光線路終端裝置的頻帶分配部所具有的編碼器組進行了編碼並被輸出的階段，《:被編碼的並行信號，但通過由並行信號合成器進行 多路復用，而成為轉換成串行信號的碼分復用信號。該碼分復用信號在光終端裝置中^L接收，並通過被輸入到光終端裝置 的頻帶分配部所具有的串行信號分配器，且被進行分割，而轉換成並行信 號。剛從串行信號分配器輸出的並行信號，是編碼後的狀態的並行信號。 該編碼後的狀態的並行信號由頻帶分配部所具有的解碼器被進行解碼。該轉換部，並被轉換成串行信號。
從光終端裝置向光線路終端裝置傳輸的信號與上述從光線路終端裝置 向光終端裝置傳輸的信號同樣，通過被光終端裝置的頻帶分配部所具有的 編碼器進行編碼，且多路復用，而成為被轉換成串行信號的碼分復用信號。 該碼分復用信號，在光線路終端裝置中被接收，通過被輸入到光線路終端 裝置的頻帶分配部所具有的串行信號分配器並被進行分割，而被轉換成並 行信號，且通過頻帶分配部所具有的解碼器被解碼。該解碼後的並行信號 被輸入到光線路終端裝置的頻帶控制部所具有的可變並/串轉換部，並被 轉換成串行信號。假設在被分配了某個特定的光終端裝置的用戶暫時需要大容量頻帶的 情況下，對於與該光終端裝置對應的光線路終端裝置的信號轉換器對和該 光終端裝置所具有的信號轉換器對設定多的並行數。這樣，即使在用戶暫 時需要大容量的頻帶的情況下，也能夠應對光線路終端裝置與被分配給該用戶的光終端裝置之間的信號i)UL。即，可實現頻帶控制和使用頻帶管理。光線路終端裝置，例如通過藉助第三層交換機與本發明的碼分復用光 接入網絡系統的外部網絡(城域網)連接，可實現以下的功能。通過第三 層交換機，容易實現本發明的碼分復用光接入網絡系統與城域網等的連 接。利用第三層交換機所具有的路由功能，能夠在具有不同網絡地址的多 個子網絡(與本發明的碼分復用光接入網絡系統相同種類的系統)之間相 互地進行基於數據包的通信。光線路終端裝置和光終端裝置分別具有具備了 4B5B轉換功能的 PHY/MAC接口，由此，即使在輸入到本發明的碼分復用光接入網絡系統的、 或從其輸出的2值數字串行信號是同一值(1或0的值)連續的數位訊號 的情況下，也轉換成同一值不連續的數位訊號。因此，例如可避免因在構 成數據包信號的2值數字串行信號中包含同一值連續的部分而產生的難以 抽出同步信號等固有的問題.PHY/MAC接口起到作為0SI參照模型的介質接入控制層、即第2層和 OSI參照模型的物理層、即第l層的接口的功能，由此，能夠實現第三層 交換機與可變串/並轉換部的連接、和第三層交換機與可變並/串轉換部的 連接。另外，光線路終端裝置和光終端裝置分別具有光電轉換器，由此，將
從頻帶分配部輸出的電碼分復用信號轉換成光碼分復用信號，且將光碼分 復用信號轉換成電碼分復用信號並輸入到頻帶分配部。通過該光電轉換功能，可利用PON將光線路終端裝置和光終端裝置連接。可變串/並轉換部通過具有分支電路、第l緩衝電路、第l緩衝電路組、 可變串/並轉換部控制部，可實現以下的功能。從PHY/MAC接口輸出的串 行信號首先被輸入到第l緩衝電路並被暫時保存。將該串行信號根據從第 1高速可變時鐘信號生成器輸出的高速可變時鐘信號，從第1緩衝電# 出並輸入到分支電路。在分支電路中，該串行信號被轉換成並行信號。從 分支電膝輸出的並行信號被輸入到第l緩衝電路組，並被暫時保存。關於詳細的情況將在後面說明，但是，根據被輸入到第l緩衝電路的、 從可變串/並轉換部控制部提供的讀出信號的設定方法，能夠設定將從 PHY/MAC接口輸出的串行信號轉換成並行數為幾的並行信號。例如，在以 轉換成並行數為3的並行信號的方式來設定讀出信號的情況下，只要設定 為，在並行信號的通信速度、即P0N速率(與低速時鐘信號的頻率對應。) 的一個周期的範圍內，將串行信號的通信iUL、即接口速率(與高速時鐘 信號的頻率對應。)的時鐘脈衝，從P0N速率的1個周期的先頭位置開始 連續生成3個即可。因此，由於能夠轉換成與該時鐘脈衝數量相等的並行 數的並行信號，所以通iti^擇該時鐘脈衝的數量，能夠使通信頻帶可變。 即，可實現具有通信頻帶可變控制功能的串/並轉換。另外，可變並/串轉換部通過具有多路復用電路、第2緩衝電路組、第 2緩衝電路、可變並/串轉換部控制部，可實現以下的功能。從頻帶分配部 的解碼器組輸出的並行信號首先被輸入到第2緩衝電路組，並被暫時保存。 將該並行信號根據從第2高速可變時鐘信號生成器輸出的高速可變時鐘信 號，從第2緩衝電路組輸出並輸入到多路復用電路。在多路復用電路中， 將該並行信號轉換成串行信號。從多路復用電5 出的串行信號被輸入到 第2緩衝電路，並被暫時保存。關於可變並/串轉換部中的從並行信號向串行信號的轉換，將在後面詳 細說明，但與上述的從串行信號向並行信號的轉換的情況相同。即，根據 被輸入到第1緩衝電路中的、從可變串/並轉換部控制部提供的讀出信號 的設定方法，無論並行ltA幾的並行信號都能夠轉換成串行信號。即，可 實現具有通信頻帶可變控制功能的並/串轉換。


圖l是碼分復用光接入網絡系統的概略結構框圖。圖2是可變串/並轉換部的概略結構框圖。圖3是用於說明可變串/並轉換部的動作的時序圖。圖4是可變串/並轉換部的概略電路圖。圖5是用於說明以可變串/並轉換部的分支電路為中心的動作的時序圖。圖6是可史並/串轉換部的概略結構框圖。圖7是用於說明可變並/串轉換部的動作的時序圖。圖8是可變並/串轉換部的概略電路圖。圖9是用於說明以可變並/串轉換部的多路復用電路為中心的動作的 時序圖。圖IO是控制信號生成電路的概略電路圖。圖ll是用於說明控制信號生成電路的動作的時序圖。圖中10-光線路終端裝置(Optical Line Terminal); 12、 38、 40、 112、 152-頻帶分配部；12-1、 54、 56、 114-編碼器組;12-2、 58、 60、 154-解碼器組；14、 42、 44-頻帶控制部；14-1、 14-2-信號轉換器對； 16-1、 16-2、 62、 64-PHY/MAC接口； 18-第三層交換機；20、 22、 66、 68 - 1000Base-T乙太網;24-1、 24-2 -分支光纖傳輸路;26-1、 48-1、 52-1 -並行信號合成器；26-2、 48-2、 52-2 -串行信號分配器；28、 46、 50-光電轉換器；30-光纖傳輸路；32-光合/分路器；34、 36 -光終端裝置 (Optical Network Unit); 70、 72 -收發信號處理部；74-城域網；80 -可變串/並轉換器；82-第l緩衝電路；84、 160-分支電路；86-第l 緩衝電路組；88-可變串/並轉換部控制部；90、 130-高速可變時鐘信號 生成器；92、 132-高速時鐘信號生成器；94 -分支電路控制信號生成器; 96、 136-延遲時鐘信號生成器；98、 138-分頻器；100、 140-頻帶管理
器；102、 142-命令總線接口； 104、 144-計時器；106、 146-存儲器； 110、 150-PHY/MAC接口； 120 -可變並/串轉換部；122-第2緩衝電路； 124、 166-多路復用電路；126-第2緩衝電路組；128-可變並/串轉換 部控制部；134-多路復用電路控制信號生成器；160A、 160B、 166A、 182 -與門組；162-第1堆棧存儲器(FIFO-l); 164-第1堆棧存儲器組； 166B、 184-或門；168 -笫2堆棧存儲器(FIFO-2 ); 170-第2堆棧存儲 器組；172、 178-控制信號生成部；174-2位計數器；176-移位寄存器； 180-與非門組；186-與門；188-觸發器電路；190 -控制信號生成電路。
具體實施例方式
下面，參照附圖，對本發明的實施方式進行說明。另外，各圖只是表 示本發明涉及的一個構成例，只是以能夠理解本發明的程度概略性表示各 個構成要素的配置關係，本發明不受圖示例的限定。另外，在以下的"^兌明 中，雖然有時假定特定的並行數，使用特定的電路部件等，但這些只是優 選例的一種，因此，不受這些的任何限定。在各圖中，雖然使用沿著信號
符號，但也^省略沿著信號傳輸路的箭頭而直接在傳輸路中標記識別在該 傳輸路中傳播的信號的識別編號或識別符號的情況。另外，在各圖中，有 時也對於相同的構成要素標記相同的編號來表示，且省略其重複的說明。
〈碼分復用光接入網絡系統>
參照圖1，說明本發明的碼分復用光接入網絡系統的結構及其動作。 圖l是本發明的碼分復用光接入網絡系統的概略方框結構圖。在圖1中， 假定加入者數(用戶數)為2個的情況、即光終端裝置為2臺的情況，但 不限於2臺，多少臺都是一樣。另外，為了識別多個光終端裝置，有時也 :fc^分配了第l信道的光終端裝置設為0而-l、 M分配了第2信道的光 終端裝置設為ONU-2進行說明。即，光終端裝置34是ONU-l，光終端裝置 36是ONU-2。由於0NU-1和0NU-2具有相同的結構，所以在以下的說明中， 在說明0NU-l和0NU-2的結構時，在不發生混淆的範圍內，有時只單純標 記為光終端裝置，不區別兩者地進行i兌明。
本發明的碼分復用光接入網絡系統是，在設置在經營者側的裝置、即 光線路終端裝置10與設置在用戶側的裝置、即ONU-1和ONU-2之間，進
行基於碼分復用方式的雙向光通信的光接入網絡系統。以下，有時也將光
線路終端裝置10稱為0LT。 0LT與多個光終端裝置(0NU-1和0NU-2 )通 過光纖傳輸路30、光合/分路器32和多個分支光纖傳輸路(分支光纖傳輸 路24-1和24-2 )被連接。光纖傳輸路30，在其一端設有光合/分路器32， 該光纖傳輸路30的另一端與光線路終端裝置10連接。另外，該光纖傳輸 路30通過光合/分路器32被分支為分支光纖傳輸路24-1和分支光纖傳輸 路24-2，該分支光纖傳輸路24-1和24-2分別與0冊-l和0NU-2連接。
本發明的碼分復用光接入網絡系統的特徵是，光線路終端裝置10具有 頻帶控制部14和頻帶分配部12，頻帶控制部14具有與光終端裝置數彭這 裡是2個)相等個數的信號轉換器對。在圖l所示的例中，由於光終端裝 置的數量為2個，所以具有信號轉換器對14-1和14-2。另外，0NU-1和 0NU-2分別具有頻帶控制部42和44、以及頻帶分配部38和40。頻帶控制 部42和44分別具有1組信號轉換器。
光線路終端裝置10、 0NU-1和0NU-2各自具有的頻帶控制部、頻帶分 配部、以及信號轉換器對具有相同的結構。因此，在光線路終端裝置10 的結構說明中說明這些結構，在0NU-l和0NU-2的結構說明中，省略其說 明。
在光線路終端裝置10中具有的信號轉換器對14-1和14-2，分別由各 自具有通信頻帶可變控制功能的1組可變串/並轉換部及可變並/串轉換部 的組構成。例如，信號轉換器對14-1作為可變串/並轉換部14-1-a和可 變並/串轉換部14-l-b的組而構成。如圖1所示，信號轉換器14-2也是 同樣。
頻帶分配部12具有由編碼器1 ~ 8構成的編碼器組和由編碼器9 ~ 16 構成的編碼器組。由編碼器1 ~ 8構成的編碼器組;l對應0NU-1而具備的 編碼器組，由編碼器9 ~ 16構成的編碼器組;l對應0UN-2而具備的編碼器 組。由於各個編碼器組的結構及其動作相同，所以這裡i兌明對應光終端裝 置34 (0NU-1)而具備的編碼器組。此外，在圖1中，省略編碼器2 7和 編碼器10~15而進行表示。另外，關於解碼器，也同樣地省略解碼器2~ 7和解碼器10 ~ 15而進行表示。
向編碼器組(由編碼器1 ~ 8的多個編碼器構成。)輸入從可變串/並轉
換部14-l-a輸出的並行信號15-1。根據從PHY/MAC接口 16-l提供給可變 串/並轉換部14-l-a的串行信號17-1的長短決定並行信號15-1的並行數。 因此，串行信號17-1越長，從可變串/並轉換部14-l-a提供給構成編碼 器組的編碼器1~8的並行數被設定得越大，輸入並行信號的編碼器的個 錢多。
即，在串行信號17-1的長度充分短的情況下，只要把並行數設定為1 即可，在這種情況下，輸入並行信號的編碼器只有編碼器1.另一方面， 隨著串行信號17-1的長度變長，並行數按順序增大設定為2~8，據此， 並行信號被輸入到編碼器1和2、編碼器1、 2、和3、編碼器1、 2、 3、 和4、最大被輸入到1 ~8的全部。在圖1所示的頻帶分配部12中，對應 串行信號17-1的長度，最大可把並行IW更定為8。
另外，頻帶分配部12具有由解碼器1 8構成的解碼器組、和由解碼 器9~16構成的解碼器組。由解碼器1~8構成的解碼器組;l對應0NU-1 的編碼器1~8而具備的解碼器組，由解碼器9~16構成的解碼器組是對 應0NU-2的編碼器9 - 16而具備的解碼器組。由於這些解碼器組的結構和 動作都相同，所以，這裡說明對應0冊-l而具備的解碼器組。
從解碼器組(由解碼器1 ~ 8的多個解碼器構成。)向可變並/串轉換部 14-l-b輸入並行信號15-2。從光電轉換器28輸出的串行信號，是將從 0NU-1和0NU-2編碼、多路復用並傳輸來的光碼分復用信號進行光電轉換， 並作為電碼分復用信號而生成的信號。電碼分復用信號由串行信號分配器 26-2進行強度分割，並被分別輸入到解碼器1 ~ 16。
對每個解碼器1 ~ 8所設定的編碼與對0UN-1所具有的每個編碼器1 ~ 8所設定的編碼相等。而且，對每個解碼器9 ~ 16所設定的編碼與對0UN-2 所具有的每個編碼器9 16所設定的編碼相等。即，對於光線路終端裝置 10所具有的解碼器i所設定的編碼與對於ONU-1所具有的編碼器i所設定 的編碼相等，對於光線路終端裝置10所具有的解碼器j所設定的編碼與 對於ONU-2所具有的編碼器j所設定的編碼相等。這裡，i是1 ~ 8的^ 的整數，j是9 ~ 16的全部的整數。
此外，對OLT所具有的編碼器1~16設定相互不同的編碼。而且，與 針對這些編碼器1 ~ 16所設定的編碼對應，來對0NU-1和ONU-2所具有的
解碼器1 ~ 16設定編碼。同樣對於0NU-1和0而-2所具有的編碼器1 ~ 16 設定相互不同的編碼。而且與對這些編碼器1~16所設定的編碼對應，來 對OLT所具有的解碼器1 ~ 16設定編碼。
另外，0LT所具有的頻帶分配部12具有並行信號合成器26-l，將從 由編碼器1 ~ 16構成的編碼器組輸出的並行信號進行多路復用；串行信號 分配器26-2，為了生成輸入到由解碼器1 ~ 16構成的解碼器組的並^ft信號， 分割串行信號。ONU-1所具有的頻帶分配部38，具有並行信號合成器48-1， 將從由編碼器1~8構成的編碼器組輸出的並行信號進行多路復用；串行 信號分配器48-2，為了生成輸入到由解碼器1 ~ 8構成的解碼器組的並行 信號，分割串行信號。0而-2所具有的頻帶分配部40，具有並行信號合 成器52-1，將從由編碼器9 ~ 16構成的編碼器組輸出的並行信號進行多路 復用；串行信號分配器52-2，為了生成輸入到由解碼器9 16構成的解碼 器組的並行信號，分割串行信號。
OLT具有PHY/MAC接口 16-1和16-2。 一般的情況下，希望PHY/MAC 接口具有與光終端裝置數量相等的個數。圖l所示的本發明的碼分復用光 接入網絡系統，由於;l具有2個光終端裝置的系統，所以OLT具有2個 PHY/MAC接口 。PHY/MAC接口 16-1和16-2分別通過1000Base-T乙太網(注 冊商標，以下同樣)20和22與第三層交換機18連接。即，通過第三層交 換機18， PHY/MAC接口 16-l和16-2與外部網絡、即城域網74連接。
另外，0NU-1和ONU-2分別具有PHY/MAC接口 62和64。 PHY/MAC接口 62和64分別通過1000Base-T乙太網66和68,與0NU-1和ONU-2的^ML 信號處理部70和72連接。
OLT所具有的光電轉換器28將從光纖傳輸路30提供的光碼分復用信 號31轉換成電碼分復用信號，並進供給串行信號分配器26-2。在串行信 號分配器26-2中將該電碼分復用信號進行強度分割，並作為並行信號輸 出，提供給頻帶分配部12所具有的解碼器組12-2。另外，從頻帶分配部 12所具有的編碼器組12-1輸出的並行信號被輸入到並行信號合成器 26-1，並被作為串行信號輸出，且輸入到光電轉換器28。光電轉換器28 將該串行信號轉換成光串行信號29，並輸出到光纖傳輸路30。
光電轉換器28具有把從光纖傳輸路30提供的光碼分復用信號31轉換
為電碼分復用信號的功能、和把從並行信號合成器26-1輸出的串行信號 轉換為光串行信號29的功能。即，起到:fc^入到0LT所具有的頻帶分配 部12的信號轉換成電信號，以及M頻帶分配部12輸出的信號轉換成光 信號的作用。
這裡，把光形態的串行信號記述為光串行信號，以區別電形態的串行 信號。在以後的記栽中，在同樣需要區別光形態的串行信號和電形態的串 行信號時，也把光形態的串行信號記述為光串行信號加以區別。
0NU-1所具有的光電轉換器46把從光纖傳輸路24-1提供的光碼分復 用信號41-1轉換成電碼分復用信號，並4^供給串行信號分配器48-2。在 串行信號分配器48-2中通過對該電碼分復用信號進行強度分割，使其成 為並行信號，並提供給頻帶分配部38所具有的解碼器組58。另外，從頻 帶分配器38所具有編碼器組54輸出的並行信號被輸入到並行信號合成器 48-1，並被作為串行信號輸出，且被輸入到光電轉換器46。光電轉換器 46把該串行信號轉換成光串行信號43-1，並輸入到分支光纖傳輸路24-1。
即，光電轉換器46起到4a^t輸入到0NU-1所具有的頻帶分配部38的 信號轉換成電信號，以及M頻帶分配部38輸出的信號轉換成光信號的 作用，而且，同樣地，0NU-2所具有的光電轉換器50起到:fe^L輸入到0NU-2 所具有的頻帶分配部40的信號轉換成電信號，以及M頻帶分配部40輸 出的信號轉換成光信號的作用.
這裡，沿著信號的流路， 一直到到達光終端裝置(0NU-1) 34為止， 對M域網74通過第三層交換機18被要發送到分配了第1信道的光終端 裝置(0NU-1) 34的信號，被中心局、即光線路終端裝置(0LT) 10取得 的情況進行-沈明。
M域網74通過第三層交換機18，被0LT取得的要發送給0NU-1的 信號被輸入到PHY/MAC接口 16-1，進行每4位轉換成5位的數據模式的 4B5B轉換，並被輸入到頻帶控制部14所具有的可變串/並轉換部14-l-a。 然後，從可變串/並轉換部14-l-a作為並行信號15-l被生成並祐:輸出。
此時，並行數根據被OLT取得的要發送到0NU-1的信號的長度，被設 定為從1到8的大小。即，通過根據要發送到0NU-1的信號的長度來設定
可變串/並轉換部的並行數，可將各種長度的要發送到0NU-1的信號轉換 成並行信號。因此，假設在被分配了 0NU-1的用戶暫時需要大容量頻帶的 情況下，對於與0NU-1對應的、0LT的可變串/並轉換部14-1-a和該0NU-1 所具有的頻帶控制部42的可變並/串轉換部42-2，可設定多的並行數。由 此，即使在該用戶暫時需要大容量頻帶的情況下也可以對應。
從可變串/並轉換部14-10a輸出的並行信號15-1,祐^輸入到編碼器組 12-1所具有的編碼器1~8。此時，在並行數為i的情況下，並朽^信號被 輸入到編碼器l i，其他的編碼器不輸入任何信號。這裡，i是l-8的 整數。即，除了並行lb!8的情況以外，在編碼器組12-l所具有的編碼 器1 ~ 8中存在未輸入並行信號的編碼器。
由編碼器組12-1所具有的編碼器1 ~ 8進行編碼後的並行信號被輸入 到並行信號合成器26-1，且被多路復用，並被作為串行信號而輸出，且被 輸入到光電轉換器28。光電轉換器28把該串行信號轉換成光串行信號29， 並輸出到光纖傳輸路30。
在光纖傳輸路30中傳播的光串行信號29,通過光合/分路器32被分 支成為分支光串行信號41-1和41-2，並分別被輸入到0NU-1和0NU-2。 被輸入到ONU-2的分支光串行信號41-2，通過光電轉換器50和串行信號 分配器52-2輸入。這裡，由於對於解碼器組60所具有的解碼器9 16所 i殳定的編碼與對編碼器組12-1所具有的編碼器1 ~ 8所i殳定的編碼不同， 所以不能被解碼，而不能作為信號接收。即，意味著被分配了第2信道的 光終端裝置(ONU-2) 36，不能接收要發送到被分配了第1信道的光終端 裝置(0NU-1) 34的信號。
被輸入到0NU-1中的分支光串行信號41-1在分支光纖傳輸路24-1中 傳播，並被輸入到光電轉換器46中。被輸入到光電轉換器46中的分支光 串行信號41-1被轉換成電碼分復用信號，並被提供給串行信號分配器 48-2。該電碼分復用信號在串行信號分配器48-2中被進行強度分割，並 提供給頻帶分配器38所具有的解碼器組58。
雖然在串行信號分配器48-2中進行強度分割後的並行信號被輸入到 解碼器組58所具有的全部解碼器1 ~ 8中，但在這裡被解碼的只是在發送 側、即OLT所具有的編碼器組12-1中被編碼的信號成分。即，例如，在
由編碼器組12-1作為並行數為6的並行信號而進行了編碼的情況下，只 有由編碼器1 ~ 6編碼的信號成分在解碼器組58所具有的解碼器1 ~ 6中 被分別解碼。被輸入到解碼器7和8的由串行信號分配器48-2強度分割 後的信號成分不會被作為信號而被解碼。不限於並行lb!6的情況，並行 數無論是1~8中的幾，都是同樣。
從解碼器組58輸出的並行信號被輸入到可變並/串轉換器42-2，並被 轉換成串行信號後輸出。由該可變並/串轉換器42-2轉換並輸出的串行信 號，是與從上述的第三層交換機18通過1000Base-T乙太網20，提供給 PHY/MAC接口 16-1的要發送到第l信道的串行信號相同內容的信號。
由可變並/串轉換部42-2轉換並輸出的串行信號63被輸入到PHY/MAC 接口 62，被4B5B轉換，並通過1000Base-T乙太網6被傳輸給^L信號處 理部70。由此，從0LT向0UN-1傳輸的要發送到第1信道的信號，被傳輸 到第1信道的iML信號處理部70。
在上述的說明中，對要發送到第1信道的信號的傳輸#進行了說明， 關於要發送到第2信道的信號的傳輸路徑也是同樣。0LT中，第l信道用 構成部分和第2信道用的構成部分對稱形成。例如，PHY/MAC接口 16-2、 可變串/並轉換部14-2-a、以及編碼器組12-1的編碼器9~16，分別與第 l信道用的PHY/MAC接口 16-1、可變串/並轉換部14-1-a、以及編碼器組 12-1的編碼器1~8對應。因此，在上述的說明中，只要在出現第l信道 用的PHY/MAC接口 16-1、可變串/並轉換部14-1-a、以及編碼器組12-1 的編碼器1 8的位置，分別置換為PHY/MAC接口 16-2、可變串/並轉換部 14-2-a、以及編碼器組12-2的編碼器9~16，能夠同樣地說明要發送到第 2信道的信號的傳輸路徑。另外，由於0NU-1與0而-2具有相同的結構， 所以在上述的說明中，只要置換成與0NU-1的構成部分對應的ONU-2的構 成部分，即可同樣說明要發送到第2信道的信號的傳輸路徑。
下面，沿著信號的流路，說明從第2信道的^信號處理部72向0LT 傳輸的第2信道的信號。
從第2信道的收發信號處理部72輸出的第2信道的信號通過 1000Base-T乙太網被輸入到PHY/MAC接口 64，進行把每4位轉換成5位 的數據模式的4B5B轉換，並輸出。從PHY/MAC接口 64被進行4B5B轉換
並輸出的串行信號65被輸入到頻帶控制部44所具有的可變串/並轉換部 44-1，並作為並行信號45-1被生成並輸出。此時，並行數根據從第2信 道的)MC信號處理部72輸出的第2信道的信號的長度，被設定為從1到8 的大小。即，通過根據第2信道的信號的長度來設定可變串/並轉換部的 並行數，可將各種長度的第2信道的信號轉換成並行信號。因此，假設在 被分配了光終端裝置(0NU-2)的用戶暫時地為了向0LT傳輸而需要大容 量頻帶的情況下，對於與0NU-2所具有的頻帶控制部44的可變串/並轉換 部44-1以及0LT所具有的可變並/串轉換部14-2 - b，可設定多的並行數。 這樣，即使在該用戶暫時需要大容量頻帶的情況下也可以對應。從可變串/並轉換部44-1輸出的並行信號45-1,被輸入到編碼器組56 所具有的編碼器9 ~ 16。此時，在並行數為(j+l)的情況下，並行信號被 輸入到編碼器9~ (j+9)，其他的編碼器不輸入任何信號。這裡，j是0-7的整數。即，除了並行ltA8的情況以外，在編碼器組56所具有的編碼 器9 ~ 16中存在未輸入並行信號的編碼器。由編碼器組56所具有的編碼器9 ~ 16進行了編碼的並行信號被輸入到 並行信號合成器52-1中，並被作為串行信號輸出，且被輸入到光電轉換 器50中。光電轉換器50把該串行信號轉換成光串行信號43-2，並輸出到 分支光纖傳輸路24-2。在分支光纖傳輸路24-2中傳播的光串行信號43-2經由光合/分路器 32，作為光串行信號31，在光纖傳輸路30中傳播，並被輸入到OLT所具 有的光電轉換器28中，進行光電轉換，並被作為串行信號輸出。從光電轉換器28輸出的串行信號被輸入到串行信號分配器26-2，並 被進行8分割，然後被分別輸入到解碼器組12-2所具有的解碼器9~16 且被進行解碼，然後作為並行數為8的並行信號15-3被輸出。並行信號 15-3被輸入到信號轉換器對14-2所具有的可變並/串轉換部14-l-c中。 被輸入到可變並/串轉換部14-l-c中的並行信號15-3，被作為串行信號 17-2生成並輸出。串行信號17-2被輸入到PHY/MAC接口 16-2，並被進行 4B5B轉換後輸出，並通過lOOOBase-T乙太網22被輸入到第三層交換機 18。串行信號17-2被進行了 4B5B轉船的串行信號，是具有與從第2信 道的j^Ut信號處理部72輸出的、通過1000Base-T乙太網68被_輸入到光 終端裝置36所具有的PHY/MAC接口 64的向OLT傳輸的第2信道的傳輸信號相同內容的信號。串行信號17-2被進行4B5B轉換，並被輸入到第三層交換機18中的串 行信號通過第三層交換M傳輸到城域網74。由此，從光終端裝置36向 0LT傳輸的第2信道的信號被傳輸到城域網74。在上述的說明中，說明了第2信道的信號從0NU-2向0LT傳輸的情況 的信號傳輸路徑，但關於第1信道信號的傳輸#也是同樣。分配了第2 信道的0NU-2、與分配了第1信道的0NU-1,其結構相同。因此，例如，0NU-1的PHY/MAC接口 62、頻帶控制部42、頻帶分配部 38以及光電轉換器46分別與0NU-2的PHY/MAC接口 64、頻帶控制部44、 頻帶分配部40以及光電轉換器50對應。因此，在上述的說明中，只要置 換與0NU-2的構成部分對應的0NU-1的構成部分，則可對第2信道的信號 的傳輸i^進行同樣的說明。另外，由於OLT的第l信道用的構成部分與 第2信道用的構成部分具有對稱的構造，所以在上述的說明中，只要置換 成與第2信道用的構成部分對應的第l信道用的構成部分，則對於第l信 道的信號的傳輸#可進行同樣的說明。 [結構]下面，參照圖2說明可變串/並轉換部的結構。圖2是可變串/並轉換 部的概略的結構方框圖。圖2所示的可變串/並轉換部，在圖1所示的碼分復用光接入系統的 OLT的頻帶控制部14中，被作為可變串/並轉換部14-1-a以及14-2-a而 設置，在0NU-1的頻帶控制部42中，祐:作為可變串/並轉換部42-1、在 0NU-2的頻帶控制部44中被作為可變串/並轉換部44-1而設置。可變串/並轉換部80具有分支電路84、第l緩衝電路82、第l緩衝電 路組86和可變串/並轉換部控制部88。分支電路84把從第l緩衝電路82 輸出的串行信號gl轉換成並行信號85。並行信號85例如相當於圖1中的 並行信號15-1。第1緩衝電路82被設置在PHY/MAC接口 110與分支電路 84之間，暫時M從PHY/MAC接口 110提供的串行信號el，並作為串行
信號gl輸出.串行信號gl被輸入到分支電路84.第1緩衝電路組86暫 時^M!"從分支電路84輸出的並行信號85，生成並行信號81並輸出。並行 信號81被輸入到頻帶分配部112所具有的編碼器組114。可變串/並轉換部控制部88具有控制信號生成部172、高速時鐘信號 生成器92、和分頻器98。控制信號生成部172具有分支電路控制信號生 成器94、高速可變時鐘信號生成器90和延遲時鐘信號生成器96。在圖2 中，對於控制信號生成部172，為了便於說明其功能，將其分離表示成分 支電路控制信號生成器94、高速可變時鐘信號生成器90、和延遲時鐘信 號生成器96，但如後述那樣，在電路安裝上構成為一體。分支電路控制信號生成器94生成分支電路84的開關切換信號hl，並 提供給分支電路84。高速可變時鐘信號生成器90，生成第1緩衝電路82 的讀出信號fl，並提供給第l緩衝電路82。延遲時鐘信號生成器96,生 成用於把來自分支電路84的輸出信號、即並行信號85寫入第l緩衝電路 組86的寫入信號il-l~ il-8，並提供給第l緩衝電路組86。在圖2中，雖然只表示出1條傳輸從分支電路控制信號生成器94向分 支電路84提供的開關切換信號hl的信號線路，但在實際電路中形成有多 4HT號線。第1緩衝電路組86並列設有8個緩衝電路(1 ~ 8 )而形成，暫時M 並行信號85，並作為並行信號81輸出。在圖2中，雖然表示出第l緩衝 電路組86構成為並列8個緩衝電路的情況，即，並行數的最大值是8的 情況，但並行數的最大值不限於8。在串聯信號el是從OLT向0NU-1或0NU-2發送的發送信號的情況下， 例如，串行信號el相當於從PHY/MAC接口 16-1向可變串/並轉換部14-l-a 提供的串行信號17-1。另外，在串聯信號el是從0NU-1或0NU-2向OLT 發送的發送信號的情況下，例如，串行信號el相當於從光終端裝置36所 具有的PHY/MAC接口 64向可變串/並轉換部44-1提供的串行信號65。第1緩衝電路組86用於M分支電路84輸出的並行信號85暫時M， 並作為並行信號81輸入給頻帶分配部112。這裡，所謂頻帶分配部112是 OLT所具有的頻帶分配部12、或者0NU-1和0NU-2分別具有的頻帶分配部
38和40等的總稱，在圖2中，只圖示了頻帶分配部的一部分。在圖2所 示的可變串/並轉換部控制部88被設置在圖1所示的OLT中的情況下，從 第1緩衝電路組82輸出的並行信號81相當於向頻帶分配部12輸入的並 行信號15-1等。另外，在圖2所示的可變串/並轉換部控制部88被分別 設置在圖1所示的0NU-1和0NU-2中的情況下，從第1緩沖電路組82輸 出的並行信號81相當於分別向頻帶分配部38和40輸入的並行信號45-1 等。此外，關於頻帶管理部100的結構及其動作將在後面說明。[動作]參照圖3，說明可變串/並轉換部80的動作。圖3是用於說明可變串/ 並轉換部80的動作的時序圖。為了便於說明，圖3表示第1緩衝電路組 86的並列緩衝電膝故為8的示例，並假設要處理的信號的並行數為3的情 況進行動作i兌明，但以下的i兌明不限於這些務降而成立。從圖3的最上段的第l段到最下段的第18段所示的時序圖分別如下所述。第1段所示的時間波形(al)是從高速時鐘信號生成器92輸出，提供 給高速可變時鐘信號生成器90的高速時鐘信號的時間波形。另外從高速 時鐘信號生成器92還把同一信號提供給分頻器98、分支電路控制信號生 成器94和延遲時鐘信號生成器96。有時也M高速時鐘信號生成器92輸 出的高速時鐘信號稱為高速時鐘信號al。高速時鐘信號al的頻率與 1000Base-T乙太網的時鐘信號頻率相等。以後，同樣地，對於時序圖的第2段以後所示的表示時間波形的信號， 使用為了識別各個時間波形而附加的記號bl、 cl等，記載為低速時鐘信 號bl、頻帶設定信號cl等。第2段所示的時間波形(bl)是從分頻電路98輸出的低速時鐘信號 bl的時間波形。低速時鐘信號bl是由高速時鐘信號al通過分頻器98分 頻而生成的信號，其頻率與並行信號的通信iUL、即PON速率頻率相等。第3段所示的時間波形(cl)是從後述的頻帶管理部IOO提供的頻 帶設定信號cl的時間波形，是並行數的設定信號。是在控制信號生成部 172中，由高速可變時鐘信號生成器90和延遲時鐘信號生成器96讀取，
為了決定可變串/並轉換中的並行數所使用的信號。在圖3中，表示輸出 用於把並行數設定為3的信號(第3段所示的時間波形中表示了 "3"。)、 然後輸出用於接下來把並行數i殳定為4的信號(第3段所示的時間波形中 表示了 "4"。)的情況。頻帶設定信號cl的具體的信號形式屬於頻帶管理 部100和控制信號生成部172的設計方面的事項。另外，在圖3中雖然只 示出了 1條傳輸頻帶設定信號cl的線路，但也可以設置多條平行的傳輸 路。第4段所示的時間波形(dl)是從PHY/MAC接口 110向第l緩衝電 路82提供的、與後述的從PHY/MAC接口 110輸出的串行信號el同步的高 速時鐘信號dl的時間波形。第5段所示的時間波形(el)是從PHY/MAC接口 IIO輸出的串行信 號el的時間波形。這裡，Dl、 D2和D3等是表示數據的內容的記號。數據 的內容例如以2值數位訊號的形式表示。在實際的通信中，Dl、 D2和D3 等是IP數據包形式的信號。串行信號el根據高速時鐘信號dl被寫入第1 緩衝電路82中。第6段所示的時間波形(fl)如後述那樣，是在高速可變時鐘信號 生成器90中基於高速時鐘信號al以及頻帶設定信號cl而生成的高速可 變時鐘信號f 1的時間波形。高速可變時鐘信號f 1被提供給到第1緩衝電 路82,作為來自第l緩衝電路82的讀出信號而起作用。在表示高速可變時鐘信號fl的時間波形的第6段的圖中，從左端向 右端，首先出現3個時鐘脈衝，間隔5個時隙，再次出現3個時鐘脈衝。 然後，在再間隔5個時隙出現4個時鐘脈衝。在該圖中，用細線的矩形波 表示不存在時鐘脈衝的時隙，用粗線的矩形波表示存在時鐘脈沖的時隙。根據高速可變時鐘信號fl，首先，基於圖3所示的最初的l周期所 包含的3個時鐘脈衝序列，從第1緩衝電路82讀出串行信號el的數據Dl、 D2、 D3，基於下一周期所包含的3個時鐘脈衝序列，讀出串行信號el的 數據D4、 D5、 D6。同樣，基於在其下一個周期所包含的4個時鐘脈衝序列， 讀出串行信號el的數據D7、 D8、 D9、 DIO。第7段所示的時間波形(gl)是從第1緩衝電路82輸出的第1緩衝
電路的輸出信號gl的時間波形。與高速可變時鐘信號fl的矩形時鐘脈衝同步地從第1緩沖電路82輸出作為串行信號el的成分的數據Dl、 D2、…。第8段所示的時間波形(hl)是從分支電路控制信號生成器94輸出 並被提供給分支電路84的開關切換信號hl的時間波形。通過將開關切換 信號hl與高速時鐘信號al同步地提供給分支電路84，在低速時鐘信號 bl的l個周期期間，按P1 P8，依次切換分支電路84的輸出埠。另夕卜， 分支電路84的輸出埠 P1 P8的切換時刻，也和笫l緩衝電路82的輸 出信號gl的讀出時刻同步。笫9、 11以及13段所示的時間波形(il-l、 i1-2及il-3)是由延 遲時鐘信號生成器96生成的分別向第1緩衝電路組86的緩衝電路-1、緩 衝電路-2以及緩衝電路-3提供的延遲時鐘信號il-l、 il-2及il-3的時 間波形。延遲時鐘信號il-l、 i1-2及il-3的頻率與低速時鐘信號bl的 頻率相等。並且,予延遲，以使各自的上升沿(在圖3中，標以向上的 箭頭M示矩形時鐘脈衝的上升沿。)與分支電路84的輸出埠的Pl、 P2 以及P3的切換時刻同步。例如，延遲時鐘信號il-l的上升時刻與開關切換信號hl的分支電 路84的輸出埠的P1同步，且把該時鐘脈衝提供給緩衝電路-1，由此， 在延遲時鐘il-l的1個周期的期間向緩衝電路-1寫入作為串行信號el的 成分的lt據Dl。同樣，延遲時鐘信號il-2、 il-3的上升時刻分別與開關 切換信號hl的分支電路84的輸出埠的P2、 P3同步，且把該時鐘脈衝 提供給緩衝電路-2及緩衝電路-3，由此，分別在延遲時鐘信號i1-2和il-3 的1個周期的期間，向緩衝電路-2、緩衝電路-3寫入作為串行信號el的 成分的數據D2、 D3。關於與其連續的串行信號el的成分的數據D4 D8也 是同樣。這裡，由於對於緩衝電路-4~8，不從分支電路84的輸出口 P4 P8 輸出信號，所以不存在被寫入的信號。第10、 12以及14段所示的時間波形(j1-1、 j1-2和jl-3)分別 是從分支電路84的輸出埠 P1-P3輸出的且被輸入到緩衝電路-l 3的 並行信號成分j1-1、 jl-2和j1-3的時間波形。
第15段所示的時間波形(kl)是從分頻器98輸出並被提供第1緩 衝電路組86的低速時鐘信號kl的時間波形，是與第2段所示的低速時鐘 信號bl相同的信號。低速時鐘信號kl作為用於從第1緩沖電路組86讀 出並行信號81的讀出信號而起作用。從第16段到第18段所示的時間波形(ml-l ~ 3 )分別是根據低速時 鍾信號kl從第l緩衝電路組86讀出並輸出的並行信號成分(ml-l-3) 的時間波形。與低速時鐘信號kl同步，並從第l緩衝電路組86的緩衝電 路-1~3，作為並行信號成分(ml-l~3),並行地輸出數據D1~D3， JUfr 低速時鐘信號kl的接下來的下一個周期，從第1緩衝電路組86的緩衝電 路-1~3，作為並行信號成分(ml-l~3)，並行地輸出數據D4 D6。即， 從PHY/MAC接口 110輸出的串行信號el被轉換成並行數為3的並行信號 81。這裡，由於並行信號81是並行數為3的並行信號，所以在並行信號 成分(ml-l-3)中雖然包含實際的數據，M並行信號成分(邁l-4 ~ 8 ) 中不包含實際的數據。在上述的說明中，雖然是仿照與高速時鐘信號或低速時鐘信號的比 特率相等的比特率的數位訊號的眼圖，如漠式表示數據信號Dl、 D2等的 時間波形，但在實際的通信中，成為高速時鐘信號或低速時鐘信號的比特 率的數倍以上的高比特率的數位訊號的眼圖。在本發明的碼分復用光接入 網絡系統中，與用這些模式眼圖所示的信號的比特率如何無關，上述的說 明都成立。另外，在以下的說明中，仿照數位訊號的眼圖模式表示的時間 波形也是同樣的解釋'至此，如果把參照圖3所示的時間圖所說明的內容進行整理，則可 歸納如下。被輸入可變串/並轉換部80中的串行信號el,首先被輸入第1緩衝 電路82.在第1緩衝電路82中被暫時保存的串行信號el,根據被提供給 第l緩衝電路82的讀出時鐘信號(高速可變時鐘信號fl)，被作為串行信 號gl讀出。此時，在可變串/並轉換部80中，設定為把串行信號gl轉換 成並行數為3的並行信號。因此，只要將高速可變時鐘信號生成器90的 時鐘生成條件設定為，使從高速可變時鐘信號生成器90提供的讀出時鐘 信號fl在PON速率的時隙之間，PON速率的時隙的開始時刻連續，並存在 3個接口速率的時鐘脈衝即可。如圖3所示，在被設定為根據頻帶設定信
號cl轉換成並行數為3的並行信號的期間，連續出現3個讀出時鐘信號 (可變高速時鐘信號fl)的矩形時鐘脈衝。分支電路84以乙太網的接口的時鐘速度連續進行循環切換輸出端 口的動作。即，以接口速率的時鐘信號的l個時鐘所佔的時間間隔從輸出 埠 Pl切換到P2,然後從P2切換到P3，將這樣的動作進行到被切換到 P8，然後繼續進行從P8到Pl、從Pl到P2這樣的依次切換動作。從輸出 埠 Pl切換到P8的周期成為P0N速率的1個周期。如果把由從第1緩衝電路82輸出的串行信號gl所攜帶的數據內容， 在P0N速率的l個周期的期間，按照時間順序排列信號成分，則是(D1、 D2、 D3、 0、 0、 0、 0、 0)的內容。這裡，"0"的位置表示不存在數據。因此，分別從分支電路84的輸出埠 Pl輸出Dl、從P2輸出數據 D2、從P3輸出數據D3， M續的P4、 P5、 P6、 P7和P8沒有任何輸出。 這樣，在串行信號gl的PON速率的1個時隙中所包含的數據(Dl、 D2、 D3 )被轉換成並行信號，並從分支電路84作為並行信號85被輸出。然後， 執行再次把串行信號gl的下一個PON速率的1個時隙中所包含的數據(D4、 D5、 D6)同樣地作為並行信號85輸出的動作。與分支電路84的P1~P8的輸出埠的切換時刻同步地，M遲時 鍾信號生成器96向第1緩衝電路組86提供延遲時鐘信號(這裡，由於把 並行數設為3，所以指il-l ~ 3。 )。 M遲時鐘信號生成器96輸出的延遲 時鐘信號il-l、 i1-2，其時鐘頻率為P0N速率，而且是用於把其延遲值作 為分支電路84的輸出埠的切換時刻而提供給分支電路84的信號。第9、 11和13段所示的時間波形(i1-1、 il-2和il-3)，相對高速可變時鐘信 號fl,各賦予接口速率的1個時隙的延遲(圖3的第9、 11、和13段所 示的時間波形中，用向右的箭頭表示延遲量。)。即，並行信號成分jl-l、 jl-2和jl-3按順序被分別賦予接口速率的1個時隙的延遲。因此，對於第l緩衝電路組86的緩衝電路-1、 -2和-3的寫入分 別在輸出埠 Pl、 P2和P3的切換時刻進行。如第9、 11和13段所示的 時間波形(U-l、 il-2和il-3)所示那樣，在各個延遲時鐘信號(il-l、 il-2和il-3)的上升時刻(向輸出埠P1、 P2和P3的切換時刻)，進行 向緩衝電路-1 ~ 3的數據Dl ~D3的寫入。延遲時鐘信號il-l的下一個上 升時刻是PON速率的1個時隙結束後的針對下一個時隙的輸出埠 Pl的 切換時刻，此時進行數據D4的寫入。這裡，由於不需要向緩衝電路-4~8寫入數據，所以不向這些緩衝 電#供時鐘脈衝。即，不M遲時鐘信號生成器96向緩衝電路4 8提 供時鐘脈衝。為了從第l緩衝電路組86的緩沖電路-1、 -2和-3分別讀出被寫 入的數據D1、 D2和D3，從分頻器98向緩衝電路-1、 - 2和-3提供P0N 速率的時鐘頻率、即讀出時鐘信號kl。該讀出時鐘信號kl是具有圖3的 第15段所示的時間波形的時鐘信號，把這同一信號同時提供給緩衝電路 -1、 -2和-3。其結果，在同一時刻，並行地分別從緩衝電路-1、 2和3 輸出被寫入的數據D1、 D2和D3。由數據D1、 D2和D3並行構成的並行信 號是並行信號81。在進行可變串/並轉換部80中的並行數的變更時，變更由高速可變 時鐘信號生成器90生成的時鐘脈衝數。在圖3所示的示例中，由於^(^設 為並行fcl 3的情況，所以，由高速可變時鐘信號生成器90所生成的時 鍾脈衝數被設定為如圖3的第6段所示的高速可變時鐘信號fl那樣包含 連續的3個時鐘脈衝的波形。可變串/並轉換部80中的並行數的變更，如 後述那樣，根據從頻帶管理部100提供的頻帶設定信號cl進行。以接口速率(高速時鐘信號dl)進行向笫1緩衝電路82的寫入， 以高速時鐘信號(高速可變時鐘信號fl)進行讀出。即，即使在不存在作 為讀出信號的高速可變時鐘信號fl的時鐘脈衝的時隙中，也有存在高速 時鐘信號dl的時鐘脈衝的時隙。由於與不進行讀出無關而存在進行寫入 的時隙，所以在第1緩衝電路82中殘留有與在該時隙中未被輸入的時鐘 脈衝相應部分的數據。如圖3所示的示例那樣，進行了 6比特的寫入時的 讀出只進行了3比特。因此，在PON速率的l個時隙中，在第l緩衝電路 82中存儲有3比特的數據，在第1緩衝電路82中發生溢出。換言之，6 比特寫入的平均速率是接口速率，3比特讀出的平均速率是PON速率。在發生了溢出的情況下，在圖1所示的第三層交換機等中，具有為 了不發生數據包的廢棄而調整轉iHit度的功能。由此，從光線路終端裝置 10以與PON速率對應的通信i4JLiL送數據包。此外，這裡收爽棄的數據包
通過第三層交換W^再次傳輸。乙太網的TCP/IP (Transmission Control Protocol/Internet Protocol )具有這樣的標準，即，如果未返回數據包接收的ACK (acknowledgement)信號，則在發送側，使數據包的發送時刻延遲，直 到ACK信號返回，繼續進行再發送。這裡，ACK信號是指確i人響應或設定 響應，是通信中的送達確認的方法，是在接收側能夠正確接收到從對方側 發送來的數據的情況下，向發送側返回的響應信號。對應ACK信號未返回 的情況，相應於佳發送時刻延遲的程度，降低轉逸逸率。[結構]參照圖4，對可變串/並轉換部的安裝電路的實例進行說明。圖4是可 變串/並轉換部的概略電路圖。為了簡化說明，假設在可變串/並轉換中最 大並行數為4,並把與圖2所示的分支電路84對應的分支電路160的輸出 埠數設為4進^i兌明。在圖4所示的可變串/並轉換部的安裝電路中，利用FIFO (First In First Out)緩衝電路構成圖2所示的第1緩衝電路82和構成第1緩衝電 路組86的緩衝電路。即，與第l緩衝電路82對應的緩衝電路，在圖4中 與使用了 FIFO-1的第1堆棧存儲器162對應，構成第1緩衝電路組86的 緩衝電路組，在圖4中與第1堆棧存儲器組164對應。構成第1堆棧存儲 器組164的緩衝電路是FIF0-1 ~ 14。在圖4中，由於在第1緩衝電路和構成第1緩衝電路組的緩衝電路 中採用了 FIFO，所以在需要對這些進行識別時，通過附加識別編號FIF0-1、 FIFO-ll、 FIFO-12、 FIFO-13以及FIF0-14,從而可以區別。在以下的說 明中，有時取代第1堆棧存儲器162而稱為FIFO-1。另外，對於構成第1 堆棧存儲器組164的緩衝電路FIFO-ll、 FIF0-12、 FIF0-13以及FIF0-14， 不局限於稱做構成第1堆棧存儲器組164的緩衝電路，有時也簡稱為 FIFO-ll、 FIFO-12、 FIFO-13以及FIF0-14。FIFO是具有按照依據寫入時鐘信號(WE: Write Enable)而輸入的 順序進行寫入，按照依據讀出時鐘信號(RE: Read Enable)而寫入的順
序進行讀出的這樣的功能的暫時存儲裝置(緩衝裝置)。即，具有不需要 地址控制，根據已經被寫入的信號，依次進行讀出的特點。有時也把FIF0的寫入信號輸入端子記載為WE，把讀出信號輸入端 子記載為RE。另外，為了識別針對FIFO-ll、 FIFO-12、 FIF0-13等的寫入 信號輸入端子，有時也標以識別編號WE-1、 WE-2、 WE-3等.同樣，為了 識別來自FIF0-11、 FIF0-12、 FIFO-13等的讀出信號輸入端子，有時也標 以識別編號RE-1、 RE-2、 RE-3等。分支電路160由識別輸出埠 P1 P4的與門組160-A、和進行數據 (Dl、 D2等)輸出的0N/0FF控制的與門組160-B構成。[動作]參照圖5，對可變串/並轉換部的安裝電路的動作進行說明。圖5是 用於說明以可變串/並轉換部的分支電路為中心的動作的時序圖。為了便 於說明，這裡，假設要處理的信號的並行數為2的情況進行動作說明，但 以下的說明不局限於這些條件而成立。從圖5的最上段的第l段到最下段的第15段所示的時序圖分別如下所述。第1段所示的時間波形(dl)是從圖2所示的PHY/MAC接口 110向 FIFO-1提供的高速時鐘信號dl的時間波形。即，高速時鐘信號dl是FIF0-1 的寫入許可(WE: Write Enable)時鐘信號。根據該高速時鐘信號dl (WE 信號)，從串行信號el數據信號Dl D8被寫入FIF0-1。第2段所示的時 間波形(el)是被寫入FIF0-1的數據信號D1 D8的時間波形。第3段所示的時間波形(fl) 3_從圖2所示的高速可變時鐘信號生 成器90向FIFO-1提供的高速可變時鐘信號fl的時間波形。即，高速可 變時鐘信號fl是FIFO-1的讀出許可(RE: Read Enable)時鐘信號。高 速可變時鐘信號fl (RE信號)在時間軸上以一定的間隔，排列連續2位 的矩形時鐘脈衝組。根據該2位的矩形時鐘脈衝組，從FIF0-1輸出(讀 出)數據(Dl、 D2)的組、數據(D3、 D4)的組、數據(D5、 D6 )的組、 數據(D7、 D8)的組，並被輸入到分支電路160。第4段所示的時間波形 (gl)是從FIF0-1輸出的FIF0-1輸出數據信號gl的時間波形。與高速
可變時鐘信號fl的矩形時鐘脈衝一一對應(同步)，在時間軸上排列有數據D1、 D2等。第5和第6段所示的時間波形(hi)是從控制信號生成部172輸出 的控制分支電路160的選擇信號hl，其由選擇信號Sl和選擇信號S2的組 構成。選擇信號hi是切換分支電路160的輸出埠 Pl、 P2、 P3以及P4 的信號。選"^信號S1和S2是由矩形時鐘脈衝構成的矩形波。而且，選擇 信號S2是頻率為選擇信號Sl的1/2倍的矩形波，選擇信號Sl的頻率是高 速時鐘信號dl的1/2倍的頻率。高速可變時鐘信號fl與選擇信號hl同步，以使高速可變時鐘信號 fl的連續的2位的矩形時鐘脈衝的最初的時鐘脈衝的上升時刻(標有向上 箭頭.)與選擇信號Sl和S2的下降時刻(標有向下箭頭。) 一致。在高速 可變時鐘信號fl的1個周期的期間，選^^信號Sl和S2的值的組合為(Sl、 S2) = (0， 0)、 (1， 0)、 (0， 1)、 (1， 1)。相對(Sl， S2)的該變化在 高速可變時鐘信號f 1的每1個周期中重複。如圖4所示，選擇信號hl被輸入到與門組160-B。當高速可變時鐘 信號fl被輸入到與門組160-B中時，在(Sl、 S2) = (0， 0)、 (1， 0)、 (0， 1)、 (1, 1)時，成為分別從分支電路160的輸出埠 Pl、 P2、 P3、 P4輸出數據信號的狀態。第7和第8段所示的時間波形(jl-1)和(j1-2 )是分別從分支電 路160的輸出埠 P1和P2輸出的並行信號成分(jl-l)和(jl-2)的時 間波形。在(S1， S2) = (0， O)的時刻，從輸出埠 Pl輸出數據Dl、 D3、 D5、 D7，在(Sl， S2) = (1， 0)的時刻，從輸出埠 P2輸出數據 D2、 D4、 D6、 D8。第9和第IO段所示的時間波形(il - 1)及(il - 2 )是在控制信號 生成部172中分別生成並輸出的延遲時鐘信號il - 1及il - 2的時間波形。 延遲時鐘信號il - 1及il - 2被輸入到FIFO-11的WE - 1及FIFO - 12的 WE - 2的WE時鐘信號輸入部。第11和第12段所示的時間波形(FIFO-11)和(FIFO-12)分別是 被暫時保存在FIFO-ll、和FIF0-12中的數據信號的時間波形(FIFO-11)和(FIF0-12)。第13段所示的時間波形(kl)是從可變串/並轉換部控制 部88提供的低速時鐘信號kl的時間波形。把低速時鐘信號kl作為 FIFO-11 ~FIFO-14的RE時鐘信號，輸入到FIFO-11 ~FIF0-14各自的RE 時鐘信號輸入部中，由此，與低速時鐘信號kl同步，並從第1堆棧存儲 器組164輸出並行信號成分(ml-l和ml-2)。第14和15段所示的時間波 形分別是並行信號成分(ml-l和ml-2)的時間波形。與低速時鐘信號kl同步，從FIFO-ll和FIFO-12，作為並行信號成 分(ml-l和ml-2)並行地輸出數據(Dl、 D2 )，且在低速時鐘信號kl的 下一個周期，輸出數據(D3、 D4)、在低速時鐘信號kl的再下一個周期， 輸出數據(D5、 D6)。即，從PHY/MAC接口 110輸出的串行信號el被轉換 成並行數為2的並行信號。這裡，由於並行信號是並行數為2的並行信號， 所以，雖然在並行信號成分(ml-1和ml-2)中包含實際的數據，但在並 行信號成分(ml-3和ml-4)中不包含實際的數據。[結構]下面，參照圖6，對可變並/串轉換部的結構進行說明。圖6是可變 並/串轉換部的概略結構方框圖。圖6所示的可變並/串轉換部，在圖1所示的碼分復用光接入系統的 0LT的頻帶控制部14中，被設置為可變並/串轉換部14-1-b和14-2-b， 在0NU-1的頻帶控制部42中被設置為可變並/串轉換部42-2，以及在0NU-2 的頻帶控制部44中被設置為可變並/串轉換部44-2。可變並/串轉換部120具有多路復用電路124、第2緩衝電路122、 第2緩衝電路組126和可變並/串轉換部控制部128。多路復用電路124 M第2緩衝電路組126輸出的並行信號125轉換成串行信號i2。串行信 號i2例如相當於圖1中的串行信號17-2。第2緩衝電路122被設置在 PHY/MAC接口 150與多路復用電路124之間，暫時保存向PHY/MAC接口提 供的串行信號i2，並作為串行信號m2輸出。並行信號125被輸入到多路 復用電路124中。第2緩衝電路組126把向多路復用電路124輸入的並行 信號121暫時保存，並作為並行信號125輸出。並行信號121從頻帶分配
部152所具有的解碼器組154被輸出。可變並/串轉換部控制部128具有控制信號生成部178、高速時鐘信 號生成器132、和分頻器138。控制信號生成部178具有多路復用電^ 制信號生成器134、高速可變時鐘信號生成器130和延遲時鐘信號生成器 136。在圖6中，為了便於說明其功能，將控制信號生成部178,分離表示 成多路復用電路控制信號生成器134、高速可變時鐘信號生成器130和延 遲時鐘信號生成器136，但如後述那樣，在電路安裝上構成為一體。多路復用電#制信號生成器134生成多路復用電路124的開關切 換信號h2，並提供給多路復用電路124。高速可變時鐘信號生成器130生 成第2緩衝電路122的讀出信號j2，並提供給第2緩衝電路122。延遲時 鍾信號生成器136生成用於從第2緩衝電路組126讀出針對多路復用電路 124的輸入信號、即並行信號125的讀出信號f2-l~f2-8，並提供給第2 緩衝電路組126。在圖6中，雖然表示了 1條傳輸從多路復用電路控制信號生成器134 向多路復用電路124提供的開關切換信號h2的信號線路，M實際安裝 電路中形成有多4HT號線。笫2緩衝電路組126並列設置8個緩衝電路(1 ~ 8 )而形成，且把 並行信號121暫時保存，並作為並行信號125輸出。在圖6中，雖然表示 第2緩衝電路組126並列具有8個緩衝電路而構成的情況，即，並行數的 最大值為8的情況，但並行數的最大值不限於8。在串行信號m2是從O而-l或0冊-2向OLT發送的發送信號的情況下， 例如，串行信號m2相當於從可變並/串轉換部14-2-b向OLT所具有的 PHY/MAC接口 16-2提供的串行信號17-2。另外，在串行信號m2是從0LT 向0NU-1或0NU-2發送的發送信號的情況下，例如，串行信號m2相當於 可變並/串轉換部42-2提供的向OUN - 1所具有的PHY/MAC接口 62的串行 信號63。高速可變時鐘信號生成器130向第2緩衝電路122提供讀出信號j2。 第2緩衝電路組126暫時M從頻帶分配部152輸出的並行信號121，並 作為並行信號125輸入到多路復用電路124。這裡所說的頻帶分配部152
是0LT所具有的頻帶分配部12、或ONU-1和ONU-2各自具有的頻帶分配部 38和40的總稱，在圖6中，只表示了頻帶分配部的一部分。在圖6所示 的可變並/串轉換部120被設置在圖1所示的OLT中的情況下，從第2緩 衝電路組126輸出的並行信號125相當於從頻帶分配部12輸出的並行信 號15-2等。另外，在圖6所示的可變並/串轉換部120被分別設置在圖1 所示的ONU-1和ONU-2中的情況下，從第2緩衝電路組126輸出的並行信 號125分別相當於從頻帶分配部38和40輸出的並行信號45-2等。[動作]參照圖7，說明可變並/串轉換部120的動作。圖7是用於說明可變 並/串轉換部120的動作的時序圖。為了便於說明，圖7表示第2緩衝電 路組126的並列具有的緩衝電5Mt為8的示例，並假設要處理的信號的並 行數為3的情況進行動作說明，但以下的說明不限於這些條件而成立。從圖7的最上段的第l段到最下段的第19段所示的時序圖，分別如 下所述。第l段所示的時間波形(a2)是從高速時鐘信號生成器132輸出的， 提供給高速可變時鐘信號生成器130的高速時鐘信號的時間波形。另外， 還從高速時鐘信號生成器132把同一信號提供給分頻器138、多路復用電 路控制信號生成器134和延遲時鐘生成器136。有時也M高速時鐘信號 生成器132輸出的高速時鐘信號稱為高速時鐘信號a2。高速時鐘信號a2 的頻率與1000Base-T乙太網的時鐘信號頻率相等。以後，同樣地，對於時序圖的第2段以後所示的表示時間波形的信 號，使用為了識別各個時間波形而標記的記號b2、 c2等，記載為低速時 鍾信號b2、頻帶設定信號c2等。第2段所示的時間波形(b2)是從分頻電路138輸出的低速時鐘信 號b2的時間波形。低速時鐘信號b2是由高速時鐘信號a2通過分頻器138 分頻而生成的信號，其頻率與並行信號的通信速度、即PON速率頻率相等。第3段所示的時間波形(c2)是從頻帶管理部140提供的頻帶設定 信號c2的時間波形，是並行數的設定信號。是在控制信號生成部178中， 由高速可變時鐘信號生成器130和延遲時鐘信號生成器136讀取，為了決
定可變並/串轉換中的並行數所使用的信號。在圖7中，表示輸出用於把 並行數設定為3的信號(第3段所示的時間波形中表示了 "3"。)、然後輸 出用於接下來把並行數設定為4的信號(第3段所示的時間波形中表示 "4"。)的情況。頻帶設定信號c2的具體的信號形式屬於頻帶管理部140 和控制信號生成部178的設計上的事項。另外，在圖6中雖然只圖示了 1 條傳輸頻帶設定信號c2的線路，但也有時設置多條平行的傳輸路。第4段所示的時間波形(d2 )是從分頻器138輸出並提供給笫2緩 衝電路組126的低速時鐘信號d2的時間波形，是與第2段所示的低速時 鍾信號b2相同的信號。低速時鐘信號d2作為針對第2緩衝電路組126的 並行信號的寫入信號而起作用。第5段到第8段所示的時間波形(e2-l ~ 4 )分別是根據低速時鐘信 號d2向第2緩衝電路組126輸入並寫入的並行信號成分(e2-1 ~ 4 )的時 間波形。從頻帶分配部152所具有的解碼器組154輸出的並行信號121與 低速時鐘信號d2同步，並向第2緩衝電路組126的緩沖電路-1 ~ 3，作為 並行信號121的並行信號成分(e2-l ~ 3 )，並行地輸入數據Dl ~ D3，在低 速時鐘信號d2的接下來的下一個周期，向第2緩衝電路組126的緩衝電 路-l ~ 3，作為並行信號成分(e2-l ~ 3 )，並行地輸入數據D4 ~ D6。即，從解碼器組154所具有的解碼器-1、解碼器-2和解碼器-3，與 低速時鐘信號d2的周期同步，首先分別同時輸出數據D1、 D2和D3。在低 速時鐘信號d2的接下來的下一個周期，從解碼器-1、解碼器-2和解碼器 -3同時輸出數據D4、 D5和D6，並且在再下一個周期，同時輸出數據D7、 D8和D9。而且，從解碼器-4、解碼器-5、解碼器-6、解碼器-7和解碼器 -8不輸出數據。在圖7中，作為參考，表示了在把並行數為3的並行信號轉換成串 行信號後，該並行數被變更為4的情況。因此，在頻帶設定信號c2中， 在指定並行數為3的信號的後面，在圖7的接近右側的位置出現了指定並 行數為4的信號。因此，在圖7中，表示了在從解碼器-1、解碼器-2、解 碼器-3同時輸出了數據D7、 D8和D9之後，從解碼器-4輸出數據D10的 情況。但是，如果把並行數維持為3而不進行變更，則從解碼器-4、解碼 器-5、解碼器-6、解碼器-7和解碼器-8不輸出數據。
第9、 11和13段所示的時間波形(f2-l、 f2-2和f2-3 )是由延遲 時鐘信號生成器136生成，並分別向第2緩衝電路組126的緩衝電路-1、 緩衝電路-2和緩衝電路-3提供的延遲時鐘信號f2-l、 f2-2和f2-3的時 間波形。延遲時鐘信號f2-1、 f2-2和f2-3的頻率與低速時鐘信號b2的 頻率相等，且賦予了延遲，使各自的上升時間(圖7中，對矩形時鐘脈衝 的上升沿，標以向上的箭頭來表示。)與多路復用電路124的輸入埠的 Ql、 Q2和Q3的切換時刻同步。例如，延遲時鐘信號f2-l的上升時刻，與從後述的多路復用電3g^ 制信號生成器134提供的開關切換信號h2的多路復用電路124的輸入端 口的Q1同步，通過向緩衝電路-l提供該時鐘脈衝，在延遲時鐘信號f2-l 的1個周期的期間，作為串行信號i2的成分的數據Dl從緩衝電路-1被讀 出。同樣，延遲時鐘信號f2-2和f2-3的上升時刻分別與開關切換信號h2 的多路復用電路124的輸入埠的Q2和Q3的取入時刻同步，通過把該時 鍾脈衝提供給緩衝電路-2和緩衝電路-3，在延遲時鐘信號f2-2、 f2-3的 l個周期的期間，作為串行信號i2的成分的數據D2和D3，分別從緩衝電 路-2和緩衝電路-3被讀出。關於其後的串行信號i2的成分的數據D4 D8 也是同樣。這裡，由於不從解碼器組154的解碼器-4 ~ 8向緩衝電路-4 ~ 8輸出 信號，所以不存在被寫入的信號。第10、 12和14段所示的時間波形(g2-1、 g2-2和g2-3 )是從緩衝 電路-1~3輸出，並分別向多路復用電路124的輸入埠 Q1 Q3輸入的並 行信號成分g2-l、 g2-2、 g2-3的時間波形。第15段所示的時間波形(h2)是從多路復用電路控制信號生成器 134輸出的，向多路復用電路124提供的開關切換信號h2的時間波形。開 關切換信號h2與高速時鐘信號a2同步，且被提供給多路復用電路124， 由此，在低速時鐘信號b2的1個周期的期間，多路復用電路124的輸入 埠被順序從Q1切換到Q8。另外，多路復用電路124的輸入埠的Q1-Q8的切換時刻還與第2緩衝電路122的輸入信號i2的寫入時刻同步。第16段所示的時間波形(i2)是向第2緩衝電路122輸入的多路復 用電路124的輸出信號i2的時間波形。其與後述的高速可變時鐘信號j2
的矩形時鐘脈衝同步，向第2緩衝電路122輸入作為串行信號m2的成分 的數據D1、 D2.....第17段所示的時間波形(j2)是在高速可變時鐘信號生成器130中， 由高速時鐘信號a2和頻帶設定信號c2生成的高速可變時鐘信號j2的時 間波形。高速可變時鐘信號j2被提供給第2緩衝電路122，並作為針對第 2緩衝電路122的寫入信號而起作用。在表示高速可變時鐘信號j2的時間波形的第17段的圖中，從左端 向右端，首先出現3個時鐘脈衝，之後間隔5個時隙，再出現3個時鐘脈 衝。然後再間隔5個時隙，出現4個時鐘脈衝，在該圖中，用細線的矩形 波表示不存在時鐘脈衝的時隙，用粗線的矩形波表示存在時鐘脈衝的時 隙。根據高速可變時鐘信號j2，首先，基於最初的l個周期中所包含的 3個時鐘脈衝的序列，在最初的1個周期，向第2緩沖電路122寫入並行 信號125的數據D1、 D2、 D3，基於下一個周期中所包含的3個時鐘脈衝的 序列，寫入並行信號125的數據D4、 D5、 D6。同樣，基於其次的周期中所 包含的4個時鐘脈衝的序列，寫入並行信號125的數據D7、 D8、 D9、 DIO。第18段所示的時間波形(k2)是從PHY/MAC接口 150向第2緩沖電 路122供給的與並行信號125同步的高速時鐘信號k2的時間波形。第19段所示的時間波形(m2)是向PHY/MAC接口 150輸入的串行信 號m2的時間波形。這裡Dl、 D2和D3等M示數據的內容的記號。數據 的內容例如以2值數位訊號的形式表示。在實際的通信中，Dl、 D2和D3 等是IP數據包形式的信號。串行信號m2根據高速時鐘信號k2從第2緩 衝電路122中讀出。如以上說明的那樣，在可變並/串轉換部120中，並行數為3的並行 信號121被轉換成串行信號m2，並且被輸入到PHY/MAC接口 150。這裡， 並行信號121由於是並行數為3的並行信號，所以在並行信號成^(e2-l-3)中包含實際的數據，但fc並行信號成分(e2-4 ~ 8 )中不包含實際的數 據。在圖7中，也和圖3同樣，是仿照與高速時鐘信號或低速時鐘信號
的比特率相等的比特率的數位訊號的眼圖，來模式表示數據信號Dl、 D2 等的時間波形。至此，如果把參照圖7所示的時序圖所說明的內容進行整理，則可 歸納如下。被輸入可變並/串轉換部120中的並行信號121，首先被輸入第2緩 衝電路組126。在笫2緩衝電路組126中被暫時保存的並行信號121,根 據被提供給第2緩衝電路組126的讀出時鐘信號(延遲時鐘信號f 2-1 ~ 8 ), 作為並行信號125被讀出。此時，在可變並/串轉換部120中，設定為把 並行數為3的並行信號125轉換成串行信號。因此，只要將高速可變時鐘 信號生成器130的時鐘生成條件設定為，使從高速可變時鐘信號生成器130 提供的讀出時鐘信號j2在P0N速率的時隙期間，從P0N速率的時隙的開 始時刻連續，並存在3個接口速率的時鐘脈衝即可。如圖7所示，在才艮據 頻帶設定信號c2設定為轉換成並行數為3的並行信號的期間，連續出現3 個讀出時鐘信號(可變高速時鐘信號j2)的矩形時鐘脈衝。多路復用電路124以乙太網的接口的時鐘iUL連續進行循環切換輸 入埠的動作。即，以接口速率的時鐘信號的l個時鐘所佔的時間間隔， 從輸入埠 Ql切換到Q2，然後從Q2切換到Q3，將這樣的動作進行到被 切換到Q8，然後繼續進行從Q8到Q1、從Q1到Q2這樣的依次切換動作。 從輸入埠 Ql切換到Q8的周期成為P0N速率的1個周期。如果把輸入到第2緩衝電路122的串行信號i2所攜帶的數據內容， 在P0N速率的l個周期的期間，按照時間順序排列信號成分，則是(D1、 D2、 D3、 0、 0、 0、 0、 0)的內容。這裡，"0"的位置表示不存在數據。因此，向多路復用電路124的輸入埠 Ql輸入Dl,向Q2輸入數據 D2、向Q3輸入數據D3，然後，不向Q4、 Q5、 Q6、 Q7和Q8輸入任何數據。 這樣，在P0N速率的l個時隙中所包含的數據(Dl、 D2、 D3)被作為串行 信號i2從多路復用電路124輸出。然後，再次執行把下一個PON速率的1 個時隙中所包含的數據(D4、 D5、 D6)同樣地作為串行信號i2輸出的動 作。與多路復用電路124的Ql ~ Q8的輸入埠的切換時刻同步，^U逸遲
時鐘信號生成器136向第2緩衝電路組126提供延遲時鐘信號(這裡，由 於把並行數設為3，所以指f2-1~3。)。延遲時鐘信號生成器136，時鐘頻 率為P0N速率，而且延遲值提供多路復用電路124輸入埠的切換時刻。 第9、 11和13段所示的時間波形(f2-1、 f2-2和f2-3)對高速可變時鐘 信號j2，各賦予接口速率的1個時隙的延遲(圖3的第9、 11、和13段 所示的時間波形中，用向右的箭頭表示延遲量。)。即，並行信號成分f2-l、 f 2-2和f 2-3按順序被分別賦予接口速率的1個時隙的延遲。因此，對於從第2緩衝電路組126的緩衝電路-1、 -2和-3的讀出， 分別在輸入埠 Ql、 Q2和Q3的切換時刻進行。如第9、 11和13段所示 的時間波形(f2-l、 f2-2和f2-3 )所示那樣，在各個延遲時鐘信號(f 2-1、 f2-2和f2-3)的上升時刻(針對輸入埠Q1、 Q2和Q3的切換時刻)，從 緩衝電路-1 ~ 3讀出數據Dl ~D3。延遲時鐘信號f2-1的下一個上升時刻 是PON速率的1個時隙結束後的針對下一個時隙的輸入埠 Ql的切換時 刻，此時數據D4被讀出。這裡，由於沒有從緩衝電路-4~8讀出的數據，所以不向這些緩衝 電i^供時鐘脈衝。即，延遲時鐘信號生成器136不向緩衝電路-4~8供 給時鐘脈衝。為了向第2緩衝電路組126的緩衝電路-1、 -2和-3分別寫入數據 Dl、 D2和D3，從分頻器138向緩衝電路-1、 - 2和-3提供P0N速率的時 鍾頻率、即寫入時鐘信號d2。該寫入時鐘信號d2是具有圖7的第4段所 示的時間波形的時鐘信號，把這同一信號同時提供給緩衝電路-1、 -2和 -3。其結果，在同一時刻，數據D1、 D2和D3被並行地寫入緩衝電路-1、 -2和-3。由數據D1、 D2和D3並行構成的並行信號是並行信號121。在進行可變並/串轉換部120中的並行數的變更時，變更由高速可變 時鐘信號生成器130生成的時鐘脈衝數。在圖7所示的示例中，由於^f^設 為並行ltA3的情況，所以，由高速可變時鐘信號生成器130所生成的時 鍾脈沖數被設定為如圖7的第17段所示的高速可變時鐘信號j2那樣包含 連續的3個時鐘脈衝的波形。[結構]參照圖8,對可變並/串轉換部的安裝電路的例進行說明。圖8是可 變並/串轉換部的概略電路圖。為了簡化說明，在可變並/串轉換中假設最 大並行數為4的情況，並把與圖6所示的多路復用電路124對應的多路復 用電路166的輸入埠數設為4進^i兌明。在圖8所示的可變並/串轉換部的安裝電路中，利用FIFO (First In First Out)緩衝電路構成圖6所示的第2緩衝電路122和構成第2緩衝 電路組126的緩衝電路。即，與第2緩衝電路122對應的緩衝電路，在圖 8中與使用了 FIF0-2的笫2堆棧存儲器168對應，構成第2緩衝電路組 126的緩衝電路組，在圖8中與第2堆棧存儲器組170對應。構成第2堆 棧存儲器組170的緩衝電路是FIF0-21 ~ 24。在圖8中，由於對第2緩衝電路和構成第2緩衝電路組的緩衝電路 採用了 FIFO,所以在需要對這些進行識別時，標以識別編號FIF0-2、 FIF0-21、 FIF0-22、 FIFO-23以及FIFO-24，從而可以區別。在以下的i兌 明中，有時也取代第2堆棧存儲器168而稱為FIFO-2。另外，對於構成第 2堆棧存儲器組170的緩衝電路FIFO-21、FIFO-22、FIFO-23以及FIF0-24， 不局限於稱為構成第2堆棧存儲器組170的緩衝電路，有時也簡稱為 FIF0-21、 FIF0-22、 FIFO-23以及FIF0-24。有時也把FIFO的寫入信號輸入端子記載為WE,把讀出信號輸入端 子記載為RE。另外，為了識別針對FIF0-21、 FIF0-22、 FIFO-23等的寫入 信號輸入端子，有時標以識別編號WE-1、 WE-2、 WE-3等M示。同樣， 為了識別來自FIFO-21、 FIFO-22、 FIFO-23等的讀出信號輸入端子，有時 標以識別編號RE-1、 RE-2、 RE-3等來表示。多路復用電路166由識別輸入埠 Q1 Q4的與門組166-A、和統合 數據(Dl、 D2等)的或門組166-B構成。[動作]下面，參照圖9，對可變並/串轉換部的安裝電路的動作進行說明。 圖9是用於說明以可變並/串轉換部的多路復用電路為中心的動作的時序 圖。為了便於說明，這裡，假設要處理的信號的並行數為2的情況進行動作說明，但以下的說明不局限於這些條件而成立。從圖9的最上段的第l段到最下段的第14段所示的時序圖分別如下所述。第1段所示的時間波形(d2 )是從圖6所示的分頻器138提供的低 速時鐘信號d2的時間波形。通過把低速時鐘信號d2作為FIFO-21 ~ FIFO-24的WE時鐘信號，輸入到FIF0-21 ~ FIF0-24的各自的WE時鐘信號 輸入端子，與低速時鐘信號d2同步，並向第1堆棧存儲器組170輸入並 行信號成分(e2-l和e2-2 )。第2段和第3段所示的時間波形分別是並行 信號成分(e2-l和e2-2 )的時間波形。與低速時鐘信號d2同步，作為並行信號成分(e2-l和e2-2)，向 FIF0-21和FIF0-22並行地輸入數據(Dl、 D2 )，在寸組時鐘信號d2的下 一個周期，輸入數據(D3、 D4)，在低速時鐘信號d2的再下一個周圍，輸 入數據(D5、 D6)。第4和第5段所示的時間波形(f 2-1)和(f 2-2 )是在控制信號生 成部178中生成並被分別輸出的延遲時鐘信號f2-l和f2-2的時間波形。 延遲時鐘信號(f2-l)和(f2-2)被輸入到FIFO-21的RE-1和FIF0-22 的RE-2的RE時鐘信號輸入端子。第6和第7段所示的時間波形(g2-1)和(g2-2 )是分別向多路復 用電路166的輸入埠 Ql和Q2輸入的並行信號成分(g2-1)和(g2-2 ) 的時間波形。從FIF0-22輸出的並行信號成分(g2-2)比從FIF0-21輸出 的並行信號成分(g2-l)延遲高速時鐘信號的1個時鐘脈衝，而被輸出。第8和第9段所示的時間波形(h2 )，是從控制信號生成器178輸出 的控制多路復用電路166的選擇信號h2，其由選擇信號Sl和選擇信號S2 的組構成。選擇信號h2是切換多路復用電路166的輸入埠 Ql、 Q2、 Q3 以及Q4的信號。選擇信號Sl和S2是由矩形時鐘脈衝構成的矩形波。而 且，選擇信號S2是頻率為選擇信號Sl的1/2倍的矩形波。選擇信號Sl 的頻率是後述的高速時鐘信號k2的1/2倍的頻率。如圖8所示，選擇信 號h2被輸入到與門組166-A中。選擇信號Sl和S2的值的組合為，(Sl、 S2) = (0， 0)、 (1， 0)、(0， 1)、 (1， 1)。在(Sl、 S2) = (0， 0)、 (1, 0)、 (0， 1)、 (1， 1) 時，成為分別向多路復用電路166的輸入埠 Ql、 Q2、 Q3、 Q4輸入數據 信號的狀態。第IO段所示的時間波形(i2)是從多路復用電路166輸出的多路復 用輸出數據信號i2的時間波形。與選擇信號h2同步並被輸入到或門166-B 的數據信號(Dl、 D2)、 (D3、 D4)等從或門166-B的輸出端作為多路復用 輸出數據信號i2，在時間軸上排列輸出。第11段所示的時間波形(j2 )是從圖6所示的高速可變時鐘信號生 成器130向FIF0-2提供的高速可變時鐘信號j2的時間波形。即，高速可 變時鐘信號j2是FIF0-2的WE時鐘信號。高速可變時鐘信號j2 (WE信號) 每連續2位的矩形時鐘脈衝的組，以一定間隔排列在時間軸上。根據該每 2位的矩形時鐘脈衝的組，向FIF0^輸入(寫入)4ffc據(Dl、 D2)的組、 數據(D3、 D4)的組、數據(D5、 D6)的組、數據(D7、 D8 )的組。第12 段所示的時間波形(FIF0-2) ^:被寫入FIF0-2中的數據信號的時間波形。 數據信號(Dl、 D2)、 (D3、 D4)等排列在時間軸上。第13段所示的時間波形(k2)是從圖6所示的PHY/MAC接口 150向 FIF0-1提供的高速時鐘信號k2的時間波形。即，高速時鐘信號k2是FIF0-2 的RE時鐘信號。根據該高速時鐘信號k2 (RE信號)，從FIF0-2輸出多路 復用輸出數據信號m2。第14段所示的時間波形(m2)是從FIF0-2讀出的 數據信號Dl ~ D8的時間波形。即，被輸入到PHY/MAC接口 150的串行信號m2是從並行數為2的並 行信號轉換來的。這裡，由於並行信號是並行數為2的並行信號，所以在 FIF0-21和FIFO-22中暫時M有實際的數據，但在FIFO-23和FIFO-24 中未暫時M實際的數據。如圖2所示，頻帶管理部100構成為具有命令總線接口 102、定時器 104和存儲器106,具有向可變串/並轉換部80提供頻帶設定信號cl的功 能。另外，如圖6所示，頻帶管理部140構成為具有命令總線接口 142、 定時器144和存儲器146，並具有向可變並/串轉換部120提供頻帶設定信
號c2的功能。由於頻帶管理部100和頻帶管理部140的結構相同，作為構成要素 的命令總線接口、定時器和存儲器^M目同，所以，這裡以頻帶管理部100 為例進#^兌明。命令總線接口 102是用於進行控制和管理的接口，以使能夠從外部 的控制臺等外部裝置向可變串/並轉換部80輸入串/並轉換中的並行數。 即，識別從外部裝置指示的並行數，並通知給可變串/並轉換部80。頻帶 設定信號cl在被提供給可變串/並轉換部80的同時，還被提供給定時器 104，而且還被提供給存儲器106進行保存。被保存在存儲器106中的並 行數的信息通過命令總線接口 102,根據來自外部裝置的要求，被讀出。 而且，由定時器104計測頻帶設定信號cl所持續的時間。被保存在存儲器106中的並行數的信息、和關於由定時器104所計 測的頻帶設定信號cl所持續的時間的信息，可通過命令總線接口 102，根 據來自外部裝置的要求，讀出且使用。例如，能夠進行根據被保存在存儲 器106中的並行數和關於頻帶設定信號cl所持續的時間的信息的頻帶管 理。而且，通過儲存該頻帶管理信息，例如，根據基於這些頻帶管理信息 的合理的依據，進行對於利用光終端裝置的用戶的計費處理。 [結構]參照圖10，對控制信號生成電路的安裝電路的例進^i兌明。圖10是 控制信號生成電路的概略電路圖。為了簡化說明，在串/並轉換或並/串轉 換中，假設是並行數最大能夠對應到4的情況進行說明。圖10所示的控制信號生成電路190具有2位計數器174、移位寄存 器176、與非門組180、與門組182、或門184、與門186和觸發電路188。 移位寄存器176是由4段構成的4位的移位寄存器。高速時鐘信號HCLC、段數切換信號T1 T3、低速時鐘信號LCLC、 選擇信號Sl、 S2、高速可變時鐘信號VHCLC以;SJl遲時鐘信號DCLC，與 上述的參照圖2和圖6說明的串/並轉換部、或並/串轉換部的動作說明中
所i兌明的各種信號之間的對應關係，如下所述。高速時鐘信號HCLC是從高速時鐘信號生成器92或132輸出的信號。 段數切換信號Tl ~T3是從頻帶管理部100或140輸出的頻帶設定信號cl 或c2。在圖2和圖6中，用1條信號線來表示從頻帶管理部100或140輸 出的頻帶設定信號cl或c2，但在實際電路中形成有多條信號線。低速時鐘信號LCLC是從分頻器98或138輸出的信號。選擇信號Sl、 S2與從分支電路控制信號生成器94輸出的分支電路84的開關切換信號 hl、或從多路復用電#制信號生成器134輸出的多路復用電路124的開 關切換信號h2對應。高速可變時鐘信號VHCLC與從高速可變時鐘信號生成器90輸出的讀 出信號fl、或從高速可變時鐘信號生成器130輸出的讀出信號j2對應。延遲時鐘信號DCLC (DC1~4)與M遲時鐘信號生成器96輸出的 延遲時鐘信號il-l、 il-2和il-3等、或M遲時鐘信號生成器136輸出 的延遲時鐘信號f1-1、 fl-2和fl-3等對應。[動作]參照圖11，對控制信號生成電路的安裝電路的動作進行說明。圖11 是用於說明控制信號生成電路的動作的時間圖。從圖11的最上段的第1 段到最下段的第11段所表示的時序圖，分別如下所述。第l段所示的時間波形(HCLC)是高速時鐘信號的時間波形，其被 輸入到2位計數器174的時鐘信號輸入端子。通過把高速時鐘信號HCLC 輸入到2位計數器174，生成選擇信號Sl、 S2並輸出。第2和第3段所示的時間波形(Sl、 S2 )分別是選擇信號Sl和S2 的時間波形。從2位計數器174周期性反覆輸出(Sl、 S2) = (0、 0)、 (1、 0)、 (0、 1)、 (1、 1)的輸出信號。第4段所示的時間波形(i-EN)是從觸發器電路188輸出的內部使 能信號i-EN的時間波形。第5段所示的時間波形(VHCLC)是從與門186輸出的高速可變時鐘
信號VHCLC的時間波形.第6段所示的時間波形(LCLC)是向移位寄存器176輸入的低速時 鍾信號LCLC的時間波形。第7段至第10段所示的時間波形(DCLC: DCl ~ 4)分別是從移位寄 存器176的第1~第4段輸出的延遲時鐘信號DC1 4的時間波形。在從2位計數器174輸出(Sl、 S2 ) = (0、 0)時，在觸發器電路 188中保持為"1"，在達到了由段數切換信號T1 T3指示的並行數時，通 過將觸發器電路188復位，從觸發器電路188生成內部使能信號i-EN並 輸出。通過把內部使能信號i-EN和高速時鐘信號HCLC輸入與門186，從 與門186生成高速可變時鐘信號VHCLC並輸出。向4位移位寄存器176輸入^feil時鐘信號LCLC和將高速時鐘信號 HCLC反相後的信號。通過這樣做，從移位寄存器176的第1段到第4段分 別輸出延遲時鐘信號DC1至CD4。從移位寄存器176的第1段到第4段分 別輸出的延遲時鐘信號DC1至CD4，依次被分別賦予高速時鐘信號HCLC的 l個周期的延遲，並從移位寄存器176輸出。
權利要求
1.一種碼分復用光接入網絡系統，其在光纖傳輸路的一端設有光合/分路器，在與上述光纖傳輸路的另一端連接的光線路終端裝置、和與利用上述光合/分路器分支而形成的多個分支光纖傳輸路分別連接的多個光終端裝置之間，進行基於碼分復用的雙向光通信，其特徵在於，上述光線路終端裝置具有頻帶分配部；頻帶控制部，具有與上述光終端裝置的數量相等個數的信號轉換器對，每個上述光終端裝置具有頻帶分配部；頻帶控制部，具有1組信號轉換器對，每個上述信號轉換器對，作為分別具有通信頻帶可變控制功能的1組可變串/並轉換部和可變並/串轉換部的組而被設置，上述頻帶分配部，具有由對從上述可變串/並轉換部輸出的並行信號進行編碼的多個編碼器構成的編碼器組、和對從該編碼器組輸出的並行信號進行多路復用的並行信號合成器，並且具有由對被輸入到上述可變並/串轉換部的並行信號進行解碼的多個解碼器構成的解碼器組、和分割用於生成被輸入到該解碼器組的並行信號的串行信號的串行信號分配器。
2. 根據權利要求1所述的碼分復用光接入網絡系統，其特徵在於， 上述光線路終端裝置還具有PHY/MAC接口，其個數與上述光終端裝置的數量相等，具有對被輸入 到第三層交換機的串行信號和從該第三層交換機輸出的串行信號進行 4B5B轉換的功能；光電轉換器，M輸入到上述頻帶分配部的信號轉換成電信號，以及 M上述頻帶分配部輸出的電信號轉換成光信號， 每個上述光終端裝置還具有PHY/MAC接口，具有對串行信號進行4B5B轉換的功能； 光電轉換器，把被輸入到上述頻帶分配部的信號轉換成電信號，以及 M上述頻帶分配部輸出的信號轉換成光信號。
3. 根據權利要求1或2所述的碼分復用光接入網絡系統，其特徵在於，上述可變串/並轉換部具有分支電路，把串行信號轉換成並行信號； 第1緩衝電路，暫時保存串行信號，並輸入到上述分支電路；第l緩衝電 路組，暫時M從上述分支電^出的並行信號，並輸入到上述頻帶分配 部；和可變串/並轉換部控制部， 上述可變並/串轉換部具有多路復用電路，把並行信號轉換成串行 信號；第2緩衝電路組，暫時保存從上述頻帶分配部所具有的上述解碼器 組輸出的並行信號，並輸入到上述多路復用電路；第2緩衝電路，暫時保 存從上述多路復用電^%出的串行信號，並輸出；和可變並/串轉換部控 制部，上述可變串/並轉換部控制部，具有分支電路控制信號生成器、第l 高速可變時鐘信號生成器和第1延遲時鐘信號生成器，並且向上述分支電 路、上述第l緩衝電路以及上述第l緩衝電路組提供控制信號，上述可變並/串轉換部控制部，具有多路復用電路控制信號生成器、 第2高速可變時鐘信號生成器以及第2延遲時鐘信號生成器，並且向上述 多路復用電路、上述第2緩沖電路以及上述第2緩沖電路組提供控制信號。
全文摘要
本發明是碼分復用光接入網絡系統，在光線路終端裝置(10)與光終端裝置(34)和光終端裝置(36)之間通過光纖傳輸路(30)和光合/分路器(32)進行基於碼分復用方式的雙向通信。光線路終端裝置具有頻帶控制部(14)和頻帶分配部(12)，頻帶控制部設有與光終端裝置的數量相等個數的信號轉換器對，光終端裝置分別具有頻帶控制部(42、44)和頻帶分配部(38、40)，頻帶控制部中分別設有各1組信號轉換器對。光線路終端裝置和光終端裝置的頻帶控制部分別具有由分別具有通信頻帶可變控制功能的1組可變串/並轉換部和可變並/串轉換部構成的信號轉換部。能夠進行與數據包長度無關的數據包的傳輸，即使在其他用戶暫時需要大容量頻帶時也能夠應對。
文檔編號H04J14/00GK101150375SQ200710108688
公開日2008年3月26日 申請日期2007年6月18日 優先權日2006年9月22日
發明者鹿嶋正幸 申請人:衝電氣工業株式會社