差動放大器電路以及控制差動放大器電路的方法
2023-06-29 10:44:56
專利名稱：差動放大器電路以及控制差動放大器電路的方法
技術領域：
本發明涉及一種差動放大器領域，特別是涉及一種特別適用於低壓操作以及一種能夠調節增加範圍的差動放大器電路以及控制差動放大器電路的方法。
背景技術：
差動放大器用於放大，並且產生一作為兩個差動或互補的輸入信號之間差值的函數的輸出信號，從而本身可拒絕差動輸入線上一般的噪聲，而能夠感測相對弱的信號電平。在這點上，傳統的集成電路差動放大器設計包括提供具有電流鏡(current mirror)負載的輸入電晶體的差動對，該輸入電晶體的差動對耦接到電流源以便提供一個單一輸出信號響應。然而，當電晶體尺寸和電源電平趨向減少時，就不能獲得所述傳統電路設計的理想的操作特性，並且電路的功能性對電晶體參數、溫度以及工作電壓的依賴性趨於增加以致於達到非常重要的程度。
由此可見，上述現有的差動放大器電路在結構、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決差動放大器電路存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。
有鑑於上述現有的差動放大器電路存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極加以研究創新，以期創設一種新型結構的差動放大器電路以及控制差動放大器電路的方法，能夠改進一般現有的差動放大器電路，使其更具有實用性。經過不斷的研究、設計，並經反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的目的在於，克服現有的差動放大器電路存在的缺陷，而提供一種新的差動放大器電路，所要解決的技術問題是使其在輸出端提供基本對稱的電壓轉換以響應於提供於此的差動輸入信號。所述放大器包括一耦接到電源電壓源的電流鏡；一差動對，用於接收耦接到電流鏡的差動輸入信號並且限定其間的輸出；一電流源，用於將差動對耦接到參考電壓源；以及一電路路徑，耦接於電流鏡和參考電壓源之間，從而更加適於實用，且具有產業上的利用價值。
本發明的另一目的在於，提供一種差動放大器電路，該差動放大器包括一電流鏡，該電流鏡包括具有第一、第二以及控制端的第一和第二電晶體，其中電流鏡耦接到電源電壓源；一差動對，該差動對包括具有第一、第二、控制以及基底端的第三和第四電晶體，所述差動對耦接到電流鏡；一電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接到差動對和參考電壓源；以及一個控制電路，其耦接到第三和第四電晶體的基底端以用於控制它們的閾值電壓。
特別是，在此公開一種特別適合於低壓操作的差動放大器，該放大器使用基底偏壓來控制N溝道差動輸入電晶體的閾值電壓以便允許更寬範圍的輸入電平。更進一步，在此公開一種其中引入附加偏流(bias current)而特別適合於低壓操作的差動放大器，該差動放大器使得輸出上拉(pull-up)電流增加而不增加下拉(pull-down)電流，從而更加適於實用。
本發明的再一目的在於，提供一種用於產生和控制差動放大器的基底偏壓的方法，所述差動放大器包括一個與其基底偏壓被控制的差動放大器相同的差動放大器。將所述相同的放大器的一個輸入設置為固定的偏壓並且另一輸入連接到其基底偏壓被控制的差動放大器的輸入之一。所述相同的差動放大器的輸出與第二固定的偏壓進行比較，以及根據該比較來產生控制信號，所述控制信號依次控制所有差動放大器的基底偏壓，從而更加適於實用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的一種低壓差動放大器電路，在其輸出提供基本對稱的電壓轉換以便響應提供於此的差動輸入信號，其包括電流鏡，耦接到電源電壓源；差動對，用於接收耦接到所述電流鏡的所述差動輸入信號並且定義其之間的所述輸出；電流源，用於將所述差動對耦接到參考電壓源；以及電流路徑，耦接在所述電流鏡的公共控制節點和所述參考電壓源之間。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的低壓差動放大器電路，其中所述的電流鏡包括第一和第二電晶體。
前述的低壓差動放大器電路，其中所述的第一和第二電晶體包括P溝道電晶體。
前述的低壓差動放大器電路，其中所述的差動對包括第三和第四電晶體。
前述的低壓差動放大器電路，其中所述的第三和第四電晶體包括N溝道電晶體。
前述的低壓差動放大器電路，其中所述的第三和第四電晶體都包括基底接點，所述基底接點耦接到偏壓信號輸入。
前述的低壓差動放大器電路，其中所述的電流源包括第五電晶體。
前述的低壓差動放大器電路，其中所述的第五電晶體包括一個N溝道電晶體，其閘極耦接於所述電源電壓源。
前述的低壓差動放大器電路，其中所述的電流路徑包括與附加電流源串聯的一個第六電晶體。
前述的低壓差動放大器電路，其中所述的第六電晶體包括一個N溝道電晶體。
前述的低壓差動放大器電路，其中所述的第六電晶體包括基底接點，該基底接點耦接到所述偏壓信號輸入。
前述的低壓差動放大器電路，其中所述的第六電晶體包括一個閘極端，該閘極端耦接以便接收至少一個所述差動輸入信號。
前述的低壓差動放大器電路，其中所述的附加電流源包括一個N溝道電晶體，該N溝道電晶體具有耦接到所述電源電壓源的閘極端。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種低壓差動放大器電路，其包括電流鏡，包括具有第一、第二以及控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體，所述差動對耦接於所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接於所述差動對和參考電壓源；電流路徑，耦接於所述電流鏡的公共控制節點和所述參考電壓源之間；以及控制電路，耦接到所述第三和第四電晶體的所述基底端以便控制其閾值電壓。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的低壓差動放大器電路，其中所述的第一和第二電晶體包括P溝道電晶體並且所述兩個電晶體的所述第一端耦接到所述電源電壓源。
前述的低壓差動放大器電路，其中所述的第一和第二電晶體的所述控制端耦接到所述第二電晶體的第二端。
前述的低壓差動放大器電路，其中所述的第三和第四電晶體的所述控制端耦接到所述差動放大器的各自的第一和第二差動輸入端。
前述的低壓差動放大器電路，其中所述的第一和第二電晶體的所述第二端分別耦接到所述第三和第四電晶體的所述第二端。
前述的低壓差動放大器電路，其中所述的第三和第四電晶體包括N溝道電晶體。
前述的低壓差動放大器電路，其中所述的第五電晶體的第二端耦接到所述第三和第四電晶體的所述第一端。
前述的低壓差動放大器電路，其中所述的第五電晶體包括一個N溝道電晶體，並且其所述的控制端耦接到所述電源電壓線。
前述的低壓差動放大器電路，其中所述的電流路徑包括耦接到所述第四電晶體的所述第二端的第六電晶體，其具有第一、第二控制端以及基底端；以及附加電流源，將所述第六電晶體耦接到所述參考電壓源。
前述的低壓差動放大器電路，其中包括一個偏壓信號輸入，其耦接到所述第三、第四以及第六電晶體的基底接點。
前述的低壓差動放大器電路，其中所述的第六電晶體包括一個N溝道電晶體。
前述的低壓差動放大器電路，其中所述的附加電流源包括一個N溝道電晶體，該N溝道電晶體具有耦接到所述電源電壓源的控制端。
前述的低壓差動放大器電路，其中所述的第六電晶體的所述控制端耦接到所述第四電晶體的所述控制端。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種用於控制第一差動放大器的基底偏壓的方法，所述的第一差動放大器包括一個完全等同於所述的第一差動放大器的第二差動放大器，所述第一差動放大器具有一個到所述第二差動放大器的輸入，所述第二差動放大器具有與所述第一差動放大器一樣等效的輸入，以及所述第二差動放大器的第二輸入端連接到參考電壓，其中所述方法包括感測所述第二差動放大器的輸出上的信號電平；以及基於所述第一和第二差動放大器的被感測到的信號電平來控制差動對的基底偏壓。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
前述的用於控制第一差動放大器的基底偏壓方法，其進一步包括將一個附加的偏壓電流提供給所述第一和第二差動對，以便設定所述輸出的上拉電流增加而基本上不增加相應的下拉電流。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種低壓差動放大器電路，其包括電流鏡，包括具有第一、第二以及控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體，所述差動對耦接於所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接於所述差動對和參考電壓源；以及控制電路，耦接到所述第三和第四電晶體的所述基底端以控制其閾值電壓。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，本發明是關於一種差動放大器電路及控制差動放大器電路的方法，其中通過使用基底偏壓來控制N溝道差動輸入電晶體的閾值電壓，以便允許較寬範圍的輸入信號電平。差動放大器能夠低壓操作之外，進一步公開一種基於放大器的輸出電平，來控制差動放大器的輸入電晶體的基底偏壓的技術，其中引入一個附加的偏壓電流，該電流能夠使得上拉電流增加而不增加下拉電流。
藉由上述技術方案，本發明差動放大器電路以及控制差動放大器電路的方法。其具有上述諸多的優點及實用價值，並在同類產品及方法中未見有類似的結構設計及方法公開發表或使用而確屬創新，其不論在產品結構、方法或功能上皆有較大的改進，在技術上有較大的進步，並產生了好用及實用的效果，且較現有的差動放大器電路具有增進的多項功效，從而更加適於實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，並為了讓本發明的上述和其他目的、特徵和優點能更明顯易懂，以下特舉多個較佳實施例，並配合附圖，詳細說明如下。
圖1是傳統MOS差動放大器的示意圖。
圖2是作為漏極到源極電壓(Vds)幅度的函數且用於具有1.0μ溝長和2.8μ寬的N溝道電晶體以及用於具有1.0μ溝長和6.0μ寬的P溝道電晶體的漏極電流的圖形說明，並且在上述兩種情況中，該漏極電流具有等於1.6V的閘極到源極電壓(Vgs)幅度。
圖3是圖1中所說明的電晶體的漏極電流的特徵曲線，對於N和P設備來說，所述電晶體分別具有最小的溝道長度0.20μ和0.21μ。
圖4說明了先前圖形中兩個最小溝道長度電晶體的漏極電流，該漏極電流作為具有VDS為1.6V的VGS的幅度的函數。
圖5是通常具有1.6V的電源、INB固定在0.8V、IN轉變高於0.25V而低於0.8V，以及具有0V的電晶體106和112的基底偏壓(NBIAS)的圖1所示電路的仿真。
圖6說明了除將電晶體106和112的基底偏壓(NBIAS)設置為0.5V之外，在與先前圖形中所說明的那些相同條件之下的圖1的電路的性能。
圖7是根據本發明的電路的示意性說明，該電路產生並且控制差動放大器的基底偏壓(NBIAS)，所述差動放大器等效於圖1中所示出的所有有關的放大器。
圖8是根據本發明的另一代表性差動放大器電路的進一步示意性說明，在該放大器電路中，增加上拉電流而不增加下拉電路以便通過從節點MIRROR到地的附加的電流路徑而獲得對稱的轉換，所述附加的電流路徑不流經電晶體808。
圖9是在與關於圖6所示仿真的所述相同條件下，先前圖形中所示的電路的響應的曲線。
具體實施例方式
為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的差動放大器電路以及控制差動放大器電路的方法其具體實施方式
、結構、方法、製造方法、加工方法、步驟、特徵及其功效，詳細說明如後。
現在請參閱圖1所示，為現有的MOS差動放大器100的示意圖。現有的MOS差動放大器100包括以下相干部分電流鏡和差動對電路102，包括串聯連接的P溝道電晶體104和N溝道電晶體106，與之相併聯的是串聯連接的P溝道電晶體110和N溝道電晶體112。電晶體104和110的源極端連接到電源電壓源(VCC)，同時電晶體106和112的源極端(節點TAIL)經由電流源N溝道電晶體108而耦接到電路接地的參考電壓電平，所述電晶體108的閘極端連接到VCC。
電晶體104和110的閘極端一起耦接到如圖所示那樣具有寄生電容的電晶體110的漏極端(節點MIRROR)。所以電晶體104和110形成公知的電流鏡電路配置。電晶體106的閘極端連接到輸入線114(IN)，同時電晶體112的閘極端連接到互補輸入線116(INB)。電晶體106和112的後閘極或基底接點一起耦接到第三輸入線118(NBIAS)。在電晶體104和106公共連接的漏極端的節點120(節點OUTbi)處獲得傳統MOS差動放大器100的輸出，以輸入到反相器122並且隨後在線124上輸出(OUT)。節點120如圖所示那樣也具有寄生電容。
在所述的傳統MOS差動放大器100中，期望具有工作在飽和區域的電晶體108以便使得流經放大器100的電流相對地獨立於電晶體108的漏極到源極電壓(VDS)以及IN線114和INB線116上的電壓的絕對電平。然後通過電晶體108的閘極到源極電壓(VGS)以及IN線114和INB線116上電壓之間的差值來確定在節點120上(OUTbi)和在電晶體110漏極的MIRROR上的輸出電壓，並且所述輸出電壓獨立於這些電壓的絕對電平(共模電平)。差動放大器100包含反相器122以便將線124上的輸出銳化並且該反相器引起電源電平VCC與接地電平之間的一個全幅振蕩。
現在請另外參閱圖2所示，用於具有1.0μ溝長和2.8μ寬的N溝道電晶體以及用於具有1.0μ溝長和6.0μ寬的P溝道電晶體的漏極電流的圖形說明，並且在上述兩種情況中於VGS為1.6V幅度，所述漏極電流作為Vds幅度的函數。可以確定，兩個電晶體都展示出在大約0.6VVDS之上的相當平坦的飽和特性。
現在再請參閱圖3所示，為另一圖形說明，其描述了用於圖1所述的電晶體的漏極電流特性，但是對於N型和P型設備來說，上述電晶體分別具有0.2μ和0.21μ的最小溝道長度。很明顯，這兩個VDS必須大於大約0.6V以致於接近處於飽和並且獨立於VDS。然而，當溝道長度接近這些最小值時，電晶體實際上從不飽和。
現在請再參閱圖4所示，進一步的圖形說明示出了先前圖形中兩個最小溝道長度電晶體的漏極電流，該漏極電流為具有VDS為1.6V幅度的VGS的幅度的函數。N溝道設備需要至少1.0V以便具有100μA的漏極電流並且P溝道設備需要1.25V的VGS以便具有100μA的電流。給出這些特徵，用於放大器100的電源電壓必須與用於電晶體108的2.0V相似以便勉強運行於飽和區域，並且信號的IN或INB的最小高值必須是至少1.6V，以具有足夠的的差動電壓以便實際上將所有的電流引入到具有高輸入電平的一側。
根據現在的MOS技術，電源電壓VCC能夠是1.6V或者更低。另外，在一些產品中將使用可比較的差動放大器100作為輸入緩衝器的，僅線114上的IN信號路徑切換，同時線116上的INB信號保持在一個固定的參考電壓上，所述固定的參考電壓可如0.8V一樣的低。
很明顯，在此情況下對於放大器100的理想的操作是無法達成的，並且放大器100的性能對電晶體參數、溫度、以及操作電壓的變化敏感以致於到達非常重要的程度。當線114上的IN信號下降到0.8V時，對INB線116上僅施加0.8V，節點TAIL必須基本上接地以便獲得任一電流流經電晶體112並且將存在跨接在電晶體108上的非常小的VDS。
所以，通過電晶體108的電流將非常依賴於電晶體本身的VDS。另外，節點MIRROR將不得不大於0.8V而小於電源VCC以獲得任一電流流經電晶體110，其中任一電流將通過電晶體104而被鏡像。所以，所有的電流流經放大器100的右側時，電晶體112將具有0.7V的VDS。因為所有的電晶體以非常小的VDS和VGS來運行，所以如先前所述那樣，溝道長度必須基本上處於最小允許長度，以便具有適當的溝道寬度。
現在請再參閱圖5所示，利用1.6V的電源VCC、固定在0.8V的線116上的INB信號、在大於0.25V小於0.8V之間轉換的線116上的線114的IN信號，以及利用如通常那樣的處於0.0V的電晶體106和112的基底偏壓，來說明圖1所示放大器100電路的仿真操作。參考該圖，很明顯，差動放大器100的輸出OUTbi變形並且不對稱。主要會問題出現是因為利用0.8V的信號INB，所以即使節點TAIL基本上接地，通過電晶體112的電流會非常小。接著，這樣導致流經電晶體110的非常小的電流通過電晶體104而被鏡像進而將節點OUTbi拉高。全部結果在於線124上的信號OUT具有一個非常失真的佔空因數(duty cycle)。問題的根本原因在於電晶體112的閾值電壓過高。一種降低閾值的方法是稍微將電晶體112的基底相對於接地為正向電壓。
現在請再參閱圖6所示，除將電晶體106和112的基底偏壓(NBIAS)設置為0.5V之外(儘管0.5V作為電晶體112的閾值電壓過高，電晶體106具有本身偏壓的基底以便維持對稱)，在與先前圖形曲線所述的那些先前條件相同的條件下顯示出了放大器100電路的性能。可以確定，結果能夠充分地提高放大器100電路的性能，但是具有55.6％佔空因數的輸出仍舊不對稱。
當P溝道電晶體104、110「慢」(高閾值電壓，低飽和電流)並且N溝道電晶體106、112「快」(低閾值電壓，高飽和電流)以及輸入IN和INB的共模電平高時，具有NBIAS上正偏壓的閾值電壓的減少很慢並且放大器100的性能受到不利的影響。在這些條件下，當信號IN高時，節點OUTbi被下拉的太低。在以上電晶體和偏壓條件下，需要將NBIAS的電平設置為0V。所以需要一種手段以便響應電晶體特徵、電壓以溫度變換從而控制基底偏壓(NBIAS)。
現在請再參閱圖7所示，為一產生並且控制NBIAS電平的電路700。該電路700包括以下相干部分第一差動放大器702，與有關所有其基底偏壓被控制的差動放大器相同，其在該實施例中是圖1所示的差動放大器。連接到節點「DRIVE」的差動放大器702的輸入等效於圖1中被連接到輸入「IN」的放大器的輸入。將節點DRIVE設置為通過由電阻R1和R2組成的電阻分壓器所確定的參考電壓。將該參考電平設定得稍微低於差動放大器702的第二輸入上的參考電平「INB」，其連接與其基底偏壓被控制的差動放大器的第二輸入端相同的信號，即圖1情況中的「INB」。在所示的電晶體704和706的公共連接漏極端720(OUTbi)上獲得差動放大器700的輸出。由於電晶體特徵、電源電壓、溫度以及「INB」電平的變換，所以放大器700的輸出電平也將變化。在圖1的情況中，由於相同的電晶體、電源電壓以及溫度變化，通過適當地選擇電阻R1和R2，能夠進行差動放大器700的輸出改變以便反映其基底偏壓被控制的差動放大器的輸出變化。
電路700進一步包括一個第二電流鏡和差動放大器724，其包括串聯連接的P溝道電晶體726和N溝道電晶體728，以及與之並聯的串聯連接的P溝道電晶體732和N溝道電晶體734。電晶體726和732的源極端連接到VCC，同時電晶體728和734的源極端通過電流源N溝道電晶體730而耦接到電路接地的參考電壓電平，所述電流源N溝道電晶體730的閘極端接VCC。
將電晶體726和732的閘極端一起耦接到電晶體732的漏極端以便形成電流鏡。電晶體728的閘極端連接到OUTbi節點720，同時將電晶體734的閘極連接到串聯連接的電阻R4和R5的中間(節點TRIP)，其中串聯連接的電阻R4和R5包括連接在VCC和接地端之間的分壓器736。
在電晶體726和728之間提供節點738(OFFi)以作為一對串聯連接的反相器740，742的輸入，該一對反相器用於將(OFF)輸入到附加的反相器744和N溝道電晶體748的閘極端。電晶體706和712的基底接點連接到節點718，同時也耦接到串聯連接的電阻752(R0)和N溝道電晶體754之間的節點(NBIASI)，如所示那樣，電阻752(R0)和N溝道電晶體754耦接於VCC和接地端之間。與P溝道電晶體756的閘極端一樣，電晶體754的閘極端也耦接到節點718，其中P溝道電晶體756的源極和漏極端一起耦接到VCC。電晶體756在節點NBIASI上具有濾波器電容器的作用。同樣將節點718上的NBIASI信號提供到N溝道電晶體746的一端以便在線750上提供NBIAS信號。反相器744的輸出被提供到電晶體746的閘極端，同時電晶體748耦接到接地的線上以便響應於施加於電晶體748的柵極端的OFF信號。
通過第二差動放大器724來監控節點OUTbi720並且將節點OUTbi720與節點TRIP上的參考電壓進行比較。如果節點OUTbi720完全降到TRIP電平之下，那麼第二差動放大器切換並且導致線750上的NBIAS信號變為地電平(go to ground)，否則線718上的電壓(NBIASI)通過電晶體746而直到線750(NBIAS)，其中通過跨接在電晶體754上的電壓降來設置線718上的電壓。
如先前所示關於圖1所示的傳統MOS差動放大器100，其具有工作在飽和區域的電晶體710和具有足夠的差動輸入信號，當線114上的IN信號相對於線116上的INB信號為「高」時，用於節點120 OUTbi的下拉電，由於其VGS是固定的，其是通過流經電晶體108上的電流來確定的。而此電流也不依賴於信號IN的絕對電平。當IN相對於INB為「低」時，通過電晶體104的用於節點120 OUTbi的上拉電流，等於流經電流鏡電晶體110的電流，流經電流鏡電晶體110的電流再一次等於流經電晶體108的電流。該電流也不依賴於線116上信號INB的絕對電平。所以，因為對於兩個電晶體來說，用於反相器122輸入端的負載電容的充電電流是相同的，所以節點120 OUTbi上的上升和下降邊緣轉換基本上相同。
如先前所述那樣，其中並不能夠獲得理想的特徵，而且通過電晶體106和112的電流也不再完全被電晶體108的VGS所控制，但同樣依賴於IN線114和INB線116上的電壓的絕對電平。由於信號IN在INB的固定參考電平上上下變動，所以IN的「高」值高於INB的「高」值。所以當IN「高」時通過電晶體106的下拉電流比當IN「低」時而通過電晶體112的電流要大，而導致更小的上拉電流通過電晶體104。進一步，通過電晶體104的上拉電流不等於通過電流鏡電晶體110的電流，原因是兩個電晶體的不同的漏極到源極電壓。理想上，這些不同於分歧的最終結果在於節點120O UTbi上的下拉電流大於上拉電流並且如根據圖6所能夠確定的那樣，下降和上升邊緣電壓轉換不對稱。
為了獲得對稱的轉換，必須增加上拉電流而不增加下拉電流。根據本發明，通過從節點MIRROR到接地端添加一個附加的電流路徑來實現上述目的，該電流路徑不流經晶體感108(圖1)。
現在請再參閱圖8所示，為一根據本發明的差動放大器電路800，其中增加上拉電流而不增加下拉電流，以便由通過附加電流路徑而獲得對稱轉換，其中電流路徑是從節點MIRROR到接地端而不流經電晶體808(相應於圖1的電晶體108)的。
差動放大器電路800包括以下相干部分一個電流鏡和差動放大器802，包括串聯連接的P溝道電晶體804和N溝道電晶體806，與上述兩個電晶體相併聯的是串聯連接的P溝道電晶體810和N溝道電晶體812。電晶體804和810的源極端連接到VCC，同時電晶體806和812的源極端經由電流源N溝道電晶體808而耦接到電路的接地端，所述電流源N溝道電晶體808的閘極耦接到VCC。電晶體804和810包括一個電流鏡，同時電晶體806和812包括一個差動對。電晶體808包括一個電流源。
將電晶體804和810的閘極端一起耦接到電晶體810的漏極端(節點MIRROR)，該電晶體810具有如所指示的寄生電容。電晶體806的閘極端連接到輸入線814(IN)，同時電晶體812的閘極端連接到一個互補輸入線816(INB)。將電晶體806和812的後閘極或基底接點一起耦接到第三輸入線818(NBIAS)。在電晶體804和806公共連接的漏極端的節點820(節點OUTbi)處獲得差動放大器電路800的輸出以用於反相器822的輸入和隨後線824上的輸出(OUT)。節點820也展示出如所指示的寄生電容。
差動放大器電路800進一步包括如先前所述那樣的一個附加的電流路徑，該附加的電流路徑包括耦接在電晶體810的基底接點和接地端之間的串聯連接的N溝道電晶體826和828，電晶體826的基底接點耦接到線818並且其閘極端耦接到線816。如所示那樣，電晶體828的閘極端耦接到VCC。
通過提供這個附加的電流路徑，當附加的電流流經電晶體810時，電晶體810的VGS增加，接著，電晶體804的VGS增加並且因此上拉電流將增加而不影響通過電晶體806的下拉電流。調節電晶體826和828的尺寸可使通過電晶體804的上拉電流足夠提供對稱的電壓轉換。
現在請再參閱圖9所示，為依據先前描述與圖標中差動放大器電路800的響應，其中在此的圖形是與圖6的仿真與相關描述的相同條件下進行。現在節點820 OUTbi上的正向和負向轉換幾乎對稱並且佔空因數非常接近50％。圖8所示的差動放大器電路800可優選地代替圖7所示的第一差動放大器702以便使得NBIAS控制電路能夠更加精確地追蹤差動放大器電路800的性能。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種低壓差動放大器電路，在其輸出提供基本對稱的電壓轉換以便響應提供於此的差動輸入信號，其特徵在於其包括電流鏡，耦接到電源電壓源；差動對，用於接收耦接到所述電流鏡的所述差動輸入信號並且定義其之間的所述輸出；電流源，用於將所述差動對耦接到參考電壓源；以及電流路徑，耦接在所述電流鏡的公共控制節點和所述參考電壓源之間。
2.根據權利要求1所述的低壓差動放大器電路，其特徵在於其中所述的電流鏡包括第一和第二電晶體。
3.根據權利要求2所述的低壓差動放大器電路，其特徵在於其中所述的第一和第二電晶體包括P溝道電晶體。
4.根據權利要求1所述的低壓差動放大器電路，其特徵在於其中所述的差動對包括第三和第四電晶體。
5.根據權利要求4所述的低壓差動放大器電路，其特徵在於其中所述的第三和第四電晶體包括N溝道電晶體。
6.根據權利要求4所述的低壓差動放大器電路，其特徵在於其中所述的第三和第四電晶體都包括基底接點，所述基底接點耦接到偏壓信號輸入。
7.根據權利要求1所述的低壓差動放大器電路，其特徵在於其中所述的電流源包括第五電晶體。
8.根據權利要求7所述的低壓差動放大器電路，其特徵在於其中所述的第五電晶體包括一個N溝道電晶體，其閘極耦接於所述電源電壓源。
9.根據權利要求1所述的低壓差動放大器電路，其特徵在於其中所述的電流路徑包括與附加電流源串聯的一個第六電晶體。
10.根據權利要求2所述的低壓差動放大器電路，其特徵在於其中所述的第六電晶體包括一個N溝道電晶體。
11.根據權利要求10所述的低壓差動放大器電路，其特徵在於其中所述的第六電晶體包括基底接點，該基底接點耦接到所述偏壓信號輸入。
12.根據權利要求10所述的低壓差動放大器電路，其特徵在於其中所述的第六電晶體包括一個閘極端，該閘極端耦接以便接收至少一個所述差動輸入信號。
13.根據權利要求9所述的低壓差動放大器電路，其特徵在於其中所述的附加電流源包括一個N溝道電晶體，該N溝道電晶體具有耦接到所述電源電壓源的閘極端。
14.一種低壓差動放大器電路，其特徵在於其包括電流鏡，包括具有第一、第二以及控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體，所述差動對耦接於所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接於所述差動對和參考電壓源；電流路徑，耦接於所述電流鏡的公共控制節點和所述參考電壓源之間；以及控制電路，耦接到所述第三和第四電晶體的所述基底端以便控制其閾值電壓。
15.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第一和第二電晶體包括P溝道電晶體並且所述兩個電晶體的所述第一端耦接到所述電源電壓源。
16.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第一和第二電晶體的所述控制端耦接到所述第二電晶體的第二端。
17.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第三和第四電晶體的所述控制端耦接到所述差動放大器的各自的第一和第二差動輸入端。
18.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第一和第二電晶體的所述第二端分別耦接到所述第三和第四電晶體的所述第二端。
19.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第三和第四電晶體包括N溝道電晶體。
20.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第五電晶體的第二端耦接到所述第三和第四電晶體的所述第一端。
21.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的第五電晶體包括一個N溝道電晶體，並且其所述的控制端耦接到所述電源電壓線。
22.根據權利要求14所述的低壓差動放大器電路，其特徵在於其中所述的電流路徑包括耦接到所述第四電晶體的所述第二端的第六電晶體，其具有第一、第二控制端以及基底端；以及附加電流源，將所述第六電晶體耦接到所述參考電壓源。
23.根據權利要求22所述的低壓差動放大器電路，其特徵在於其中包括一個偏壓信號輸入，其耦接到所述第三、第四以及第六電晶體的基底接點。
24.根據權利要求22所述的低壓差動放大器電路，其特徵在於其中所述的第六電晶體包括一個N溝道電晶體。
25.根據權利要求22所述的低壓差動放大器電路，其特徵在於其中所述的附加電流源包括一個N溝道電晶體，該N溝道電晶體具有耦接到所述電源電壓源的控制端。
26.根據權利要求22所述的低壓差動放大器電路，其特徵在於其中所述的第六電晶體的所述控制端耦接到所述第四電晶體的所述控制端。
27.一種用於控制第一差動放大器的基底偏壓的方法，所述第一差動放大器包括一個完全等同於所述第一差動放大器的第二差動放大器，所述第一差動放大器具有一個到所述第二差動放大器的輸入，所述第二差動放大器具有與所述第一差動放大器一樣等效的輸入，以及所述第二差動放大器的第二輸入端連接到參考電壓，其特徵在於其中所述方法包括感測所述第二差動放大器的輸出上的信號電平；以及基於所述第一和第二差動放大器的被感測到的信號電平來控制差動對的基底偏壓。
28.根據權利要求27所述的用於控制第一差動放大器的基底偏壓方法，其特徵在於其進一步包括將一個附加的偏壓電流提供給所述第一和第二差動對，以便設定所述輸出的上拉電流增加而基本上不增加相應的下拉電流。
29.一種低壓差動放大器電路，其特徵在於其包括電流鏡，包括具有第一、第二以及控制端的第一和第二電晶體，所述電流鏡耦接到電源電壓源；差動對，包括具有第一、第二、控制以及基底端的第三和第四電晶體，所述差動對耦接於所述電流鏡；電流源，包括具有第一、第二以及控制端的第五電晶體，所述電流源耦接於所述差動對和參考電壓源；以及控制電路，耦接到所述第三和第四電晶體的所述基底端以控制其閾值電壓。
全文摘要
本發明是關於一種差動放大器電路及控制差動放大器電路的方法，其中通過使用基底偏壓來控制N溝道差動輸入電晶體的閾值電壓，以便允許較寬範圍的輸入信號電平。差動放大器能夠低壓操作之外，進一步公開一種基於放大器的輸出電平，來控制差動放大器的輸入電晶體的基底偏壓的技術，其中引入一個附加的偏壓電流，該電流能夠使得上拉電流增加而不增加下拉電流。
文檔編號H03F3/45GK1713520SQ20041010010
公開日2005年12月28日 申請日期2004年11月29日 優先權日2004年6月15日
發明者D 亥特利 約翰 申請人:茂德科技股份有限公司