多處理器系統的處理器配置架構的製作方法
2023-06-08 11:29:06 3
專利名稱：多處理器系統的處理器配置架構的製作方法
技術領域：
本發明是關於一種數據處理系統，特別是一種多處理器系統的處理器配置架構。
背景技術：
供商業應用程式使用的數據處理系統已經有極快速度的進展。起初，數據處理系統僅為單一處理器的系統架構，但隨著科技的進步，以及數據處理能力和操作速度上的需求增加，現在的數據處理系統已發展至更複雜的多處理器的系統架構。
系統中處理器的數目與運算性能成正比，然而用以安置處理器的主機板與安置主機板的機箱尺寸有限，並且隨著微小化、多功能等趨勢，勢必主機板和機箱的尺寸均會儘量縮小，然而系統所需的處理效能要強大。但為了使系統的效能維持於較佳的狀態下，各個部件的數量要配置得當，因而如何於有限的空間下，設置較多數量的處理器一直以來都備受探討。
傳統上，多處理器系統多是採平面式配置多個處理器，然而受限於主機板的尺寸大小，因此能設置的處理器數量並不多。而後，為了更有效的運用空間，發展出處理器適配卡，將處理器設置於處理器適配卡上，而處理器適配卡再垂直插置入主機板上的連接器插槽中。這種多處理器計算機系統架構的好處是擴充便利性高，在連接器足夠的情況下，使用者可以依需求來組裝雙處理器、四處理器甚至八處理器系統，與刀鋒伺服器的高彈性雷同。
圖1即揭露一種應用處理器適配卡的八處理器計算機系統。主機板10上設置了四個連接器41、42、43、44，供插設四張處理器適配卡21、22、23、24，而處理器適配卡21、22、23、24上則分別具有雙處理器31、32、33、34。如先前所提到的，這種架構的擴充性高，當僅安裝處理器適配卡21時，即為一雙處理器系統；僅安裝處理器適配卡21、22時，即為四處理器系統。
但這種架構的核心問題，在於當位於不同處理器適配卡上的兩個處理器要溝通時，必須要透過連接器來達成，而連接器卻會降低信號完整性；另外，控制計算機周邊裝置的橋接晶片組，如南橋或北橋晶片，需要與處理器頻繁的通訊，也會遭遇同樣的問題。由於處理器間的信號傳輸對多處理器系統而言是極其重要的，因此在多處理器計算機系統中，使用過多的連接器於處理器間、或處理器與晶片組間的聯繫，反而會影響系統的整體性能。
發明內容本發明的主要目的在於提供一種多處理器系統的處理器配置架構，藉以解決現有技術所揭露的問題。
因此，為達上述目的，本發明所揭露的多處理器系統的處理器配置架構，包括第一電路板、第二電路板以及至少一適配卡。第一電路板包括至少一第一連接器、多個第一處理器與多個第一內部總線，其中這些第一內部總線供這些第一處理器彼此間的選擇性連接，並供這些第一處理器得以選擇性連接至第一連接器；第二電路板包括至少一第二連接器、多個第二處理器與多個第二內部總線，其中這些第二內部總線供第二處理器的以選擇性彼此相互連接，並供第二處理器得以選擇性連接至第二連接器；以及適配卡包含至少一第一管腳接口、至少一第二管腳接口以及至少一第三內部總線，其中第三內部總線用以連接第一管腳接口與第二管腳接口，並且第一管腳接口供連接第一連接器，而第二管腳接口則供連接第二連接器；其中，至少一第一處理器可透過第一內部總線、第一連接器、適配卡、第二連接器以及第二內部總線，而與至少一第二處理器相互連接。
另一個方面，在本發明提供一種適配卡，用以連接一第一電路板與一第二電路板，其包含至少一第一管腳接口、至少一第二管腳接口與至少一內部總線。第一管腳接口用以連接位於該第一電路板上的至少一第一連接器；第二管腳接口則用以連接位於該第二電路板上的至少一第二連接器；以及內部總線連接該第一管腳接口與該第二管腳接口。
在本發明的另一個方面為提供一種連接器，位於一電路板上，供以連接一適配卡，包含一殼體與複數管腳。殼體頂端具有一插槽，底端則固定於該電路板上；複數管腳則位於該插槽內，與該電路板的電路電性連接，並供可插拔的電性連接該適配卡；其中，該插槽的實體架構符合PCI-Express規格，這些管腳的定義符合高速傳輸(HyperTransport)規格。
圖1現有技術的多處理器系統的概要架構圖。
圖2為根據本發明第一實施例的多處理器系統的處理器配置架構的概要架構圖。
圖3A為根據本發明第二實施例的多處理器系統的處理器配置架構的概要架構圖。
圖3B為根據本發明第三實施例的多處理器系統的處理器配置架構的概要架構圖。
圖4為根據本發明的多處理器系統的處理器配置架構下多處理器間連結的一實施例的示意圖。
圖5為根據本發明的多處理器系統的處理器配置架構下多處理器間連結的另一實施例的示意圖。
圖6為根據本發明的多處理器系統的處理器配置架構下多處理器間連結的另一實施例的示意圖。
圖7為根據本發明的適配卡的一實例的概要架構圖。
圖8A為根據本發明第四實施例的多處理器系統的處理器配置架構的概要架構圖。
圖8B為在圖8A中的導引件與連接器結合的剖面示意圖。
圖9為根據本發明第五實施例的多處理器系統的處理器配置架構的概要架構圖。
圖10為在圖9中的承載板的一實例的的概要架構圖。
具體實施方式參照圖2，為根據本發明一實施例的多處理器系統的處理器配置架構，主要包括有一第一電路板100、一第二電路板200以及與具有二個管腳接口(未標示)的一適配卡300。
第一電路板100和第二電路板200均為單層或多層印刷電路板，二者約呈上下平行配置，其上分別具有數個第一、第二處理器110、210。實務上，這些處理器可分別安裝於電路板上的接受器，例如中央處理器插槽(CPU socket)(圖中未顯示)。
再者，第一電路板100和第二電路板200上分別設置有第一連接器120和第二連接器220，以致使適配卡300可透過其上的兩個連接接口，而分別與第一和第二連接器120、220相連結，進而將第一電路板100和第二電路板200相互連結。第一連接器120和第二連接器220皆具有殼體(未標示)，其頂端具有插槽(未標示)，底端則固定於第一電路板100或第二電路板200上；上述插槽內尚有複數管腳，與第一電路板100或第二電路板200的電路電性連接，並供可插拔式的電性連接適配卡(即，適配卡300的一種變化型式)進行連結。適配卡300可以大致垂直的方式與第一電路板100和第二電路板200相互連結。於此，可以高速傳輸(HyperTransport；HT)規格定義適配卡的兩個連接接口，換言之，第一和第二連接器的管腳定義(Pin Definition)亦需符合HT規格。於此，第一連接器120和第二連接器220頂端的插槽形式可為PCI-Express插槽，或其它具有足夠管腳數量供定義HT規格的插槽接口。
於此，第一電路板100、第二電路板200以及適配卡300均配置有多個第一內部總線和多個第二內部總線(圖中未顯示)，以將設置於第一和第二電路板100、200上的第一和第二處理器110、210相互連結。換句話說，第一電路板100與第二電路板200上的各個處理器可分別透過內部總線，而與同一電路板上的另一處理器形成通訊；而第一電路板100上的第一處理器110要與第二電路板200的第二處理器210溝通，則需透過適配卡300上的第三內部總線(圖中未顯示)。這些內部總線可為HT規格的總線，或者其它任何使用在處理器間通訊的總線類型。
第一電路板100和第二電路板200間亦可透過多個適配卡300來連接。請參閱圖3A，第一電路板100設置有二個第一連接器120，以分別與兩個適配卡300底側的連接端結合，而第二電路板200則設置有二個第二連接器220，以分別與兩個適配卡300頂側的連接端結合。
於第二實施例中，請參閱圖3B，單一適配卡300於頂、底側分別具有兩個連接端，以分別連接二個第一連接器120和二個第二連接器220，而將第一電路板100和第二電路板200相互連結。
根據本發明的多處理器配置架構是呈現雙層式架構，且適用於多種不同的處理器連接方式。參照圖4，本例簡單說明第一電路板100和第二電路板200上處理器的連接方式，該第三實施例中第一電路板100上具有四個第一處理器1100、1101、1102、1103，而第二電路板200上亦具有四個第二處理器2100、2101、2102、2103。
第一電路板100上的第一處理器1100、1101、1102、1103藉由第一內部總線130、131、132、133而彼此相連；其中，第一內部總線130連接第一處理器1100、1101，第一內部總線131連接第一處理器1100、1102；第一內部總線132連接第一處理器1101、1103；第一內部總線133連接第一處理器1102、1103。此外，經由適配卡300上的二個第三內部總線330、331，而使第一處理器1102、1103分別連接至第二電路板200上的第二處理器2100、2101。
第二電路板200上的第二處理器2100、2101、2102、2103亦藉由第二內部總線230、231、232、233而彼此相連；換句話說，第二內部總線230連接第一處理器2100、2101，第二內部總線231連接第一處理器2100、2102，第二內部總線232連接第一處理器2101、2103，第二內部總線233連接第一處理器2102、2103。於此，前述各處理器可為一中央處理器(central processing unit；CPU)；各個總線均具有一特定頻寬，以達成各個處理器通訊。其中，第一處理器1100連接有一外部總線140，而透過該外部總線140可與應用系統的其它裝置通訊。上述內、外部總線可為HT總線，或者其它任何使用在處理器間通訊的總線類型；任一處理器與連接器之間的連接，亦可以上述內部總線達成。
再者，為了提升處理器間的通訊速度，以供指令執行速度，這些處理器亦可採用交錯連接的方式，以縮短各個處理器至外部總線的通訊路由，如圖5、6所示。同一主機板上的交錯連接，可以多層線路布局技術予以實現，不同主機板上者則分別調整兩主機板上的線路布局而達成。參照圖5，第二電路板200上，第二處理器2100透過第二內部總線240連接至第二處理器2103，第二處理器2101透過第二內部總線241連接至第二處理器2102；此外，第二處理器2100、2101、2102、2103之間分別透過第二內部總線231、233、232而依序相連。參照圖6，適配卡300上經過第三內部總線330、332、333，連接第一電路板100和第二電路板200上的處理器。
請參閱圖7，顯示根據本發明一實施例的適配卡300。可為一高速傳輸卡，其以高速傳輸技術(HyperTransport technology)所製作而成；其上的內部總線規格即為高速傳輸總線。適配卡300上具有第一管腳接口301、第二管腳接口302與多條連接線路303；第一管腳接口301與第二管腳接口302分別包含多個接地管腳(pin)、多個輸入管腳和多個輸出管腳(圖中均未顯示)所組成，其管腳定義(Pin Definition)符合HT規格，而連接線路303實質上可形成一或多個第三內部總線(例如高速總線)，即用以形成連接第一、第二管腳接口301、302的各管腳的線路布局。前述輸入管腳中包括有信息高速傳輸輸入管腳、頻率高速傳輸輸入管腳、控制信號高速傳輸輸入管腳、除錯(debug)信息輸入管腳以及邏輯測試輸入管腳；其中，信息高速傳輸輸入管腳用以輸入命令/地址/數據等信息，頻率高速傳輸輸入管腳用以輸入頻率，控制信號高速傳輸輸入管腳用以輸入控制信號，除錯信息輸入管腳用以輸入諸如除錯要求、除錯準備等信息，而邏輯測試輸入管腳可用以輸入測試信息，如聯合測試協會(Joint TestAction Group；JTAG)信息。並且，輸出管腳中則包括有控制信號高速傳輸輸出管腳、信息高速傳輸輸出管腳、頻率高速傳輸輸出管腳、除錯信息輸出管腳、邏輯測試輸出管腳以及頻率輸出管腳；其中，控制信號高速傳輸輸出管腳用以輸出控制信號，信息高速傳輸輸出管腳用以輸出命令/地址/數據等信息，頻率高速傳輸輸出管腳用以輸出頻率，除錯信息輸出管腳用以輸出諸如除錯要求、除錯準備等信息，邏輯測試輸出管腳可用以輸出測試信息，如聯合測試協會信息，而該頻率輸出管腳用以輸出處理器的頻率給處理器所屬的主板上其它部件。最後，一個或多個固定孔304可供輔助的固定件加以固定，提升適配卡300與第一、第二連接器120、220的連接強度。
對應於使用HT規格的適配卡300，第一、第二連接器120、220亦需使用相同技術，亦即其插槽內的管腳定義需符合HT規格。在本發明的一實施例中，可採用較為普遍的PCI-Express接收器(插槽)作為第一和第二連接器120、220，二者與適配卡300的管腳定義即需彼此對應，並符合HT規格，唯第一、第二連接器120、220與適配卡300的實體架構(Physical Structure)皆需符合PCI-Express規格。
再者，如圖8A、8B所示，為提升安裝便利性與精準性，第一和第二連接器120、220分別可設置一導引件122、222，以輔助適配卡300可穩固且輕易地與第一和第二連接器120、220連結。導引件122、222為具有罩狀的蓋體(圖中未顯示)，其底側具有開口A可套蓋於第一或第二連接器120、220上，而頂側的導引槽B呈漏鬥狀與開口A相通，位置上對應於第一、第二連接器120、220的插槽123、223，以便於導引適配卡300輕易的插入導引件122、222中，進而插入第一、第二連接器120、220的插槽123、223中。
再者，如圖9所示，為減少適配卡300所承受的應力，可使用一承載板400來承載第二電路板200，並且該承載板400的側邊可具有一個或多個固定件410，以將該承載板400固定於其它裝置如機殼上，不讓第二電路板200的重量由適配卡300或第一電路板100分擔；其中，配合第二電路板200下方的第二連接器220，可在承載板400設計有一個或多個孔洞420，以顯露出第二連接器220使其亦可與適配卡300連結，也就是說，承載板400具有與第二電路板200下方的第二連接器220相對應的一個或多個孔洞420。舉例來說，當該多處理器系統的處理器配置架構設置於一機殼內時，則可利用該固定件410將承載板400固定於機殼上，以支撐第二電路板200，進而減少適配卡300所需承受的應力。此外，當多處理器系統的處理器配置架構存在有多個第二電路板200時，亦可搭配使用多個承載板400來分別承載一、第二電路板100、200。
並且，該承載板400承載第二電路板的另一表面上設有一個或多個支撐件430，設置於孔洞420旁，用以加強適配卡300的強度，如圖10所示；舉例來說，當適配卡300與自承載板400的孔洞420內顯露出第二連接器200連結時，可利用插銷固定圖10支撐件430上的定位孔431與對應的圖7適配卡300上的固定孔304，將適配卡300固定於支撐件430上，藉以增強適配卡300的固定強度。
綜合上述，藉由上述的實現多處理器的系統架構，可提供一大型系統，即具有多個接受器以連接多個處理器的數據處理系統。其中，每一處理器中具有一路由邏輯單元，其包含有支持自一處理器至另一處理器的通訊路由所需的邏輯，藉以控制處理器間的通訊。並且，採用這種系統架構能夠順利實現多個處理器的系統，同時可表現出多個處理器的整體性能。
權利要求
1.一種多處理器系統，包括有一第一電路板，包括至少一第一連接器；複數個第一處理器；以及複數個第一內部總線，選擇性用以將這些第一處理器中的至少二個該第一處理器彼此連接，以及用以將至少一該第一處理器連接至該第一連接器；一第二電路板，包括至少一第二連接器；複數個第二處理器；以及複數個第二內部總線，選擇性用以將這些第二處理器中的至少二個該第二處理器彼此連接，以及用以將這些第二處理器中的至少一個該第二處理器連接至該第二連接器；以及至少一適配卡，包含至少一第一管腳接口，用以連接該第一連接器；至少一第二管腳接口，用以連接該第二連接器；以及至少一第三內部總線，分別用以連接該第一管腳接口與該第二管腳接口；其中，至少一個該第一處理器透過該第一內部總線、該第一連接器、該適配卡、該第二連接器與該第二內部總線，而與至少一該第二處理器連接。
2.如權利要求1所述的多處理器系統，其特徵在於該第一內部總線、該第一連接器、該第二內部總線、該第二連接器、該第一管腳接口、該第二管腳接口與該第三內部總線符合高速傳輸(HyperTransport；HT)規格。
3.如權利要求1所述的多處理器系統，其特徵在於該第一連接器與該第一管腳接口的實體架構符合PCI-Express規格，且該第一連接器和該第一管腳接口的管腳定義(Pin Definition)符合高速傳輸規格。
4.如權利要求1所述的多處理器系統，其特徵在於該第一連接器包含一殼體，其頂端具有一插槽，且該插槽的實體架構符合PCI-Express規格，底端則用以固定於該第一電路板上；以及複數管腳，設置於該插槽內，用以與該第一電路板的電路電性連接，以及用以可插拔式電性連接該第一管腳接口，其中這些管腳的管腳定義符合高速傳輸規格。
5.如權利要求1所述的多處理器系統，其特徵在於該第二連接器與該第二管腳接口的實體架構符合PCI-Express規格，且該第二連接器與該第二管腳接口的管腳定義符合高速傳輸規格。
6.如權利要求1所述的多處理器系統，其特徵在於該第二連接器包含一殼體，其頂端具有一插槽，且該插槽的實體架構符合PCI-Express規格，底端則用以固定於該第一電路板上；以及複數管腳，設置於該插槽內，用以與該第一電路板的電路電性連接，以及用以可插拔式電性連接該第一管腳接口，其中這些管腳的管腳定義符合高速傳輸規格。
7.如權利要求1所述的多處理器系統，其特徵在於該第一電路板上具有四個該第一處理器，該第二電路板上具有四個該第二處理器。
8.如權利要求1所述的多處理器系統，其特徵在於該多處理器系統還包括一承載板，用以承載該第二電路板，其中該承載板具有至少一孔洞對應於該第二連接器，以顯露出該第二連接器。
9.如權利要求8所述的多處理器系統，其特徵在於該承載板還包括至少一固定件，以供固定該承載板於容置該多處理器系統的一機殼上。
10.如權利要求9所述的多處理器系統，其特徵在於該承載板還包括至少一支撐件，固定在該承載板上且鄰近該孔洞之處，用以固著該適配卡。
11.如權利要求1所述的多處理器系統，其特徵在於該多處理器系統還包含至少一導引件，具有一蓋體，其中該蓋體的底側具有一開口，用以套蓋於該第一連接器和該第二連接器其中一個上，以及該蓋體的頂側具有一導引槽，呈漏鬥狀且與該開口相通，以導引該適配卡插入至該第一連接器和該第二連接器其中一個內。
12.如權利要求1所述的多處理器系統，其特徵在於該第一電路板還包括有一外部總線，連接至少一個該第一處理器，以執行這些第一處理器對外通訊的接收和傳送。
13.如權利要求12所述的多處理器系統，其特徵在於該外部總線為一高速傳輸總線。
14.如權利要求1所述的多處理器系統，其特徵在於這些第一處理器與這些第二處理器為中央處理器。
15.一種適配卡，用以連接一第一電路板與一第二電路板，其中該第一和第二電路板上分別具有至少一第一連接器和至少一第二連接器，該適配卡包含至少一第一管腳接口，用以連接該第一連接器；至少一第二管腳接口，用以連接該第二連接器；以及至少一內部總線，用以連接該第一管腳接口與該第二管腳接口。
16.如權利要求15所述的適配卡，其特徵在於該第一管腳接口、該第二管腳接口與該內部總線符合高速傳輸規格。
17.如權利要求15所述的適配卡，其特徵在於該第一管腳接口與該第二管腳接口的實體架構符合PCI-Express規格，且該第一與該第二管腳接口的管腳定義符合高速傳輸規格。
18.如權利要求15所述的適配卡，其特徵在於該適配卡還包括複數個處理器分別設置在該第一電路板與該第二電路板上，且分別電性連結至該第一和該第二連接器。
19.一種連接器，位於一電路板上，供以連接一適配卡，包含一殼體，其頂端具有一插槽，且該插槽的實體架構符合PCI-Express規格，底端則用以固定於該第一電路板上；以及複數管腳，設置於該插槽內，用以與該第一電路板的電路電性連接，以及用以可插拔式電性連接該第一管腳接口，其中這些管腳的管腳定義符合高速傳輸規格。
20.如權利要求19所述的連接器，其特徵在於該連接器更包含一導引件，具有一蓋體，其中該蓋體的底側具有一開口，用以套蓋於該連接器上，以及該蓋體的頂側具有一導引槽，呈漏鬥狀、與該開口相通，且位置上對應於該連接器的插槽，以導引該適配卡插入至該插槽內。
21.如權利要求19所述的連接器，其特徵在於該電路板上設有複數處理器電性連結至該連接器。
全文摘要
一種多處理器系統，包括有第一電路板、第二電路板與適配卡。第一和第二電路板上分別具有多個處理器、多個總線與多個連接器，並且適配卡能同時與第一和第二電路板上的連接器相連接，以使第一電路板上的處理器，可通過第一電路板上的總線與連接器、適配卡、第二電路板上的連接器與總線，連接至第二電路板上的處理器。
文檔編號G06F15/177GK1979460SQ20051011088
公開日2007年6月13日 申請日期2005年11月29日 優先權日2005年11月29日
發明者楊善凱, 倪世軍, 沈劍, 丁蕾, 丁海鳴 申請人:泰安電腦科技(上海)有限公司, 泰安電腦科技股份有限公司