半導體裝置和半導體裝置的製造方法

2023-06-07 19:30:01 1

專利名稱：半導體裝置和半導體裝置的製造方法
技術領域：
本發明涉及半導體裝置和半導體裝置的製造方法，更具體地，涉及在半導體裝置製造過程中進行半導體構件的電性能評估的半導體裝置以及這樣的半導體裝置的製造方法。
背景技術：
在現有技術中，為了小型化和改善半導體裝置的功能，半導體裝置通過層疊多個半導體構件(配線基板)而構造。在這樣的半導體裝置中，豎直孔狀配線部分(在下文，也稱為TSV (直通矽通道))沿著矽基板的厚度方向延伸，且形成在每個半導體構件的矽基板上，以便獲得每個半導體構件之間的電連接。具體而言，首先，形成沿著矽基板的厚度方向延伸 的豎直孔，接下來，由諸如Cu的金屬材料組成的電極膜形成在矽基板的其中形成豎直孔的 壁部表面上。對於如上所述的包括TSV的半導體裝置，通常，在形成TSV前，在製造的中間執行半導體構件的電性能評估(在下文，也稱為探針測試)。在探針測試中，半導體構件的電性能評估通常通過暴露配線的一部分(焊墊部分)且使得探針與焊墊部分接觸而進行。因此，在執行探針測試時，探針的軌跡(在下文稱為探針痕跡)保留在配線的焊墊部分上。在此情況下，在探針測試後使用在TSV的形成工藝中的諸如電鍍液的化學品(例如，一種電鍍液)，會從探針痕跡滲入構件中，並且損壞焊墊部分。此外，因為提供用於暴露焊墊部分的開口部分，所以焊墊部分不能獲得足夠的強度，並且可能具有TSV的形成工藝期間焊墊部分變形或剝離的情況。就是說，由於探針測試，半導體裝置的產量和可靠性等會降低。因此，在現有技術中，已經提出了用於降低上述探針測試影響的各種技術(例如，參見日本未審查專利申請公開No. 2007-288150)。日本未審查專利申請公開No. 2007-288150中提出的配線基板的示意性截面圖如圖23A和23B所示。這裡，圖23A所示的示例是配線基板的第一構造示例，圖23B所示的示例是配線基板的第二構造示例。在圖23A所不的第一構造不例中，配線基板400包括基底材料401和基底基板410，基底基板410包括形成在基底材料401的一個面上的第一絕緣部402。此外，延伸在厚度方向上的通孔403形成在基底基板410內。此外，配線基板包括第一導電層411和第二導電層412，第一導電層411形成在第一絕緣部402內以阻擋通孔403的一個開口部分，第二導電層412形成在第一絕緣部402的表面上。此外，配線基板400包括連接第一導電層411和第二導電層412的島狀圖案中間層413。此外，配線基板400包括形成在第二導電層412上的第二絕緣部414。此外，開口部分414a是探針的接觸區域，形成在第二絕緣部414的定位在通孔403正上方的區域中。如上所述，對於第一構造示例，作為探針的接觸區域的第二絕緣部414的開口部分414a的導電部分具有多層結構，這樣，減小了上述的探針痕跡的影響。另一方面，在圖23B所示的第二構造示例中，配線基板420包括基底材料421和基底基板430，基底基板430包括形成在基底材料421的一個面上的第一絕緣部422。此外，厚度方向上延伸的通孔423形成在基底基板430的內部。此外，配線基板420包括導電部分431和第二絕緣部432，導電部分431形成在第一絕緣部422上以便阻擋通孔423的一個開口部分，第二絕緣部432形成在導電部分431的表面上。此外，在第二構造示例中，開口部分432a形成在第二絕緣部432與配線基板420的平面內的通孔423的開口區域不重疊的區域中。就是說，在第二構造示例中，通過將導電部分431的作為配線基板420面內的探針的接觸區域的區域設置在不與通孔423的開口區域重疊的區域中，減小了上述的探針測試的影響。

發明內容
如上所述，在現有技術中，對於包括TSV的半導體裝置，為了減小在製造過程中執行的探針測試對產品的影響，已經提出了各種技術。然而，對於這樣的包括TSV的半導體裝 置，需要開發通過進一步減小上述探針測試對產品的影響而進一步改善半導體裝置的產量和可靠性等的技術。希望提供一種半導體裝置以及製造該半導體裝置的方法，通過進一步減小上述探針測試對產品的影響而可以進一步改善該半導體裝置的產量和可靠性等。根據本發明實施例的半導體裝置具有包括基底材料部分、豎直孔配線部分、金屬膜和導電保護膜的構造，並且該構造的每個部分如下。基底材料部分包括半導體基板和在半導體基板的一個面上形成的絕緣膜，並且豎直孔沿著半導體基板的厚度方向形成在內部。豎直孔配線部分包括豎直孔電極，其形成在基板部分的形成豎直孔的側壁上。金屬膜形成在絕緣膜內，並且電連接到豎直孔配線。導電保護膜形成為與絕緣膜內的金屬膜接觸，並且形成在包括在於所述金屬膜的膜面上進行製造過程中所進行的探針測試期間探針的接觸區域的區域中。此外，根據本發明另一個實施例的製造半導體裝置的方法通過下面的程序執行。首先，金屬膜形成在基底材料部分的絕緣膜內，該基底材料部分包括半導體基板和形成在半導體基板的一個面上的絕緣膜。接下來，導電保護膜形成為與預定區域中的金屬膜接觸，該預定區域在絕緣膜內且在金屬膜的膜面內。此外，探針測試通過使得探針與金屬膜和導電保護膜的暴露在絕緣膜的在半導體基板側的相反側的表面上的一個接觸而實現。在探針測試後，豎直孔沿著半導體基板的厚度方向形成於基底材料部分。如上所述，對於本發明實施例的半導體裝置和製造半導體裝置的方法，導電保護膜形成為在探針測試期間在包括探針接觸區域的預定區域中與金屬膜接觸。因此，根據本發明的實施例，能夠進一步減小上述探針測試對產品的影響，並且能夠進一步改善半導體
裝置的產量和可靠性等。


圖I是根據本發明第一實施例的半導體裝置的示意性截面圖；圖2是用於示出根據第一實施例的半導體製造工藝的示意圖；圖3是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖4是用於示出根據第一實施例的半導體製造工藝的另一個示意圖5是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖6是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖7是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖8是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖9是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖10是用於示出根據第一實施例的半導體製造工藝的另一個示意圖；圖11是根據本發明第二實施例的半導體裝置的示意性截面圖；圖12是用於示出根據第二實施例的半導體製造工藝的示意圖；
圖13是用於示出根據第二實施例的半導體製造工藝的另一個示意圖；圖14是用於示出根據第二實施例的半導體製造工藝的另一個示意圖；圖15是用於示出根據第二實施例的半導體製造工藝的另一個示意圖；圖16是修改I (修改1-1)的半導體裝置的示意性截面圖；圖17是修改I (修改1-2)的半導體裝置的示意性截面圖；圖18是用於示出修改2的半導體裝置製造工藝的示意圖；圖19是用於示出修改2的半導體裝置製造工藝的另一個示意圖；圖20是修改3的半導體裝置的示意性截面圖；圖2IA和2IB是修改4的半導體裝置的示意圖；圖22是應用根據本發明實施例的半導體裝置的照相機的示意圖；以及圖23A和23B是包括TSV的現有技術的配線基板的示意性截面圖。
具體實施例方式按照下面的順序，參考附圖描述根據本發明實施例的半導體裝置和製造該半導體裝置的方法的示例。然而，本發明的實施例不限於下面的示例。I.第一實施例2.第二實施例3.各種修改和應用〈I.第一實施例>[半導體裝置的總體構造]圖I示出了根據第一實施例的半導體裝置的示意性截面圖。這裡，根據本實施例，固態成像元件(圖像傳感器)將描述為示例。此外，為了簡化描述，圖I中僅示出了傳感器單元和TSV附近的構造。半導體裝置100包括裝置主體部分I、玻璃基板2、玻璃密封材料3、電鍍膜4、焊接掩模(solder mask) 5和焊球6。裝置主體部分I的構造將稍後具體描述。玻璃基板2隔著玻璃密封材料3提供在裝置主體部分I的一個面(圖I的示例中的上面)上。這裡，玻璃密封材料3是用於將裝置主體部分I和玻璃基板2貼合在一起的密封構件。電鍍膜4提供在裝置主體部分I的另一個面(圖I的示例中的下面)上的部分上。具體而言，電鍍膜4提供為覆蓋金屬籽晶層14，金屬籽晶層14構成裝置主體部分I的稍後描述的TSV 30 (豎直配線部分)。這裡，電鍍膜4還用作通過蝕刻而圖案化構成TSV 30的金屬籽晶層14時的掩模。焊接掩模5提供為覆蓋裝置主體部分I的下面和電鍍膜4。此外，用於暴露電鍍膜4的開口部分5a提供於焊接掩模5，並且焊球6提供在開口部分5a上。這樣，焊球6經由電鍍膜4電連接到TSV 30。這裡，焊球6是用於輸出通過TSV 30輸出到外部配線的信號的連接端。此外，焊接掩模5用作掩模，以在通過 焊接將外部配線連接到焊球6時防止焊料連接到不必要的部分。[裝置主體部分的構造]裝置主體部分I包括Si基底材料部分10(基底材料部分)、金屬焊墊11(金屬膜)、導電保護膜12、絕緣層13和金屬籽晶層14 (豎直孔電極)。此外，裝置主體部分I包括多個光敏二極體15和多個晶片上微透鏡16，多個光敏二極體15將從外面接收的光轉換成電荷信號，多個晶片上微透鏡16分別提供在多個光敏二極體15正上方，並且分別將光聚集在對應的光敏二極體15上。Si基底材料部分10包括Si層IOa (半導體基板)和氧化層IOb (絕緣膜)，Si層IOa (半導體基板)例如由矽基板等構造，氧化層IOb (絕緣膜)形成在Si層IOa的一個表面(圖I的示例中的上面)上。這裡，氧化層IOb由SiO2膜構造，並且暴露金屬焊墊11的開口部分IOc提供在氧化層IOb上。此外，沿著厚度方向延伸的豎直孔IOd形成在Si基底材料部分10內。這裡，豎直孔IOd形成為從Si層IOa的另一個表面(圖I的示例中的下面)延伸到金屬焊墊11的下面。此外，在本實施例中，多個晶片上微透鏡16通過布置在Si基底材料部分10的氧化層IOb的表面上而提供，對應於多個晶片上微透鏡16的多個光敏二極體15分別形成在氧化層IOb之內。這樣，檢測來自目標的光的傳感器單元20被構造。這裡，儘管圖I中沒有示出，但是傳感器單元20還包括例如濾色器、各種電晶體或浮置擴散(floatingdiffusion)等。金屬焊墊11提供在氧化層IOb內。這時，金屬焊墊11提供為阻擋Si基底材料部分10的豎直孔IOd在玻璃基板2側的開口。這裡，金屬焊墊11能夠由諸如Al、Cu、W、Ni或Ta的導電材料形成。此外，金屬焊墊11的厚度能設定為大約等於或小於I Pm。金屬焊墊11用作輸出電極、輸入電極或接地電極等的配線，輸出電極用於將從傳感器單元20輸出的信號輸出到外面，輸入電極用於給傳感器單元20施加電壓。更具體地，金屬焊墊11用作例如連接到選擇電晶體(未示出)信號線的端部(BEOL (Back End Of theLine):線的後端)，該選擇電晶體構造傳感器單元20內提供的像素(未示出)。導電保護膜12形成在氧化層IOb的開口部分IOc上暴露的金屬焊墊11 (第一區域)上。這裡，在本實施例中，在半導體裝置100的製造過程中執行探針測試時，導電保護膜12提供在與探針接觸的區域中。就是說，在本實施例中，導電保護膜12用作探針焊墊。因此，在本實施例中，導電保護膜12由厚金屬膜構造，以便在探針測試期間保護金屬焊墊11。這裡，儘管導電保護膜12的厚度考慮諸如探針接觸壓力的條件而適當設定，但是優選厚度為儘可能厚。例如，導電保護膜12的厚度可設定在幾ym至幾十ym的範圍內。此外，任意的材料可用作導電保護膜12的形成材料，只要該形成材料是能形成厚金屬膜的導電材料。例如，導電保護膜12可由諸如Ni、Cu、Au或Ag的金屬材料形成。這裡，儘管在本實施例中描述了導電保護膜12由一層金屬膜構造的示例，但是本發明的實施例不限於此，而是導電保護膜12的構造可為其中層疊多層金屬膜的多層結構。此外，在本實施例中，絕緣層13 (SiO2層)和金屬籽晶層14以這樣的順序層疊在形成Si基底材料部分10的豎直孔IOd的Si基底材料部分10的側壁上。這裡，此時，絕緣層13和金屬籽晶層14形成為使金屬籽晶層14和金屬焊墊11的下面直接接觸。在該實施例中，以這樣的方式構造TSV 30 :在形成Si基底材料部分10的豎直孔IOd的Si基底材料部分10的側壁上提供絕緣層13和金屬籽晶層14。TSV 30經由金屬籽晶層14、電鍍膜4和焊球6將從傳感器單元20經由金屬焊墊11輸出的信號輸出到外部配線。就是說，在本實施例的半導體裝置100中，由傳感器單元20檢測的信號從裝置主體部分I的焊接掩模5側得到。[製造半導體裝置的技術]
接下來，將參考圖2至10描述形成本實施例的半導體裝置100的技術示例。這裡，圖2至10是每個工藝中形成的半導體構件的示意性截面圖。此外，這裡，為了簡化描述，將描述裝置主體部分I在TSV 30附近的結構的形成工藝。其它的結構部分可以例如類似於現有技術的固態成像元件的形成技術而形成。首先，在本實施例中，如圖2所示，金屬焊墊11形成在Si基底材料部分10的氧化層IOb內。這裡，金屬焊墊11可例如類似於現有技術的固態成像元件的金屬焊墊的形成工藝形成。例如，首先，氧化膜(SiO2膜)採用諸如等離子體CVD (化學氣相沉積)法的技術形成在Si層IOa上。接下來，由金屬焊墊11的形成材料組成的金屬膜採用諸如濺射法的技術形成在氧化膜上。金屬焊墊11然後通過圖案化金屬膜而形成。這裡，此時，通過考慮氧化層IOb的形成在金屬焊墊11上的稍後描述的開口部分IOc的工藝餘量，特徵上重要的具有略大尺寸的金屬焊墊11被形成。此外，氧化膜採用諸如等離子體CVD方法的技術形成在金屬焊墊11上。在本實施例中，金屬焊墊11可以這樣的方式形成在氧化層IOb內。接下來，氧化層IOb在金屬焊墊11上的區域的一部分，具體而言，導電保護膜12的形成區域(包括探針接觸區域的區域)通過蝕刻被去除。這樣，如圖3所示，開口部分IOc形成在氧化層IOb的導電保護膜12的形成區域上，金屬焊墊11暴露到開口部分10c。這裡，在本實施例中，如上所述，特徵上重要的具有略大尺寸的金屬焊墊11考慮到開口部分IOc的工藝餘量而形成。因此，開口部分IOc的開口面積變得小於金屬焊墊11的面積，並且金屬焊墊11的外圓周端部附近的區域變為由氧化層IOb覆蓋的狀態。接下來，如圖4所示，導電保護膜12採用諸如非電解電鍍方法、絲網印刷方法、噴塗方法或柱凸起形成方法(stud bump forming method)的技術形成在暴露到氧化層IOb的開口部分IOc的金屬焊墊11上。這裡，此時，在本實施例中，導電保護膜12形成為使得導電保護膜12的表面和氧化層IOb的表面在一個面內。更具體而言，在絲網印刷法用作導電保護膜12的形成技術的情況下，例如，首先，其上布置有用於填充導電膏的孔的絲網(screen)設置在開口部分IOc上。接下來，導電膏設在絲網上。接下來，導電膏採用橡膠掃帚(squeegee)鋪開在絲網上。這樣，導電保護膜12由經由絲網中的孔填充在開口部分IOc中的導電膏形成。此外，在噴塗方法用作導電保護膜12的形成技術的情況下，例如，導電膏從噴嘴以很小的速率排出在開口部分IOc上。這樣，導電保護膜12由填充在開口部分IOc中的導電膏形成。接下來，探針測試執行在其上形成有導電保護膜12的半導體構件上。具體而言，如圖5所示，半導體構件的電性能通過使得探針50與導電保護膜12接觸而評價。這裡，此時，儘管探針痕跡產生在導電保護膜12上，但是因為形成在其下部的金屬焊墊11被導電保護膜12保護，所以金屬焊墊11沒有被損壞。一旦上述的探針測試結束，如圖6所示，玻璃密封材料3形成在Si基底材料部分10的氧化層IOb和導電保護膜12上。這裡，儘管圖6中未示出，但是玻璃密封材料3還在這樣的工藝期間形成在傳感器單元20上。接下來，如圖7所示，玻璃基板2設置在玻璃密封材料3上，並且玻璃基板2和Si基底材料部分10通過玻璃密封材料3貼合在一起。這裡，儘管圖7中未示出，但是在本實施例中，在這樣的工藝期間，Si基底材料部分10的厚度由於後面研磨(BGR)Si層IOa的氧化層IOb側的相反側的表面(圖7中的下面)而變薄。
接下來，如圖8所示,豎直孔IOd通過幹蝕刻法蝕刻Si層IOa的下面的預定區域而形成在金屬焊墊11的下部(Si層IOa側)上。這時，金屬焊墊11的下面的一部分通過形成從Si層IOa的下面延伸到金屬焊墊11的下面的豎直孔IOd暴露到豎直孔IOd的開口部分。這裡，因為氧化層IOb的蝕刻速率與金屬焊墊11的蝕刻速率的比(選擇比)很高，所以蝕刻工藝易於停止在金屬焊墊11的下面上。接下來，如圖9所示，絕緣層13 (SiO2層)通過諸如等離子體CVD方法的技術形成在Si層IOa的下面上、在Si基底材料部分10的形成豎直孔IOd的側壁上以及在金屬焊墊11暴露到豎直孔IOd的下面上。接下來，通過去除絕緣層13的形成在金屬焊墊11的下面上的部分，金屬焊墊11的一部分暴露到豎直孔10d。其後，如圖10所示，金屬籽晶層14通過諸如濺射法的技術形成在絕緣層13和暴露的金屬焊墊11的下面上。這樣，金屬焊墊11和金屬籽晶層14被電連接。
其後，電鍍膜4、焊接掩模5和焊球6以類似於形成現有技術的固態成像元件的方法形成。在本實施例中，半導體裝置100以這樣的方式形成。如上所述，採用本實施例的半導體裝置100的製造技術，厚導電保護膜12提供在金屬焊墊11上，並且導電保護膜12用作探針焊墊。因此，根據本實施例，由探針測試期間產生的探針痕跡引起的金屬焊墊11的損壞可被減小。就是說，由於TSV 30的形成工藝中使用的化學品(例如，電鍍液等)滲入探針痕跡引起的金屬焊墊11的損壞可得到防止。此外，在本實施例中，下面的優點在日本未審查專利申請公開No. 2007-288150中提出的技術中獲得，例如，其描述在圖23A和23B中。因為對於圖23A和23B中描述的現有技術的配線基板，絕緣膜(氧化膜)提供在探針要接觸的第二導電層412上或導電部分431的下部上，所以存在在探針測試期間因為探針接觸而導致絕緣膜損壞的可能性。這樣，在損壞發生在絕緣膜上的情況下，還降低了產品的產量和可靠性等。另一方面，因為對於本實施例的半導體裝置100，導電保護膜12直接提供在金屬焊墊11上，所以當探針50與導電保護膜12接觸時，不導致在Si基底材料部分10的氧化層IOb上的損壞。此外，對於日本未審查專利申請公開No. 2007-288150 (參見圖23A)中提出的第一構造示例，具有島狀圖案的中間層413提供為在第一導電層411的與探針接觸的區域中與第一導電層411接觸。另一方面，採用本實施例的半導體裝置100，導電保護膜12提供為在包括探針接觸區域的整個區域上與金屬焊墊11接觸。就是說，本實施例具有這樣的構造，其中金屬焊墊11由導電保護膜12裝襯在包括探針接觸區域的區域中，並且金屬焊墊11和導電保護膜12之間的接觸面積變得大於日本未審查專利申請公開No. 2007-288150的第一構造示例。因此，在本實施例中，金屬焊墊11的強度與上述的日本未審查專利申請公開No. 2007-288150的第一構造示例相比可得到增力口。在此情況下，金屬焊墊11的變形或剝離可在形成導電保護膜12後的各種工藝(包括TSV30的形成工藝)中得到抑制。由上可見，在本實施例中，能夠進一步降低探針測試的影響，並且半導體裝置100的產量和可靠性等可進一步改進。
儘管其中厚導電保護膜12 (金屬膜)形成在金屬焊墊11 (金屬配線)上的示例在上述的第一實施例中進行了描述，但是本發明的實施例不限於此。例如，金屬配線可由多層金屬層組成的多層膜構造，並且對多層膜的一個表面側定位為最遠的金屬層可用作導電保護膜。在第二實施例中，將描述這樣的示例。[半導體裝置的構造]根據第二實施例的半導體裝置的示意性截面圖如圖11所示。這裡，在本實施例中，與上面描述的第一實施例類似，描述將採用固態成像元件(圖像傳感器)作為半導體裝置的示例而給出。此外，為了簡化描述，圖11中僅示出了 TSV附近的本實施例的半導體裝置的構造。此外，相同的附圖標記給予與圖I所示的第一實施例的半導體裝置100類似的圖11所示的本實施例的半導體裝置200的構造。本實施例的半導體裝置200示出了裝置主體部分201、玻璃基板2和玻璃密封材料3。這裡，儘管圖11中未示出，但是與上面描述的第一實施例類似，半導體裝置200包括電鍍膜、焊接掩模和焊球。此外，本實施例的半導體裝置200的玻璃基板2和玻璃密封材料3與上述的第一實施例具有相同的構造。就是說，在本實施例中，因為裝置主體部分201之外的構造與上面所述的第一實施例的對應構造相同，所以，這裡，僅描述裝置主體部分201的構造。[裝置主體部分的總體構造]裝置主體部分201包括Si基底材料部分10 (基底材料部分)、金屬焊墊11 (金屬膜)、導電保護膜202、絕緣層13和金屬籽晶層14 (豎直孔電極)。此外，儘管圖11中未示出，但是與第一實施例類似，裝置主體部分201包括傳感器單元，該傳感器單元包括光敏二極體和晶片上微透鏡。對於本實施例的半導體裝置200，如圖11所示，金屬焊墊11形成在TSV30 (豎直孔配線部分)的上部(玻璃基板2側)，此外，薄導電保護膜202層疊在金屬焊墊11上。就是說，在該實施例中，金屬配線具有金屬焊墊11和導電保護膜202的兩層結構。此外，在本實施例中，開口部分203提供在Si基底材料部分10的氧化層IOb (絕緣膜)上，並且導電保護膜202暴露到開口部分203。在本實施例中，探針測試通過使探針與暴露到開口部分203的導電保護膜202接觸而實現。
這裡，因為導電保護膜202在金屬焊墊11的形成工藝後形成，所以導電保護膜202由形成金屬焊墊11的相同技術(例如，濺射方法)形成。因此，與第一實施例一樣，難以形成很厚(大約等於或大於幾十Pm)的導電保護膜202。因此，在該實施例中，導電保護膜202由相對高硬度的導電材料形成，從而當探針與導電保護膜202接觸時在金屬焊墊11上不導致損壞。例如，導電保護膜202可由諸如W、Ti或Ta的材料形成。此外，儘管其中導電保護膜202構造為單層的示例描述在圖11所示的示例中，但是本發明的實施例不限於此。例如，導電保護膜202可具有多層結構。更具體而言，導電保護膜202可由TiN膜和Ti膜以及TaN膜和Ta膜等的層疊膜構造。 在本實施例中，除了上述多層結構的金屬配線外的構造與上述第一實施例的對應構造類似。[製造半導體裝置的技術] 接下來，將參考圖12至15描述形成本實施例的半導體裝置200的技術示例。這裡，因為對於形成本實施例的半導體裝置200的技術，至探針測試的工藝與上述第一實施例的半導體裝置100相同，至探針測試的每個工藝中形成的半導體構件的截面圖如圖12至15所示。此外，這裡，為了簡化描述，將描述TSV 30附近的裝置主體部分201的構造的形成工藝。其它構造部分例如可以與現有技術的固態成像元件的形成技術類似地形成。在本實施例中，首先，氧化膜204採用諸如等離子體CVD方法的技術形成在Si層IOa上。接下來，如圖12所示，金屬焊墊11和導電保護膜202以這樣的順序形成在氧化膜204 上。這裡，儘管金屬焊墊11和導電保護膜202的形成技術是任意的，但是，例如，金屬焊墊11和導電保護膜202可依照如下形成。首先，由金屬焊墊11的形成材料組成的第一金屬膜和由導電保護膜202的形成材料組成的第二金屬膜採用諸如濺射法的技術形成在氧化膜204上。接下來，金屬焊墊11和導電保護膜202通過圖案化由第一金屬膜和第二膜組成的層疊膜而形成。然而，考慮到導電保護膜202上形成的稍後描述的開口部分203的工藝餘量，特徵上重要的具有略大尺寸的金屬焊墊11和導電保護膜202在金屬焊墊11和導電保護膜202的形成工藝中形成。接下來，如圖13所示，Si基底材料部分10的氧化層IOb通過採用諸如等離子體CVD方法的技術在導電保護膜202上形成氧化膜而形成。接下來，氧化層IOb在導電保護膜202上的一部分區域，具體而言，包括探針接觸區域的區域通過蝕刻而去除。這樣，如圖14所示，開口部分203形成在氧化層IOb的包括探針接觸區域的區域上，並且導電保護膜202暴露到開口部分203。這裡，在本實施例中，如上所述，考慮到開口部分203的工藝餘量，形成特徵上重要的具有略大尺寸的導電保護膜202。因此，開口部分203的開口面積變為小於導電保護膜202的面積，並且導電保護膜202在外圓周端部附近的區域變為由氧化層IOb覆蓋的狀態。接下來，在由上述工藝形成的半導體構件上執行探針測試。具體而言，如圖15所示，半導體構件的電性能通過使探針50經由導電保護膜202與金屬焊墊11進行接觸而評估。這裡，此時，因為金屬焊墊11由具有高硬度的導電保護膜202保護，所以可減小對金屬焊墊11的損壞。
在已經結束上述探針測試後，半導體裝置200形成為類似於上述的第一實施例(圖6至10中描述的形成工藝)。如上所述，本實施例的半導體裝置200具有這樣的構造其中金屬焊墊11在探針測試期間由具有高硬度的導電保護膜202保護，並且金屬焊墊11在包括探針接觸區域的區域中由導電保護膜202裝襯。因此，本實施例可獲得與上述的第一實施例相同的效果。此外，在本實施例中，因為可以通過與金屬焊墊11相同的工藝形成導電保護膜202，所以半導體裝置200可更容易地形成。這裡，在本實施例中，如上所述，因為難以使導電保護膜202的膜厚度很厚，所以上述第一實施例的構造具有超越本實施例的優點，導電保護膜很厚是重要的。〈3.各種修改和應用>接下來，將描第一和第二實施例的半導體裝置的各種修改和應用。[修改I]儘管第一和第二實施例中已經示出了其中導電保護膜形成在金屬焊墊11(金屬配線)於探針接觸側的表面上的示例，但是本發明的實施例不限於此，而是導電保護膜可形成在金屬焊墊11於探針接觸側的相反側的表面上。修改I描述了這樣的構造示例。修改I的半導體裝置的示意圖如圖16和17所示。圖16是在修改I的構造應用於第一實施例的半導體裝置100的情況下半導體裝置110 (修改1-1)的示意性截面圖。此夕卜，圖17是在修改I的構造應用於第二實施例的半導體裝置200的情況下半導體裝置210(修改1-2)的示意性截面圖。這裡，為了簡化描述，圖16和17中僅示出了 TSV 30附近的半導體裝置的構造。此夕卜，對於圖16所示的修改1-1的半導體裝置110，相同的附圖標記指代與圖I所示的第一實施例的半導體裝置100類似的構造。此外，對於圖17所示的修改1-2的半導體裝置210，相同的附圖標記指代與圖11所示的第二實施例的半導體裝置200類似的構造。由圖16和I之間的比較清楚可見，修改1-1的半導體裝置110具有這樣的構造，其中金屬焊墊11和導電保護膜12的設置與第一實施例的半導體裝置100相反。此外，對於修改1-1的半導體裝置110，開口部分111提供在氧化層IOb於金屬焊墊11上包括探針接觸區域的區域上。根據修改1-1的半導體裝置110，上述構造之外的構造與第一實施例的半導體裝置100的對應構造相同。此外，由圖17和11之間的比較清楚可見，修改1-2的半導體裝置210具有這樣的構造，其中金屬焊墊11和導電保護膜202的設置與第二實施例的半導體裝置200相反。此夕卜，修改1-2的半導體裝置210的其它構造與第二實施例的半導體裝置200的對應構造相同。對於這樣示例的半導體裝置，因為探針在探針測試期間與金屬焊墊11直接接觸，所以導致對金屬焊墊11的損壞。然而，因為導電保護膜提供為與這樣示例中的金屬焊墊11的下部接觸，所以保持了金屬配線的導電性，並且損壞對金屬焊墊11的影響可降低。此外，因為導電保護膜提供為與這樣示例中的金屬焊墊11的下部接觸，所以，當探針與金屬焊墊11接觸時，不導致對Si基底材料部分10的氧化層IOb的損壞。此外，因為這樣的示例也是其中金屬焊墊11由導電保護膜裝襯的構造，所以金屬焊墊11的強度可提高。就是說，甚至對於這樣的示例，也可獲得與上述第一和第二實施例相同的效果。
[修改2]儘管對於上述第一實施例，已經描述了其中探針測試(圖5的工藝)在於金屬焊墊11上形成導電保護膜12 (圖4的工藝)後執行，但是本發明的實施例不限於此。例如，探針測試可在於金屬焊墊11上形成導電保護膜12前執行。將參考圖18和19描述這樣的半導體裝置(修改2)的形成技術的示例。這裡，圖18和19是分別示出在探針測試期間以及導電保護膜形成期間的工藝狀態的示意圖。在這樣的示例中，首先，與第一實施例類似，金屬焊墊11通過在金屬焊墊11上形成氧化層IOb的開口部分IOc而暴露(圖2和3的工藝)。接下來，如圖18所示，通過使得探針50與暴露到開口 IOc的金屬焊墊11接觸，而執行探針測試。接下來，在探針測試後，如圖19所示，導電保護膜12採用諸如非電解的電鍍方法、絲網印刷方法、噴塗方法或柱凸起形成方法的技術形成在暴露到氧化層IOb的開口部分IOc的金屬焊墊11上。其後，半導體形成為類似於上述的第一實施例(圖6至10的工藝)。
對於這樣的示例，因為探針測試通過使探針直接與金屬焊墊11接觸而執行，所以導致對金屬焊墊11的損壞(探針痕跡)。然而，在這樣的示例中，導電保護膜12提供為與金屬焊墊11接觸，以在探針測試後覆蓋金屬焊墊11 (探針痕跡)。就是說，金屬焊墊11的其上保留探針痕跡的表面由導電保護膜12保護。在此情況下，保持了金屬配線的導電性，可防止在TSV 30的形成工藝中使用的化學品(例如，電鍍液等)滲入探針痕跡，並且可降低損壞對金屬焊墊11的影響。此外，因為這樣的示例還具有其中金屬焊墊11由導電保護膜12裝襯的構造，所以金屬焊墊11的強度可得到提高。就是說，與上述的第一實施例類似，甚至在這樣的情況下，也可降低探針測試的影響，並且還可改善半導體裝置的產量和可靠性等。[修改3]在上述第一實施例中，已經描述了其中導電保護膜12 (包括探針接觸區域的區域)提供在TSV 30的上部上的示例，也就是，其中導電保護膜12設置在與豎直孔IOd的開口部分相對的位置的示例。然而，本發明的實施例不限於此。為了防止TSV 30的形成區域和導電保護膜12的形成區域重疊，兩個區域可設在半導體裝置的Si基底材料部分10的平面內。其一個構造示例將描述在修改3中。修改3的半導體裝置120的示意圖如圖20所示。圖20是在修改3的構造應用於第一實施例的半導體裝置100的情況下半導體裝置120的示意性截面圖，這裡，為了簡化描述，僅示出了 TSV 30附近的半導體裝置120的構造。此外，對於圖20所示的修改3的半導體裝置120，相同的附圖標記指代與圖I所示的第一實施例的半導體裝置100相同的構造。由圖20和I之間的比較清楚可見，對於這樣示例的半導體裝置120，TSV 30的形成區域和導電保護膜12的形成區域設置為避免在Si基底材料部分10的面內重疊。此外，在這樣的示例中，金屬焊墊121在Si基底材料部分10的面內形成在從TSV 30的形成區域到導電保護膜12的形成區域的區域中。對於這樣的示例的半導體裝置120，上述構造之外的構造與第一實施例的半導體裝置100的對應構造相同。如上所述，這樣的示例的構造是其中導電保護膜12形成為與探針接觸區域中的金屬焊墊121接觸並且金屬焊墊121由導電保護膜12裝襯的構造。因此，甚至對於這樣的示例的半導體裝置120，也可獲得與上述第一實施例相同的效果。
這裡，儘管其中修改3的構造應用於第一實施例的半導體裝置100的示例描述在圖20所示的示例中，但是本發明的實施例不限於此，而是，例如，修改3的構造可應用於第二實施例的半導體裝置200。就是說，TSV 30的形成區域和導電保護膜202的形成區域可設置為在第二實施例的半導體裝置200的Si基底材料部分10的面內不重疊。然而，在這樣的示例中，因為TSV 30的形成區域和導電保護膜的形成區域形成在Si基底材料部分10的面內的彼此不同的區域上，所以可存在半導體裝置的晶片尺寸與第一和第二實施例的半導體裝置相比變大的情況。因此，從小型化半導體裝置的觀點看，第一和第二實施例的半導體裝置具有超越這樣示例的半導體裝置的優點。[修改4]儘管在上述的第二實施例中，由諸如W、Ti或Ta的材料組成的具有相對高硬度的導電保護膜202形成在金屬焊墊11上，但由這樣的材料形成的導電保護膜202上的應力很 大。因此，如果金屬焊墊11上的導電保護膜202的形成區域很大，則存在由於膜上的應力引起的導電保護膜202的膜剝離的可能性。因此，優選金屬焊墊11上的導電保護膜202的形成區域儘可能小。這樣的示例將在修改4中描述。修改4的半導體裝置的金屬焊墊11和導電保護膜222的示意圖如圖2IA和2IB所示。這裡，圖21A是修改4的半導體裝置的金屬焊墊11和導電保護膜222的平面圖，而圖21B是圖21A的XXIB-XXIB截面圖。此外，相同的附圖標記指代與圖11所示的第二實施例的半導體裝置200類似的、圖21A和21B所示的修改4的半導體裝置的構造。此外，這裡，為了簡化描述，導電保護膜222的形成工藝後的半導體構件的示意圖示出在圖21A和21B中。對於這樣示例的半導體裝置，使導電保護膜222的形成區域小於圖11所示的上述第二實施例的導電保護膜202的形成區域。例如，導電保護膜222的形成區域的尺寸設定到探針測試期間使用的探針焊墊的最小尺寸。這裡，儘管圖21A和21B中未示出，但是這樣示例的半導體裝置中的除導電保護膜222之外的構造與上述的第二實施例的對應構造相同。如上所述，這樣示例的構造也是這樣的構造其中導電保護膜222形成為在包括探針接觸區域的區域中與金屬焊墊11接觸，並且金屬焊墊11由導電保護膜222裝襯。因此，這樣示例的半導體裝置也獲得與上述第二實施例相同的效果。此外，對於這樣的示例，因為可以使具有相對高硬度的導電保護膜222的形成區域較小，所以可以抑制上述導電保護膜222的膜剝離的發生。[修改5]儘管其中導電保護膜222的形成區域製作的很小以便抑制導電保護膜222的膜剝離的示例描述在上述的修改4中，但是抑制導電保護膜222的膜剝離發生的技術不限於這樣的技術。例如，導電保護膜222可由導電保護膜主體和粘合劑層構造，導電保護膜主體由諸如W、Ti或Ta的材料組成，粘合劑層提供在導電保護膜主體於金屬焊墊11側的表面上。在此情況下，因為粘合劑層形成在由諸如W、Ti或Ta的材料組成的導電保護膜主體和金屬焊墊11之間，所以導電保護膜222的膜剝離的發生可得到抑制。[修改6]儘管在前述不同實施例中已經描述了其中TSV 30的豎直孔IOd不穿透金屬焊墊11的構造示例，但是本發明的實施例不限於此，而是豎直孔IOd可穿透金屬焊墊11。這樣的構造例如可通過採用雷射形成豎直孔IOd實現。[應用]上述的各種實施例和修改的半導體裝置可應用於各種電子設備。例如，上述的各種實施例和修改可應用於的電子設備，例如，諸如數字相機或攝像機的照相機系統、包括成像功能的行動電話或包括成像功能的其它設備。此外，各種實施例和修改中描述的本發明實施例的技術也可應用於MEMS (微機電系統)。這裡，將採用照相機作為應用各種實施例和修改的半導體裝置的電子設備的示例(應用)給出描述。根據該應用的照相機的示意圖如圖22所示。這裡，可捕獲靜態圖像或運動圖像的攝像機的構造示例如圖22所示。這樣示例中的照相機300包括固態成像元件301、引導入射光到固態成像元件301 的光接收傳感器(未不出)的光學系統302、提供在固態成像兀件301和光學系統302之間的快門裝置303以及驅動固態成像元件301的驅動電路304。此外，照相機300包括信號處理電路305，其處理固態成像元件301的輸出信號。固態成像元件301由上述各種實施例和修改的任何半導體裝置構造。每個其它部分的構造和功能如下。光學系統(光學透鏡)302在固態成像元件301的成像面(未示出)上成像來自物體的圖像光(入射光)。這樣，信號電荷在固態成像元件301內累積預定周期。這裡，光學系統302可由包括多個光學透鏡的光學透鏡組構造。此外，快門裝置303控制到固態成像元件301的入射光的光輻射周期和光阻擋周期。驅動電路304給固態成像元件301和快門裝置303提供驅動信號。此外，驅動電路304通過提供的驅動信號控制固態成像元件301到信號處理電路305的信號輸出動作和快門裝置303的開關動作。就是說，在這樣的示例中，從固態成像元件301到信號處理電路305的信號轉移動作由從驅動電路304提供的驅動信號(定時信號)實現。信號處理電路305對從固態成像元件301傳輸的信號進行各種類型的信號處理。此外，已經執行各種類型的信號處理的信號(圖像信號)存儲在諸如存儲器的存儲介質(未示出)中，或者輸出到監視器(未示出)。這裡，本發明的實施例還可採取下面的構造。(I)一種半導體裝置，包括基底材料部分，包括半導體基板和絕緣膜，該絕緣膜形成在半導體基板的一個面上，並且豎直孔形成為在該基底材料部分沿著半導體基板的厚度方向；豎直孔配線部分，包括豎直孔電極，該豎直孔電極形成在基底材料部分的形成豎直孔的側壁上；金屬膜，形成在絕緣膜內，並且電連接到豎直孔配線部分；以及導電保護膜，形成為與絕緣膜內的金屬膜接觸，並且形成在包括探針測試期間的探針接觸區域的區域中，該探針測試於製造過程中在該金屬膜的膜表面上進行。(2)根據(I)的半導體裝置，
其中金屬膜提供在導電保護膜的半導體基板側。(3)根據(I)的半導體裝置，其中導電保護膜提供在金屬膜的半導體基板側。(4)根據(I)至(3 )任何之一的半導體裝置，其中導電保護膜設置在與豎直孔的與開口部分相對的位置。
(5)根據(I)至(4)任何之一的半導體裝置，其中開口面積小於包括其中形成導電保護膜的探針接觸區域的區域的開口部分形成在絕緣膜在探針接觸側的表面上。(6)根據(I)至(5 )任何之一的半導體裝置，其中導電保護膜是Au膜、Ni膜和Cu膜的任何一種。(7)根據(I)至(5)任何之一的半導體裝置，其中導電保護膜是W膜、Ti膜、TiN膜和Ti膜的層疊膜以及TaN膜和Ta膜的層疊膜的至少之一。(8)一種製造半導體裝置的方法，包括形成半導體基板和在基底材料部分的絕緣膜內的金屬膜，該基底材料部分包括半導體基板的一個面上形成的絕緣膜；在絕緣膜內且在金屬膜的膜表面內的預定區域內形成與該金屬膜接觸的導電保護膜；通過使探針接觸金屬膜和導電保護膜中的暴露到絕緣膜的半導體基板側的相反側的表面上的一方而執行探針測試；以及在探針測試後，沿著半導體基板的厚度方向於基底材料部分形成豎直孔。本申請包含2011年5月24日提交日本專利局的日本優先權專利申請JP2011-115633中公開的相關主題事項，其全部內容通過引用結合於此。本領域的技術人員應當理解的是，在所附權利要求或其等同方案的範圍內，根據設計需要和其他因素，可以進行各種修改、結合、部分結合和替換。
權利要求
1.一種半導體裝置，包括 基底材料部分，包括半導體基板和形成在所述半導體基板的一個面上的絕緣膜，而且沿著所述半導體基板的厚度方向於所述基底材料部分形成有豎直孔； 豎直孔配線部分，包括在所述基底材料部分的形成所述豎直孔的側壁上形成的豎直孔電極； 金屬膜，形成在所述絕緣膜內，並且電連接到所述豎直孔配線部分；以及導電保護膜，形成為與所述絕緣膜內的所述金屬膜接觸並且形成在包括探針測試期間的探針接觸區域的區域中，該探針測試於製造過程中在該金屬膜的膜表面上進行。
2.根據權利要求I所述的半導體裝置， 其中所述金屬膜提供在所述導電保護膜的半導體基板側。
3.根據權利要求I所述的半導體裝置， 其中所述導電保護膜提供在所述金屬膜的半導體基板側。
4.根據權利要求I所述的半導體裝置， 其中所述導電保護膜設置在與所述豎直孔的開口部分相對的位置。
5.根據權利要求I所述的半導體裝置， 其中開口面積小於包括探針接觸區域的區域的開口部分形成在所述絕緣膜的在探針接觸側的表面上，而且在所述探針接觸區域中形成有所述導電保護膜。
6.根據權利要求I所述的半導體裝置， 其中所述導電保護膜是Au膜、Ni膜和Cu膜中的任一種。
7.根據權利要求I所述的半導體裝置， 其中所述導電保護膜是W膜、Ti膜、TiN膜和Ti膜的層疊膜以及TaN膜和Ta膜的層疊膜中的至少一種。
8.—種製造半導體裝置的方法，包括 在基底材料部分的絕緣膜內形成金屬膜，所述基底材料部分包括半導體基板和形成在所述半導體基板的一個面上的所述絕緣膜； 在所述絕緣膜內且在所述金屬膜的膜面內的預定區域內形成與所述金屬膜接觸的導電保護膜； 通過使探針接觸所述金屬膜和所述導電保護膜中的暴露在所述絕緣膜在所述半導體基板側的相反側的表面上的一方而進行探針測試；以及 在所述探針測試後，沿著所述半導體基板的厚度方向於所述基底材料部分形成豎直孔。
全文摘要
本發明提供一種半導體裝置，包括基底材料部分，包括半導體基板和形成在該半導體基板的一個面上的絕緣膜，而且沿著半導體基板的厚度方向於該基底材料部分形成豎直孔；豎直孔配線部分，包括形成在該基底材料部分的形成該豎直孔的側壁上的豎直孔電極；金屬膜，形成在該絕緣膜內，並且電連接到豎直孔配線部分；以及導電保護膜，形成為與該絕緣膜內的該金屬膜接觸，並且形成在包括探針測試期間的探針接觸區域的區域中，該探針測試於製造過程中在該金屬膜的膜表面上進行。
文檔編號H01L23/538GK102800651SQ201210153640
公開日2012年11月28日 申請日期2012年5月17日 優先權日2011年5月24日
發明者長田昌也 申請人:索尼公司