多通道dvi圖像融合校正控制主的製造方法
2023-06-08 03:44:26
多通道dvi圖像融合校正控制主的製造方法
【專利摘要】發明公開了一種多通道DVI圖像融合校正控制主機。由ARM CPU為管理中心，FPGA為圖像處理單元，多路高解析度DVI圖像採集，嚴格並行，同步多路圖像融合輸出。主機設有1個ARM CPU主板、4個通道板。通道板內部包含數字圖像處理電路的FPGA可編程邏輯器件、雙鏈路DVI輸入模塊、雙鏈路DVI輸出模塊、QDR2數據存取模塊、DDR2數據存取模塊。各部件分布在ARM核心板、主板及4個並行運行的通道板上。ARM核心板、通道板通過板間連接器與主板連接。主機之間可通過級聯口擴展通道數。本發明有效克服傳統PC計算集群價格昂貴、輸出內容的同步實時性不能完全一致的缺點。嵌入式的FPGA圖像處理單元有效縮小空間佔用，雙鏈路DVI輸出圖像解析度高，可用不同變換參數表適應不同的投影屏幕。
【專利說明】多通道DVI圖像融合校正控制主機 一、
【技術領域】
[0001] 本發明屬電子應用【技術領域】，涉及多通道圖像融合技術，具體是多通道DVI圖像 融合校正控制主機。 二、
【背景技術】
[0002] 目前，針對大型投影顯示、LED屏顯示的需求，將多臺顯示通道圖像融合為一幅大 型場景圖像輸出的應用場合越來越多。主要針對高解析度、大視場、異形曲面投影環境，應 用於訓練中心、指揮控制中心、大型的會議顯示屏、金融中心的數據顯示環境、製造業控制 的可視化、城市管理的可視化環境。
[0003] 大型顯示系統目前廣泛採用的結構方案是高性能PC聯網同步方式，這種結構簡 潔方便。該顯示系統主要由三部分組成：顯示部分、運算控制部分、管理配置部分。顯示部 分為高解析度投影機或大型LED顯示屏；運算控制部分、管理配置部分為高性能GPU顯卡及 主機PC單元。此類系統對計算機及顯卡等硬體性能要求高，GPU顯卡成本高。另外，這種 聯網工作方式，由於網絡滯後原因，多通道顯示輸出內容的同步實時性不能完全一致。 三、
【發明內容】
[0004] 本發明的目的是針對現有技術的不足，提供一種圖像融合效果好、技術實現方便、 所用設備價格低的多通道DVI圖像融合校正控制主機。
[0005] 本發明的目的是這樣達到的：一種多通道DVI圖像融合校正控制主機，其特徵在 於：
[0006] 控制主機由ARM CPU為管理中心，高性能FPGA為圖像處理單元，多路高解析度 DVI圖像採集，實現圖像像素級的幾何、色彩校正，按嚴格並行同步方式實現多路圖像無縫 連接，融合輸出。針對實際的工程項目需求，確定項目所需的通道數目n，配置與通道數目 相同的η個通道FPGA板及其FPGA板上部件，並行處理η個DVI通道採集圖像；FPGA數字 圖像處理單元為FPGA可編程邏輯器件內部電路，完成高解析度數字圖像數據處理工作任 務；ARM CPU總線接口模塊用來實現與ARM進行數據通信，用戶通過在ARM上編程來實現對 FPGA的控制和傳輸數據；在處理過程中，給各個投影通道圖像處理器配置適用不同異形屏 幕的變換參數表，以適應不同的異形投影屏幕的要求。
[0007] 控制主機由包含有ARM CPU總線接口模塊、FPGA可編程邏輯器件、DVI輸入模塊、 DVI輸出模塊、QDR2數據存取模塊、DDR2數據存取模塊構成，FPGA可編程邏輯器件內部包含 有數字圖像處理單元；ARM CPU模塊設置在ARM核心板上，FPGA可編程邏輯器件、DVI輸入 模塊、DVI輸出模塊、QDR2數據存取模塊、DDR2數據存取模塊設置在通道FPGA板上，DVI輸 入模塊安裝在通道FPGA板DVI輸出口上，DVI輸出模塊安裝在通道FPGA板DVI輸入口上。 ARM核心板通過板件連接器與主板連接，FPGA板通過板間連接器及其銅螺柱支架與主板連 接。主板上配置與ARM和FPGA可編程邏輯器件連接的網絡接口、級聯口、串口和SD卡，各 個通道間通過級聯口實現級聯同步。
[0008] 所述並行處理η個DVI通道採集圖像，每個主機有4個通道，主機之間可以通過級 聯口，擴展為通道數η。
[0009] 所述DVI輸入模塊為iTMDS A/D，完成與DVI解碼晶片的接口邏輯，採樣或解碼後 得到的數字圖像數據進行組織後將存儲到存儲器中；DVI輸出模塊為iTMDS D/A，包括DVI 輸出主模塊和DVI輸出從模塊兩部分，實現雙鏈路輸出，完成將緩存中的數字圖像信號輸 出到DVI編碼晶片中，從而使得圖像輸出至顯示器或投影機上。
[0010] 所述在處理過程中，給各個投影通道圖像處理器配置適用不同異形屏幕的變換參 數表，其變換參數表是PC機通過網絡接口由ARM存儲在本地，並在工作過程中傳輸配置到 各個通道，存儲到各個通道的DDR2數據存取模塊中。
[0011] 所述QDR2數據存取模塊完成對輸入圖像以及處理後的輸出圖像的存取操作，採 用分別存儲輸入圖像數據和輸出圖像數據讀寫的方式，設置2組QDR2控制器存儲輸入圖像 數據讀寫和2組QDR2存儲輸出圖像數據讀寫，4組QDR2控制器兩兩分組，互不打擾，相互獨 立的並行工作，最高時鐘頻率達333MHz。
[0012] 所述DDR2數據存取模塊用來完成DDR2存儲器的時序控制，負責存儲從ARM中傳 輸過來的變換數表，並且在圖像傳輸過程中，給FPGA內部圖像處理單元提供像素點參數， 高速實時處理，其最高時鐘頻率達333MHz。
[0013] 所述主板上配置與ARM和FPGA可編程邏輯器件連接的網絡接口、級聯口、串口包 括乙太網網口，DB9串口，同步信號口，撥碼開關，輸入級聯口，輸出級聯口，以及外部220V AC電源輸入口和開關電源，SD卡設置在SD卡插座上。
[0014] 主機之間通過輸入級聯口，輸出級聯口級聯，擴展通道數，並行處理需要個數的 DVI通道採集圖像。
[0015] 本發明的積極效果是：
[0016] 1、主機能夠有效的克服傳統的大屏幕顯示系統中PC計算集群價格昂貴的缺點， 同時克服PC聯網帶來的因網絡滯後原因所引起的多通道顯示輸出內容的同步實時性不能 完全一致的問題，圖像融合效果好。
[0017] 2、本機採用的FPGA數字圖像處理單元為FPGA可編程邏輯器件內部電路，作為嵌 入式設備，它能有效的縮小空間的佔用，方便擴展；另外，只要給圖像處理器配置適用不同 異形屏幕的變換參數表，圖像系統就能適應不同的異形投影屏幕，適應性強，圖像融合校正 質量高。本機支持預存多張變換參數表，可選擇其中之一配置使用。
[0018] 3、主機各通道FPGA採用主機級聯實現刷新同步信號的控制，這種用硬體來實現 同步信號的控制方式，使圖像內容的刷新同步得到很好的改善。
[0019] 4、可根據實際的工程項目需求，確定項目所需的投影通道數目，並行處理所需DVI 通道採集圖像。
[0020] 5、高解析度圖像雙鏈路DVI輸入和DVI輸出使融合校正效果大幅提升。解析度最 高達 2560X 1600,還支持 1920X 1200,1400X 105060Hz 等解析度。 四、【專利附圖】
【附圖說明】
[0021] 圖1是本多通道DVI圖像融合校正控制主機結構框圖。
[0022] 圖2是本多通道DVI圖像融合校正控制主機各部件安裝示意圖。圖中僅顯示機箱 兩側的2塊FPGA通道板，另外還有兩塊通道板，用......表示。
[0023] 圖3是本多通道DVI圖像融合校正控制主機外觀正面圖。
[0024] 圖4是本多通道DVI圖像融合校正控制主機外觀背面圖。
[0025] 圖中，1、主機機箱；2、主板；3、ARM核心板；4、FPGA通道板；5、指示燈電路板；6、26 芯排線電纜；7、指示燈IO擴展口；8、某FPGA通道板DVI輸出口；9、某FPGA通道板DVI輸 入口；10、乙太網網口；11、DB9串口；12、同步信號口；13、SD卡插座；14、撥碼開關；15、輸入 級聯口； 16、輸出級聯口； 17、FPGA通道板銅螺柱支架；18、ARM核心板與主板的板間連接器； 19、外部220V AC電源輸入口；20、開關電源；21、FPGA通道板與底板連接器。 五、【具體實施方式】
[0026] 附圖給出了一個具體實施例。
[0027] 本校正控制主機的各個部件安裝在機箱內，機箱為標準3U機箱，具備風冷，傳導 等散熱方式。長X寬X高約為4250 X 4350 X 1320 (mm)，機箱外殼具備4個安裝孔，接地 粧。機殼材質採用金屬材質外殼，鋁質型材。
[0028] 機箱內有主板、ARM核心板、FPGA通道板和燈板。各個部件布局在各板上。ARM CPU 模塊設置在ARM核心板上，FPGA可編程邏輯器件、DVI輸入模塊、DVI輸出模塊、QDR2數據 存取模塊、DDR2數據存取模塊設置在FPGA板上。DVI輸入模塊安裝在FPGA通道板DVI輸 出口 8上，DVI輸出模塊安裝在FPGA通道板DVI輸入口 9上ARM核心板與主板通過ARM核 心板與主板的板件連接器18連接，各個FPGA通道板通過連接器21及其4個銅螺柱支架17 與主板連接。
[0029] 本校正控制主機採用4個DVI通道採集圖像，因而設有4個FPGA通道板，並行處 理4個DVI通道採集圖像。
[0030] 本發明可根據需要確定不同屏幕的DVI通道採集圖像通道個數，採用級聯方式實 現主機間及各通道間的刷新同步。主機之間通過輸入級聯口 15,輸出級聯口 16級聯，擴展 通道數，並行處理需要個數的DVI通道採集圖像。
[0031] 本校正控制主機由ARM CPU為管理中心，用戶通過在ARM上編程來實現對FPGA的 控制和傳輸數據，ARM核心電路板上的ARM CP負責各個圖像通道的參數配置管理及狀態監 控，同時存儲各個通道的校正參數及FPGA的固件配置管理。ARM CPU將從PC機接收到的為 各個通道配置的變換參數表並存儲至本地的SD卡中，對各個埠進行配置。配置時由ARM 傳輸配置到各個通道，存儲在各個通道的DDR2數據存取模塊中，以適應不同的異形投影屏 幕的要求。同時，ARM CPU響應PC端的各項命令。
[0032] 本校正控制主機以高性能FPGA為圖像處理單元，FPGA數字圖像處理單元為嵌入 在FPGA可編程邏輯器件的內部電路。本實施例採用了 4個XILINX晶片，完成4個投影通 道的高解析度數字圖像數據處理工作任務，4個通道分別通過主板上板間連接器21連接， 並用銅螺柱支架17支撐。主板上的輸入級聯口 15、輸出級聯口 16用採用級聯方式實現主 機間及各通道間的刷新同步。級聯輸入接口標識為(：_預，為16芯工業級插件。級聯輸出接 口標識為C_OUT，為16芯工業級插件。
[0033] 本實施例中，DVI輸入模塊為iTMDS A/D，最大解析度為2560 X 1600,60Hz，完成與 DVI解碼晶片的接口邏輯，採樣或解碼後得到的數字圖像數據進行組織後將存儲到存儲器 中。DVI輸出設置雙鏈路輸出，有DVI輸出主模塊和DVI輸出從模塊兩部分，均採用iTMDS D/A，最大解析度為2560X1600,60Hz，完成將緩存中的數字圖像信號輸出到DVI編碼晶片 中，從而使得圖像輸出至顯示器或投影機上。DVI輸入模塊安裝在FPGA通道板DVI輸入口 9上，DVI輸出模塊安裝在FPGA通道板DVI輸出口 8上，位於該通道板上邊緣側。DVI輸入 接口標識為INI、IN2、IN3、IN4、共4個，符合iTMDS標準。DVI輸出接口標識為0UT1、OUT 2、OUT 3、OUT 4 共 4 個，符合 iTMDS 標準。
[0034] QDR2數據存取模塊完成對輸入圖像以及處理後的輸出圖像的存取操作。在數據存 儲上，採用採用分別存儲輸入圖像數據和輸出圖像數據讀寫的方式。設置2組QDR2控制器 存儲輸入圖像數據讀寫和2組QDR2存儲輸出圖像數據讀寫，4組QDR2控制器兩兩分組，互 不打擾，相互獨立的並行工作，最高時鐘頻率達333MHz。
[0035] DDR2數據存取模塊用來完成DDR2存儲器的時序控制，負責存儲從ARM中傳輸過來 的變換數表，並且在需要的時候高速的給數字圖像處理模塊提供像素點參數，其最高時鐘 頻率達333MHz。設置一組兩塊64MX 16bit，333MHz DDR2模塊。
[0036] 在主板上配置與ARM和FPGA可編程邏輯器件連接包括乙太網網口 10,是主機與 PC機交互數據的接口，標識為NET ;DB9串口 11，主要為調試用，標識為DEBUG ;同步信號口 12，是本機圖像內容的幀同步輸出信號，標識為SNYC ;SD卡插座，其中SD卡可存儲參數表及 測試圖片，標識為SD ;撥碼開關14,可設置主機機號，標識為SET ;輸入級聯口 15,標識為C_ IN ;輸出級聯口 16,標識為C_0UT ;這些接口均位於主板上邊緣側。另外，主機還設置有外部 220V AC電源輸入口 19和開關電源20。主機外殼正面具有指示燈7個，包括1個電源指示 燈，4個通道，每個通道2個工作狀態燈，表示各通道輸入輸出信號是否具備。
[0037] 本校正控制主機各部件配置參見表1。
[0038] 表 1
[0039]
【權利要求】
1. 一種多通道DVI圖像融合校正控制主機，其特徵在於： 校正控制主機由ARM CPU為管理中屯、，高性能FPGA為圖像處理單元，多路高解析度DVI 圖像採集，實現圖像像素級的幾何、色彩校正，按嚴格並行同步方式實現多路圖像無縫連 接，融合輸出；針對實際的工程項目需求，確定項目所需的通道數目n，配置與通道數目相 同的n個FPGA板及其FPGA板上部件，並行處理n個DVI通道採集的圖像；FPGA數字圖像處 理單元為FPGA可編程邏輯器件內部電路，完成高解析度數字圖像數據處理工作任務和n個 通道同步控制任務；ARM CPU總線接口模塊用來實現與ARM進行數據通信，用戶通過在ARM 上編程來實現對FPGA的控制和傳輸數據；在處理過程中，給各個投影通道圖像處理器配置 適用不同異形屏幕的變換參數表，W適應不同的異形投影屏幕的要求； 校正控制主機由包含有ARM CPU總線接口模塊、FPGA可編程邏輯器件、DVI輸入模塊、 DVI輸出模塊、孤R2數據存取模塊、DDR2數據存取模塊構成，FPGA可編程邏輯器件內部包 含有數字圖像處理單元；ARM CPU模塊設置在ARM核屯、板上，FPGA可編程邏輯器件、DVI輸 入模塊、DVI輸出模塊、孤R2數據存取模塊、DDR2數據存取模塊設置在通道FPGA板上，DVI 輸入模塊安裝在通道FPGA板DVI輸入口（9)上，DVI輸出模塊安裝在通道FPGA板DVI輸出 口做上；ARM核屯、板通過板間連接器（18)與主板連接，通道FPGA板通過板間連接器（21) 及其銅螺柱支架（17)與主板連接；主板上配置與ARM和FPGA可編程邏輯器件連接的網絡 接口、級聯口、串口和SD卡，主機及各個通道間通過級聯口實現級聯同步。
2. 如權利要求1所述的多通道DVI圖像融合校正控制主機，其特徵在於：所述並行處 理n個DVI通道採集圖像，其n = 4。
3. 如權利要求1所述的多通道DVI圖像融合校正控制主機，其特徵在於：所述DVI輸 入模塊為iTMDS A/D，完成與DVI解碼巧片的接口邏輯，採樣或解碼後得到的數字圖像數據 進行組織後將存儲到存儲器中；DVI輸出模塊為iTMDS D/A，包括DVI輸出主模塊和DVI輸 出從模塊兩部分，實現雙鏈路輸出，完成將緩存中的數字圖像信號輸出到DVI編碼巧片中， 從而使得圖像輸出至顯示器或投影機上。
4. 如權利要求1所述的多通道DVI圖像融合校正控制主機，其特徵在於：所述在處理 過程中，給各個通道圖像處理器配置適用不同異形屏幕的變換參數表，其變換參數表是PC 機通過網絡接口由ARM傳輸配置保存到各個通道，然後存儲在各個通道的DDR2數據存取模 塊中。
5. 如權利要求1所述的多通道DVI圖像融合校正控制主機，其特徵在於；所述孤R2數 據存取模塊完成對輸入圖像W及處理後的輸出圖像的存取操作，設置2組孤R2控制器存儲 輸入圖像數據讀寫和2組孤R2存儲輸出圖像數據讀寫，分別存儲輸入圖像數據和輸出圖 像數據讀寫，4組孤R2控制器兩兩分組，互不打擾，相互獨立的並行工作，最高時鐘頻率達 333MHz ;所述DDR2數據存取模塊用來完成DDR2存儲器的時序控制，負責存儲從ARM中傳輸 過來的變換數表，並且在圖像傳輸過程中，給FPGA內部圖像處理單元提供像素點參數，高 速實時處理，其最高時鐘頻率達333MHz。
6. 如權利要求1所述的多通道DVI圖像融合校正控制主機，其特徵在於：所述主板上 配置與ARM和FPGA可編程邏輯器件連接的網絡接口、級聯口、串口包括W太網網口（10)， DB9串口（11)，同步信號口（12)，撥碼開關（14)，輸入級聯口（15)，輸出級聯口（16)，W及 外部220V AC電源輸入口（19)和開關電源（20)，SD卡設置在SD卡插座（13)上。
7.如權利要求1所述的多通道DVI圖像融合校正控制主機，其特徵在於：主機之間通 過輸入級聯口（15)，輸出級聯口（16)級聯，擴展通道數，並行處理需要個數的DVI通道採集 圖像。
【文檔編號】G06F3/14GK104461428SQ201410733929
【公開日】2015年3月25日 申請日期:2014年12月4日 優先權日:2014年12月4日
【發明者】張行, 範昌平, 熊偉, 李宇 申請人:四川川大智勝軟體股份有限公司