對外形變化的影響建模的光刻過程模型的確定方法和裝置的製作方法

2023-07-03 21:30:41 1

專利名稱：對外形變化的影響建模的光刻過程模型的確定方法和裝置的製作方法
技術領域：
本發明主要地涉及電子設計自動化。具體而言，本發明涉及用於確定對外形(topography)變化的影響進行建模的光刻過程模型的方法和裝置。
背景技術：
計算技術的迅速發展可以主要歸功於半導體製造技術的改進，其使得有可能將數以千萬計的器件集成到單個晶片上。 過程模型普遍用來對半導體製造過程進行建模。過程模型可以在半導體晶片的設計期間用於諸多應用中。例如，過程模型普遍用於對布局進行校正以補償半導體製造過程的不期望效果。 過程模型的不精確可能對使用這些模型的應用的效能產生負面影響。例如，光刻過程模型的不精確可能減少光學鄰近校正(OPC)的效能。 一些光刻過程使用多個曝光和顯影步驟以印刷所需特徵。常規過程模型沒有對這樣的光刻過程精確地進行建模。因此希望為使用多個曝光和顯影步驟的光刻過程確定精確的過程模型。

發明內容
本發明的一個實施例提供一種確定對外形變化的影響進行建模的光刻過程模型的系統。常規光刻過程模型假設晶片的表面是平坦的。然而，這一假設對於使用多個曝光和顯影步驟的光刻過程而言可能並非如此。具體而言，晶片的表面在進行第一曝光和顯影步驟時可能是平坦的，但是對於後續曝光和顯影步驟，晶片的表面可能具有外形變化。
具體而言，光刻過程可以使用第一布局對晶片進行曝光，之後使用第二布局對晶片進行曝光。當使用第二布局對晶片進行曝光時，晶片的表面可能包括在使用第一布局對晶片進行曝光時產生的抗蝕劑特徵所造成的外形變化。 本發明的一些實施例可以使用外形項以對外形變化對於第二曝光和顯影步驟的影響進行建模。具體而言，過程模型可以包括外形變化項，該外形變化項可以包括第一項和第二項。第一項可以與第一布局函數和第二布局函數之和進行巻積，其中第一布局函數代表第一布局，而第二布局函數代表第二布局。第二項可以與第二布局函數進行巻積。
在一些實施例中，第一項和第二項可以在不同圖像深度處對第二曝光和顯影過程進行建模。具體而言，第一項可以對第二曝光和顯影過程在晶片的表面生成的空間圖像進行建模，而第二項可以對第二曝光和顯影過程在晶片的表面以下生成的空間圖像進行建模。 另外，在一些實施例中，第一項和第二項僅使用低階澤爾尼克(Zernike)多項式以使過程模型更高效。具體而言，第一項和第二項中所使用的低階澤爾尼克多項式可能不足以對空間圖像進行精確建模。然而，由於外形變化相對地平穩，所以可以通過僅使用低階澤爾尼克多項式而以充分的精確度對它們的影響進行建模。


圖1圖示了根據本發明一個實施例的在設計和製作集成電路時的各種階段；
圖2圖示了根據本發明一個實施例的典型的光學系統； 圖3A圖示了根據本發明一個實施例的使用了多個曝光和顯影步驟和單個蝕刻步驟的光刻過程； 圖3B圖示了根據本發明一個實施例的使用多個曝光、顯影和蝕刻步驟的光刻過程； 圖3C圖示了根據本發明一個實施例的在曝光和顯影步驟期間晶片表面上的外形變化； 圖4繪製了對根據本發明一個實施例的用於確定對外形變化的影響進行建模的光刻過程模型的過程進行圖示的流程圖； 圖5繪製了對根據本發明的一個實施例可以如何使用光刻過程模型進行圖示的流程圖； 圖6圖示了根據本發明一個實施例的計算機系統。
具體實施例方式
給出以下描述以使本領域技術人員能夠實現和利用本發明，該描述提供於特定應用及其要求的背景下。對所公開的實施例的各種修改對於本領域技術人員而言是明顯清楚的，並且這裡所限定的一般原理可以適用於其它實施例和應用，而不脫離本發明的精神實質和範圍。因此，本發明不限於所示實施例，而是將被賦予以與這裡公開的原理和特徵相一致的最廣範圍。 集成電路(IC)設計流程 圖1圖示了根據本發明一個實施例的在設計和製作集成電路時的各種階段。
該過程通常從使用EDA過程(步驟110)來實現的產品理念(步驟100)開始。一旦設計成形，通常離帶(tep-out)(事件140)該設計，並且該設計經過製作過程(步驟150)以及封裝和組裝過程(步驟160)以產生成品晶片(結果170)。 EDA過程(步驟110)包括下文僅出於示例目的而描述的步驟112-130，而其並非用來限制本發明。具體而言，實際的集成電路設計可能要求設計者在與下述序列不同的序列中完成設計步驟。 系統設計(步驟112):在這一步驟中，設計者描述他們想要實施的功能。他們也可以進行假設計劃以完善功能、檢驗成本等。硬體-軟體架構劃分可以發生在這一階段。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括Model Architect、
Saber 、 System studio和Design Ware 、 邏輯設計和功能驗證(步驟114):在這一階段，編寫用於系統中的模塊的VHDL或者Verilog代碼，並且檢驗該設計的功能的精確性。具體而言，檢驗該設計以保證它產生正
確輸出。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括VCS⑧、
Vera 、 Design ware 、 Magellan 、Formality 、 esp禾口Leda⑧。 綜合和測試設計(步驟116):在這一階段VHDL/Verilog可以被轉譯成網表。可以針對目標技術優化網表，並且可以設計和實施測試以檢驗成品晶片。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括Design Compiler 、
Physical Complier⑧、Test Compiler、Power Compiler 、FPGA Compiler、TetraMAX
和Design Ware 。 網表驗證(步驟118):在這一步驟中，針對與時序約束的遵守性和與VHDL/Verilog原始碼的對應性對網表進行檢查。可以在這一步驟使用的來自Synopsys公司的示
例性的eda軟體產品包括Formality⑧、Prime Time⑧和VCS⑧。 設計規劃(步驟120):這裡，對用於晶片的總體平面布置圖進行建造和分析以進行定時和頂級線路布置。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括Astro 和ICCompiler產品。 物理實現(步驟122):在這一步驟發生放置(對電路元件的定位)和線路布置(對電路元件的連接)。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括Astro 和ICCompiler產品。 分析和提取(步驟124):在這一階段，在電晶體級驗證電路功能；這轉而允許假設完善。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括AstroRail 、 PrimeRail、 Prime Time⑧禾卩Star-RCXT 。 物理驗證(步驟126):在這一步驟中，為確保製造、電氣問題、光刻問題和電路的正確性對設計進行檢查。Hercules 是可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品。 解析度增強(步驟128):這一步驟涉及到對布局的幾何形狀進行操控以提高設計的可製造性。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括Proteus/Progen、 ProteusAF禾口 P SMGen。 掩模數據預備(步驟130):這一步驟提供用於產生掩模以產生成品晶片的"離帶"數據。可以在這一步驟使用的來自Synopsys公司的示例性的EDA軟體產品包括。八丁8@
系列產品。 可以在解析度增強期間利用本發明的一些實施例(步驟128)。
過程模型 過程模型對通常涉及到複雜物理和化學交互作用的一個或者多個半導體製造過程的性能進行建模。可以將過程模型表示為內核的加權求和，其中通過將內核係數和/或參數與經驗數據擬合或者校準來確定內核係數。過程模型可以包括用來對光學系統進行建模的內核(例如過程模型可以包括從光學系統的傳輸交叉係數矩陣導出的內核)，並且它也可以包括用來對在用掩模布局將晶片曝光之後應用於晶片的物理和化學過程進行建模的內核。 通常通過將正在建模的半導體製造過程應用於一個或者多個測試布局來生成經驗數據。例如，光刻過程可以用來在晶片上印刷測試布局。接著，可以通過測量特徵的關鍵尺寸(CD)來獲得經驗數據。未校準的過程模型然後可以與經驗數據進行擬合以獲得對光刻過程進行建模的校準的過程模型。 —旦確定過程模型，它可以在半導體晶片的設計和製造期間用於諸多應用中。例如，過程模型通常用來支持光學鄰近校正(0PC)和解析度增強技術(RET)。這些模型可以允 許在離帶流程期間在合理的期限內的全晶片資料庫操控。 未校準的過程模型通常包括與參數和/或係數相關聯的分量。在校準期間，參數 和/或係數可以令人滿意地與經驗數據進行擬合以獲得最終過程模型。過程模型中的一個 分量通常是設計成對特定物理效果進行建模的數學表達式。例如，可以將過程模型表示為 不"i'),其中ki是分量或者內核，而Ci是與ki相關聯的係數。經驗數據可以包括例如CD的
所需性質在布局中的不同位置的值。 一旦過程模型與經驗數據相擬合，它接著可以用來預 測所需性質用於其它布局的值。 可能無法校準係數值從而使預測的數據與經驗數據精確地匹配。即使可獲得精確 擬合，但是可能並不需要它，因為所得到的過程模型可能沒有恰當地內插和/或外插。通 常，統計擬合技術用來確定參數和/或係數，從而使得經驗數據與預測的數據之間的誤差 最小。在一個實施例中，系統可以使用最小平方擬合技術以確定參數和/或係數值。
如果過程模型適當地內插和外插，S卩如果過程模型在它應用於與在擬合過程期間 使用的布局不同的布局時生成精確的結果，則認為它是魯棒的。 一般而言，過程模型使用建 模函數或者內核越少，它就越魯棒。然而，使用更少的內核可能降低過程模型的精確性。因 此，通常在過程模型的魯棒性與精確性之間進行權衡。
錢討斜飾 可以使用統計建模和/或物理建模來確定過程模型。統計建模技術通常將通用建 模函數和與經驗數據相擬合的係數和/或參數一起使用。注意到，統計模型所用的函數通 常並不基於基本物理過程的工作；它們代之以是可以用來擬合任一種經驗數據的有普適性 的建模函數。 與統計建模不同的是，物理建模試圖對基本物理過程進行建模。例如，用於光刻過 程的物理模型將通常包括光學模型和疊層模型。光學模型可以對用來將抗蝕劑曝光的光學 系統進行建模，而疊層模型可以在用輻射將疊層(例如光阻劑、防反射塗層等)曝光時對其 性能進行建模。
光學模型 光刻過程模型中的光學模型通常基於對部分相干光學系統的性能進行建模的霍 普金斯(Hopkins)模型。 圖2圖示了根據本發明一個實施例的典型光學系統。 來自源202的輻射可以由聚光器204準直(collimate)。準直的光然後通過掩模 206、孔208、透鏡體210並且在晶片212上形成圖像。
可以使用以下表達式來描述霍普金斯模型 /(x,力=j"J" j"pCs', y W ) y; X', y ) 丄* (x, >>; x", j/')血'辦'血"辦'' 其中I(x，y)是在晶片上的點(x，y)處的光學密度，L(x， y ;x' ，y')是光源和掩 模的集總模型，C是L的復共軛，而J(x' ，y' ;x〃，y〃 )對光在掩模上的兩點之間的非 相干性進行建模。集總模型(L)實質上將掩模視為光源陣列。具體而言，L(x，y ;x' ，y') 對掩模上作為點源的點(x' ，y')進行建模，而J(x' ，y' ;x〃，y〃 )對從掩模上的點 (x' ， y')和(x〃 ， y〃 )發散的光之間的非相干性進行建模。可以將集總模型(L)表示
8為掩模與源之間的巻積。例如，可以使用掩模模型和源模型將集總模型表示如下 丄(義j; ，力-M(x',/)②K(;c，:^',/)， 其中M(x' ，y')對掩模進行建模，而K(x，y ;x' ， y')對源進行建模。
霍普金斯模型可以用來確定對光學系統進行建模的稱為傳輸交叉係數(TCC)矩 陣的4D(四維)矩陣。然後可以使用正交2D(二維)內核的集合來表示TCC矩陣。可以使 用TCC矩陣的特徵函數來確定正交內核的集合。可以通過將2D內核的集合與掩模進行巻 積來確定晶片上的特徵。可以在Alfred Kwok-Kit Wong於2005年在SPIE-International Society for Optical Engine發表的Optical Imagingin Projection Microlithogr即hy 禾口 Grant R. Fowles於1998年由Dover出版社出版的Introduction to Modern Optics第 2版中找到關於光刻和過程建模的一般信息。 在一個實施例中，系統使用被稱為澤爾尼克多項式的正交函數的集合來表示光學 系統。澤爾尼克多項式由形式與在光學系統中經常觀測到的畸變類型相同的項組成。例如， 一個澤爾尼克多項式可以與散焦相關聯，而另一澤爾尼克多項式可以與傾斜相關聯，等等。 可以使用表達式;"A)來表示光學系統，其中Zi是澤爾尼克多項式，而Ci是與Zi相關聯
的光學係數。 —個實施例也使用光學模型中的澤爾尼克多項式以對疊層層進行建模。具體而 言，疊層模型使用與光學模型相同的正交函數，但是參數和/或係數不同。在將光學模型用 於對疊層的性能進行建模背後的直覺如下由於光學模型被用來描述光在流體相態的介質 中的性能，所以相同模型也可以用來描述光在疊層介質中的性能。注意到，可以使用諸如光 阻劑厚度、防反射塗層(ARC)厚度、ARC折射率、ARC擴散參數等物理參數來確定疊層模型中 的一些參數。 僅出於示例和描述的目的而呈現了對光刻過程模型的前文描述。其本意並非在於 窮舉本發明或者使本發明限於所公開的形式。因而，本領域技術人員將清楚許多修改和變 化。 雙構圖 常規光刻過程在它們可以印刷的最小特徵尺寸方面接近於達到它們的物理限制。 因此，半導體業界正在積極地考慮各種使得特徵尺寸更進一步小型化的技術。 一種這樣的 技術稱為雙構圖，這一般指代一種使用多個曝光和/或顯影步驟以產生所需特徵的光刻過 程。 圖3A圖示了根據本發明一個實施例的使用多個曝光和顯影步驟和單個蝕刻步驟 的光刻過程。 在步驟302中，對晶片進行第一曝光和顯影過程以產生抗蝕劑特徵308和310。接 著在步驟304中，對晶片進行第二曝光和顯影過程以產生抗蝕劑特徵312和314。在步驟 306中，可以對晶片進行蝕刻過程以在晶片的表面上產生特徵316。(注意術語"晶片的表 面"是指當前存在於晶片上的最頂層的表面。) 以此方式，雙構圖過程可以使用多個曝光和顯影步驟，以產生比通過使用單個曝 光和顯影步驟可以印刷的最小特徵更小的特徵。 僅出於示例和描述的目的已經呈現了圖3A中所示雙構圖過程，並且它僅僅是許多可能的雙構圖過程中的一種過程。例如，可以"凍結"第一曝光和顯影過程所產生的抗蝕 劑特徵，從而"凍結"的抗蝕劑特徵免受晶片在第二曝光和顯影步驟期間所經歷的化學和物 理過程的影響。 另外，一些雙構圖過程可以使用不同數目或者不同序列的曝光、顯影和蝕刻過程。 具體而言，圖3B圖示了根據本發明一個實施例的使用多個曝光、顯影和蝕刻步驟的光刻過 程。 在步驟352中，對晶片進行第一曝光和顯影過程以產生抗蝕劑特徵360和362。接 著在步驟354中，對晶片進行蝕刻過程以在晶片的表面上產生特徵364。
在步驟356中，在晶片的表面上塗覆另一抗蝕劑層，並且對晶片進行第二曝光和 顯影過程以產生抗蝕劑特徵366、368和370。接著在步驟358中，再次對晶片進行蝕刻過程 以在晶片的表面上產生特徵372。 無論使用哪一種雙構圖過程，系統通常接收具有不能使用單個曝光和顯影步驟來 印刷的圖案的布局。系統然後確定用來通過使用多個曝光和顯影步驟來產生所需特徵的兩 個或者更多布局。例如在圖3A中，第一布局可以用來產生抗蝕劑特徵308和310，而第二布 局可以用來產生抗蝕劑特徵312和314。 另外，無論使用哪一種雙構圖過程，通常對如下晶片進行第二 (或者第三、第四 等)曝光和顯影步驟，該晶片的表面具有由先前曝光和顯影步驟造成的外形變化。
圖3C圖示了根據本發明一個實施例在曝光和顯影步驟期間在晶片的表面上的外 形變化。具體而言，圖3C圖示了圖3A中所示雙構圖過程中的第二曝光和顯影過程。
第一曝光和顯影過程通過使用第一布局來產生抗蝕劑特徵308和310。在步驟380 中，用抗蝕劑層382塗覆晶片並且使用第二布局將晶片曝光。注意抗蝕劑層382具有外形 變化，因為在由先前曝光和顯影過程產生的現有抗蝕劑特徵的頂部上塗覆抗蝕劑層。
已經提出對雙構圖過程的前文描述以便說明其中晶片的表面可能具有外形變化 的一些情形。然而，本發明的實施例不限於雙構圖過程。具體而言，本領域技術人員將清楚， 無論何時想要對外形變化對於光刻過程的影響進行建模，都可以利用本發明的實施例。
對外形變化的影響講行建膽 晶片表面上的外形變化以至少兩種方式影響空間圖像。首先，外形變化由於從斜 面反射的光線而造成衍射。例如在圖3C中，用於抗蝕劑特徵312和314的空間圖像將受從 抗蝕劑層382中的"凸起"和"凹陷"的斜面反射的光線影響。其次，外形變化造成在與標 稱圖像深度不同的距離處形成空間圖像的部分。例如，在"凸起"的頂部形成的空間圖像處 於與在"凹陷"的底部形成的圖像不同的曝光深度。 由於外形變化影響空間圖像，所以它們影響最終印刷在晶片上的特徵的尺度和形 狀。這些外形變化的影響在當前集成密度不可忽略並且有望在將來變得更明顯。因此，希 望確定用於對外形變化的影響進行建模的方法和技術。 注意有可能通過執行基於麥克斯韋方程進行的充分模擬來模擬外形變化的影響。 然而，這一方式不切實際，因為完成模擬可能需要很長時間。例如根據一項估計，完成針對 45nm層的充分模擬可能需要3000年。 本發明的一個實施例提供用於對外形變化對於光刻過程的影響高效地進行建模 的系統和技術。具體而言，一個實施例使用以下理解以對外形變化的影響高效地進行建模。
第一理解在於，通過使用在不同曝光深度處對空間圖像進行建模的多個光刻模型 來對外形變化的影響進行建模。注意常規過程模型通常在標稱圖像深度處確定空間圖像。 然而，由於外形變化造成在不同曝光深度處形成空間圖像，所以本發明的一些實施例通過 使用在不同曝光深度處對空間圖像進行建模的多個光刻模型來對這一效果進行建模。注意 由於光學模型通常是物理模型(例如基於霍普金斯模型)，所以可以通過改變光學模型中 的適當參數來改變光刻過程模型的曝光深度。 第二理解在於，將外形變化項與第一布局函數和第二布局函數的加權求和進行巻 積，其中第一布局函數代表第一曝光和顯影過程中所用的第一布局，而第二布局函數代表 第二曝光和顯影過程中所用的第二布局。 注意，在第一布局上的圖案與在晶片表面上的外形變化有關。因此，將外形變化項 與第一布局函數和第二布局函數的加權求和進行巻積可以幫助對外形變化的影響進行建 模。這一理解有悖直覺，因為常規過程模型將過程模型內核與在曝光和顯影過程中所用的 布局函數進行巻積。換句話說，由於在第二曝光和顯影過程期間沒有使用第一布局，所以使 用第一布局函數以對第二曝光和顯影過程所生成的圖案進行建模有悖直覺。
第三理解在於，通過僅使用低階澤爾尼克多項式對外形變化的影響進行建模來使 過程模型更高效。同樣，這一理解有悖直覺，因為通常需要使用高階澤爾尼克多項式定義對 空間圖像精確地進行建模。然而由於知道外形變化相對地平穩，所以可以忽略高階澤爾尼 克多項式，由此加速模擬速度。 具體而言，在一個實施例中，用於第二曝光和顯影過程的空間圖像強度12可以表 達為 /2 =P2 Af2+/r， 其中P2是對第二曝光和顯影過程進行建模，而不考慮外形變化的影響的過程模 型，M2是代表第二布局的函數，而IT是外形變化對空間圖像密度的影響。
外形變化的影響IT可以表達為
;=屍2。
W 緒2 ， 其中P2a是在第一圖像深度處對第二曝光和顯影過程進行建模的過程模型，P2b是 在第二圖像深度處對第二曝光和顯影過程進行建模的過程模型，而M工是代表第一布局的函 數。用於IT的表達式可以視為一種用以通過使用MJ代表外形變化)和M2產生幹涉圖案、 然後部分地去除M2的作用，來隔離MJ寸第二曝光和顯影過程的影響的方式。
過程模型P2、P2a和P2b可以表達為澤爾尼克多項式的加權求和。P2、P2a和P2b可以 使用澤爾尼克多項式的不同集合和係數值的不同集合。在一個實施例中，P^和P2b僅使用 較低階澤爾尼克多項式。具體而言，在一個實施例中，P2使用比P^或者P^中所用的最高 階澤爾尼克多項式更高階的至少一個澤爾尼克多項式。 在一個實施例中，通過使用第一組過程數據擬合澤爾尼克係數來確定P2，該過程 數據通過僅使用第二曝光和顯影過程來生成。換句話說，沒有使用第一曝光和顯影過程來 擬合^ ;代之以通過直接地利用第二曝光和顯影過程來生成第一組過程數據。 一旦確定了 P2，則可以通過使用過程其後跟隨著第二曝光和顯影過程的第一曝光和顯影過程，來生成 第二組過程數據。第二組過程數據然後可以用來針對P^和P^擬合澤爾尼克係數。在另一 實施例中，沒有生成第一組過程數據；取而代之，系統使用第二組過程數據來針對&、 P&和
11Pa擬合澤爾尼克係數。 僅出於示例和描述的目的而已經公開了前文描述，並且本領域技術人員將清楚存 在許多修改和變化。例如在一種變化中，P^可以與M工和M工的加權求和進行巻積。換句話 說，可以將lT表示為；-4z②(a'M+夂^)-^②^，其中a和P是可以在模型擬合 期間確定的權重。 肝石角斜口側討斜飾白勺討禾罕 圖4繪製了對根據本發明一個實施例的用於確定對外形變化的影響進行建模的 光刻過程模型的過程進行圖示的流程圖。 如上所述，一些光刻過程使用多個曝光和顯影過程以在層上產生特徵。具體而言， 光刻過程可以使用第一布局以使晶片接受第一曝光和顯影過程，並且之後使用第二布局以 使晶片接受第二曝光和顯影過程。當晶片接受第二曝光和顯影過程時，晶片的表面可以包 括至少部分地由於第一曝光和顯影過程而產生的外形變化。 在操作期間，系統可以接收過程數據，該過程數據包括在對晶片進行第二曝光和 顯影過程後對圖案的關鍵尺寸測量(步驟402)。 接著，系統可以確定未校準的過程模型，其中未校準的過程模型包括對外形變化 對於第二曝光和顯影過程的影響進行建模的外形項(步驟404)。 在一個實施例中，外形項可以包括第一項和第二項，其中第一項與第一布局函數 和第二布局函數之和進行巻積，其中第一布局函數代表第一布局而第二布局函數代表第二 布局，並且其中第二項與第二布局函數進行巻積。 系統然後可以通過將未校準的過程模型與過程數據進行擬合來確定過程模型 (步驟406)。 圖5繪製了對根據本發明一個實施例可以如何使用光刻過程模型進行圖示的流 程圖。 過程模型可以用來確定印刷指示符，該指示符表明晶片在接受光刻過程時是否預 計過程在晶片上的評估點處印刷特徵。 具體而言，該過程可以通過接收代表第一布局的第一布局函數並且接收代表第二 布局的第二布局函數來開始(步驟502)。 接著，系統可以接收對光刻過程進行建模的過程模型，其中過程模型包括對外形 變化對於第二曝光和顯影過程的影響進行建模的外形項(步驟504)。 系統然後可以通過以下操作來確定印刷指示符將外形項中的第一項與第一布局 函數和第二布局函數之和進行巻積；並且將外形項中的第二項與第二布局函數進行巻積 (步驟506)。注意在評估點進行巻積。 接著，系統可以對印刷指示符與閾值進行比較以確定是否可能在評估點印刷特 徵。具體而言，在一個實施例中，印刷指示符代表在晶片的表面上的一點處的空間圖像密 度，而閾值代表為了將抗蝕劑的特性改變充分數量以便造成在晶片上最終印刷圖案而需要 的能量數量。 圖6圖示了根據本發明一個實施例的計算機系統。 計算機系統602包括處理器604、存儲器606和存儲設備608。計算機系統602可 以與顯示器614、鍵盤610和指示設備612相耦合。存儲設備608可以存儲布局616、過程模型618、過程數據620和應用622。 過程數據620可以包括當在雙構圖過程中使用布局616時在晶片的表面上印刷的 特徵的關鍵尺寸測量。應用622可以包括指令，這些指令在由處理器604執行時使得計算 機系統602實現用於確定或者使用過程模型的方法。 在操作期間，計算機系統602可以在存儲器606中加載應用622。接著，系統可以 確定未校準的過程模型、然後使用過程數據620來擬合未校準的過程模型。 一旦擬合，則系 統可以通過存儲相關聯的參數和/或係數而在儲存器608中存儲過程模型。具體而言，在 一個實施例中，系統可以通過存儲參數、係數、內核標識符以及將參數和係數與它們的相應 內核標識符相關聯的信息來存儲過程模型。內核標識符可以是標識內核的串，或者它可以 是代表內核的表達式。接著，系統可以使用過程模型以確定鄰近校正或者預測印刷圖案的 形狀。 結論 在本具體實施方式
中所描述的數據結構和代碼通常存儲於計算機可讀存儲介質 上，該介質可以是能夠存儲用於由計算機系統使用的代碼和/或數據的任何設備或者介 質。計算機可讀存儲介質包括但不限於易失性存儲器、非易失性存儲器、磁性和光學存儲設 備(比如盤驅動、磁帶、CD(光碟)、DVD(數字萬用盤或者數字視頻盤)或者現在已知或者 以後開發的能夠存儲計算機可讀介質的任何介質。 可以將在具體實施方式
這一節中所描述的方法和過程實施為如上所述能夠存儲 於計算機可讀存儲介質中的代碼和/或數據。當計算機系統讀取和執行計算機可讀存儲介 質上存儲的代碼和/或數據時，計算機系統實現作為數據結構和代碼來實施的並且存儲於 計算機可讀存儲介質內的方法和過程。 另外，可以在硬體模塊中包括所述方法和過程。例如，硬體模塊可以包括但不限於 專用集成電路(ASIC)晶片、現場可編程門陣列(FPGA)和現在已知或者將來開發的其它可 編程邏輯器件。當激活硬體模塊時，硬體模塊實現硬體模塊中所包括的方法和過程。
僅出於示例和描述的目的而已經呈現對本發明實施例的前文描述。本意並非讓它 們窮舉本發明或者使本發明限於公開的形式。因而，本領域技術人員應當清楚存在許多修 改和變化。此外，本意並非讓上述公開內容限制本發明。本發明的範圍由所附權利要求限 定。
權利要求
一種用於確定光刻過程的過程模型的方法，其中所述光刻過程使用第一布局以對晶片進行第一曝光和顯影過程，並且之後使用第二布局以對所述晶片進行第二曝光和顯影過程，其中當對所述晶片進行所述第二曝光和顯影過程時，所述晶片的表面包括至少部分地由於所述第一曝光和顯影過程而產生的外形變化，所述方法包括接收過程數據，其中所述過程數據包括在對所述晶片進行所述第二曝光和顯影過程之後對圖案的關鍵尺寸的測量；確定未校準的過程模型，其中所述未校準的過程模型包括對所述外形變化對於所述第二曝光和顯影過程的影響進行建模的外形項，其中所述外形項包括第一項和第二項，其中所述第一項與第一布局函數和第二布局函數之和進行卷積，其中所述第二項與所述第二布局函數進行卷積，並且其中所述第一布局函數代表所述第一布局，而所述第二布局函數代表所述第二布局；並且通過將所述未校準的過程模型與所述過程數據進行校準來確定所述過程模型。
2. 根據權利要求1所述的方法，其中所述第一項和所述第二項在不同曝光深度處對所 述第二曝光和顯影過程進行建模。
3. 根據權利要求1所述的方法，其中所述未校準的過程模型包括對所述第二曝光和顯 影過程進行建模而不考慮所述外形變化的影響的第三項，其中使用澤爾尼克多項式的加權 求和來表示所述第一項、所述第二項和所述第三項，並且其中所述第三項使用比所述第一 項的澤爾尼克多項式和所述第二項的澤爾尼克多項式更高階的至少一個澤爾尼克多項式。
4. 根據權利要求1所述的方法，其中在光學鄰近校正期間使用所述光刻過程模型。
5. 根據權利要求1所述的方法，其中所述光刻過程模型用於當在所述晶片上印刷圖案 時預測所述圖案的輪廓。
6. —種用於確定光刻過程的過程模型的裝置，其中所述光刻過程使用第一布局以對晶 片進行第一曝光和顯影過程，並且之後使用第二布局以對所述晶片進行第二曝光和顯影過 程，其中當對所述晶片進行所述第二曝光和顯影過程時，所述晶片的表面包括至少部分地 由於所述第一曝光和顯影過程而產生的外形變化，所述裝置包括接收裝置，被配置用於接收過程數據，其中所述過程數據包括在對所述晶片進行所述 第二曝光和顯影過程之後對圖案的關鍵尺寸的測量；第一確定裝置，被配置用於確定未校準的過程模型，其中所述未校準的過程模型包括 對所述外形變化對於所述第二曝光和顯影過程的影響進行建模的外形項，其中所述外形項 包括第一項和第二項，其中所述第一項與第一布局函數和第二布局函數之和進行巻積，其 中所述第二項與所述第二布局函數進行巻積，並且其中所述第一布局函數代表所述第一布 局而所述第二布局函數代表所述第二布局；以及第二確定裝置，通過將所述未校準的過程模型與所述過程數據進行校準來確定所述過 程模型。
7. 根據權利要求6所述的裝置，其中所述第一項和所述第二項在不同曝光深度處對所 述第二曝光和顯影過程進行建模。
8. 根據權利要求6所述的裝置，其中所述未校準的過程模型包括對所述第二曝光和顯 影過程進行建模，而不考慮所述外形變化的影響的第三項，其中使用澤爾尼克多項式的加 權求和來表示所述第一項、所述第二項和所述第三項，並且其中所述第三項使用比所述第一項的澤爾尼克多項式和所述第二項的澤爾尼克多項式更高階的至少一個澤爾尼克多項 式。
9. 根據權利要求6所述的裝置，其中在光學鄰近校正期間使用所述光刻過程模型。
10. 根據權利要求6所述的裝置，其中所述光刻過程模型用於當在所述晶片上印刷圖 案時預測所述圖案的輪廓。
11. 一種用於確定印刷指示符的方法，所述印刷指示符表明是否預計在對晶片進行光 刻過程時在所述晶片上的評估點處印刷特徵，其中所述光刻過程使用第一布局以對所述晶 片進行第一曝光和顯影過程，並且之後使用第二布局以對所述晶片進行第二曝光和顯影過 程，其中當對所述晶片進行第二曝光和顯影過程時，所述晶片的表面包括至少部分地由於 所述第一曝光和顯影過程而產生的外形變化，所述方法包括接收代表所述第一布局的第一布局函數； 接收代表所述第二布局的第二布局函數；接收對所述光刻過程進行建模的過程模型，其中所述過程模型包括對所述外形變化對 於所述第二曝光和顯影過程的影響進行建模的外形項；並且 通過以下操作來確定所述印刷指示符在所述評估點處，將所述外形項中的第一項與所述第一布局函數和所述第二布局函數 之和進行巻積；並且在所述評估點處，將所述外形項中的第二項與所述第二布局函數進行巻積。
12. 根據權利要求11所述的方法，其中所述第一項和所述第二項在不同曝光深度處對 所述第二曝光和顯影過程進行建模。
13. 根據權利要求11所述的方法，其中所述過程模型包括對所述第二曝光和顯影過程 進行建模而不考慮所述外形變化的影響的第三項，其中使用澤爾尼克多項式的加權求和來 表示所述第一項、所述第二項和所述第三項，並且其中所述第三項使用比所述第一項的澤 爾尼克多項式和所述第二項的澤爾尼克多項式更高階的至少一個澤爾尼克多項式。
14. 根據權利要求11所述的方法，其中在光學鄰近校正期間使用所述印刷指示符。
15. 根據權利要求11所述的方法，其中所述印刷指示符用來當在所述晶片上印刷圖案 時預測所述圖案的輪廓。
16. —種用於確定印刷指示符的裝置，所述印刷指示符表明是否預計在對晶片進行光 刻過程時在所述晶片上的評估點處印刷特徵，其中所述光刻過程使用第一布局以對所述晶 片進行第一曝光和顯影過程，並且之後使用第二布局以對所述晶片進行第二曝光和顯影過 程，其中當對所述晶片進行第二曝光和顯影過程時，所述晶片的表面包括至少部分地由於 所述第一曝光和顯影過程而產生的外形變化，所述裝置包括第一接收裝置，被配置用於接收代表所述第一布局的第一布局函數； 第二接收裝置，被配置用於接收代表所述第二布局的第二布局函數； 第三接收裝置，被配置用於接收對所述光刻過程進行建模的過程模型，其中所述過程 模型包括對所述外形變化對於所述第二曝光和顯影過程的影響進行建模的外形項；以及 確定裝置，被配置用於通過以下操作來確定所述印刷指示符在所述評估點處，將所述外形項中的第一項與所述第一布局函數和所述第二布局函數 之和進行巻積；並且在所述評估點處，將所述外形項中的第二項與所述第二布局函數進行巻積。
17. 根據權利要求16所述的裝置，其中所述第一項和所述第二項在在不同曝光深度處 對所述第二曝光和顯影過程進行建模。
18. 根據權利要求16所述的裝置，其中所述過程模型包括對所述第二曝光和顯影過程 進行建模而不考慮所述外形變化的影響的第三項，其中使用澤爾尼克多項式的加權求和來 表示所述第一項、所述第二項和所述第三項，並且其中所述第三項使用比所述第一項的澤 爾尼克多項式和所述第二項的澤爾尼克多項式更高階的至少一個澤爾尼克多項式。
19. 根據權利要求16所述的裝置，其中在光學鄰近校正期間使用所述印刷指示符。
20. 根據權利要求16所述的裝置，其中所述印刷指示符用來當在所述晶片上印刷圖案 時預測所述圖案的輪廓。
全文摘要
一個實施例提供一種用於確定光刻過程的過程模型的系統。光刻過程可以使用多個曝光和顯影步驟以在晶片上產生特徵。當光刻過程用布局將晶片曝光時候，晶片可能包括由先前曝光和顯影步驟造成的外形變化。過程模型可以用來預測當用第二布局將晶片曝光時在晶片上產生的圖案，其中晶片包括在用第一布局將晶片曝光時產生的抗蝕劑特徵所造成的外形變化。過程模型可以包括第一項和第二項，其中第一項與第一布局和第二布局之和進行卷積，並且其中第二項與第二布局進行卷積。
文檔編號G06F17/50GK101727517SQ200910179218
公開日2010年6月9日 申請日期2009年10月10日 優先權日2008年10月13日
發明者J·黃, L·S·梅爾文三世 申請人:新思科技有限公司