管理多處理器計算機系統中的系統管理中斷的系統和方法
2023-05-31 17:01:36
專利名稱：管理多處理器計算機系統中的系統管理中斷的系統和方法
技術領域：
本發明通常涉及計算機系統和信息處理系統，更確切地說，涉及 在多處理器計算機系統中管理中斷的系統和方法。
背景技術：
由於信息的價值和使用的不斷增長，個人和企業都在尋求處理和存 儲信息的其他方法。這些用戶的一個可用的選擇是信息處理系統。信 息處理系統出於商業、個人或其他目的通常處理、編譯、存儲和/或傳 送信息或數據，因此允許用戶利用這些信息的價值。因為技術和信息 處理的需要和需求在不同用戶或應用中變化，因此信息處理系統可以 根據所處理的信息的類型，處理信息的方法，處理、存儲或傳送信息 的方法，所處理、存儲或傳送的信息的數量，以及信息被處理、存儲 或傳送的速度和效率而變化。信息處理系統的不同使信息處理系統既 可以為通用的，或可以為某一特定用戶或特定用例如金融交易處理、 航空預定、企業數據存儲或全球通信而配置。此外，信息處理系統可 以包括或涵蓋可用來處理、存儲和傳送信息的多個硬體和軟體組件， 並包含一個或多個計算機系統、數據存儲系統和網絡系統。
信息處理系統可包含多個處理器，每個處理器直接耦合至單獨的一 組存儲器資源。在此情況中，每個處理器能夠處理計算機系統產生的 中斷信號。作為示例，如果存儲器中出現單比特錯誤，則直接耦合至 所述存儲器的處理器將處理同所述單比特錯誤相關的系統管理中斷
<SMI)。在計算機系統的一個處理器正處理該系統管理中斷期間，計 算機系統的其他處理器將繼續執行作業系統指令。如果在處理系統管 理中斷期間，這些處理器爭奪共享的系統資源，則該計算機系統可能 不穩定並且崩潰。
為了減小在處理單比特錯誤的SMI期間爭奪共享系統資源的可能 性，當退出同最初的單比特錯誤的SM相關的中斷處理程序時，該中 斷處理器能夠產生軟SM。軟SNfl的發布使得所有的處理都處理該軟 SMI，由此導致所有的處理器都去識別該單比特錯誤。這種方法的一個
難題是，在中斷處理器正在處理初始的SMI期間如果出現第二個SMI， 則第二個SMI的存在將導致該軟SMI被丟棄，並且計算機系統的其他 處理器將不識別所述的單比特錯誤。
發明內容
依據本發明，公開了一種系統和方法，其中在多處理器系統的一個 處理器執行中斷處理序列期間，處理器將原因碼(reason code)寫入狀態 寄存器以識別導致中斷原因。將該系統的BIOS碼對中斷初始化寄存器 進行寫入，以致每個處理器進入中斷處理序列。該系統的每個處理器 基於狀態寄存器的內容處理中斷，使得每個處理器同時地處理將以不 同的方式導致本地中斷的事件的中斷。
本文揭示的系統和方法在技術上是有優勢的，因為它對於僅以其 他方式產生本地系統管理中斷的事件產生同步系統管理中斷。系統管 理中斷的同步處理避免了丟失或不能解決在另一個系統管理中斷懸掛 期間出現的系統管理中斷的可能。由於本文揭示的系統和方法，因此 僅生成本地系統管理中斷的事件將被系統的每個處理器識別；而不是 在該系統的其他處理器中被丟棄並有利於後來的中斷事件。在後面的 說明，權利要求和圖示中，其他的技術有點將呈現給本領域的普通技 術人員。
通過參考下面的描述並結合附圖，可以對本發明的實施例和優點有 一個更好的理解，其中相同的附圖標記表示相同的特徵，其中 圖l為計算機系統的體系結構圖2為在多處理器系統的每個處理器中處理中斷的方法步驟的流 程圖3為在BIOS中執行系統控制中斷處理程序的方法的流程圖。
具體實施例方式
對本公開來說，信息處理系統可能包含任何工具和工具的集合，為 商業、科研、控制或其他目的而計算、分類、處理、傳輸、接收、回 收、發起、轉換、存儲、展示、顯示、探測、記錄、再現、操作或使
用任何形式的信息、情報或數據。例如，信息處理系統可能是個人電 腦、網絡存儲設備或任何其他合適的設備，並且在尺寸、形狀、性能、 功能和價格上也可能改變。該系統處理系統可能包括隨機存取存儲器(RAM)， 一個或多個處理資源例如中央處理器(CPU)或硬體或軟體控制 邏輯、ROM和/或其它類型的非易失性存儲器。該信息處理系統的輔助 組件可能包括一個或多個磁碟驅動器、 一個或多個用於同外部設備進 行通信的網絡埠，以及各種輸入和輸出(I/0)設備，例如鍵盤、滑鼠 和視頻顯示器。該信息處理系統也可能包括一個或多個用於在各種硬 件組件之間傳輸信息的總線。圖1所示為通常由IO表示的計算機系統體系結構的圖示。計算機 系統10是包括四個處理器(標識為CPU 0, CPU 1， CPU 2， CPU 3)的多處 理器系統。每個處理器直接耦合至其它處理器的每一個。此外，每個 處理器直接耦合至同該處理器單獨關聯的本地存儲器的陣列。在圖1 的示例中，CPU 0直接耦合至標識為存儲器0的存儲器陣列；CPU 1 直接耦合至存儲器l; CPU2直接耦合至存儲器2; CPU3直接耦合至 存儲器3。在圖1的結構中，示例中標識為CPU2的處理器耦合至第一I/0橋 (有稱作北橋)14。 I/O橋14耦合至第二 I/O橋15或南橋。BIOS ROM 16 耦合至南橋15， BIOS ROM 15既包括標準的BIOS軟體，也包括圖1 所示的ACPI電源管理軟體。南橋15所包含的是多個寄存器，他們在 圖1中被標識為中斷初始化寄存器18和SMI狀態寄存器20。本文揭示的系統和方法涉及到在多處理器計算機系統中管理中斷 的方法。作為示例，當單個存儲器陣列中的單比特錯誤數達到臨界值 的時候，系統管理中斷就被初始化。設計用於處理系統管理中斷的處 理器直接耦合至包含所述單比特錯誤的存儲器陣列。作為示例，假設 存儲器l中的單比特錯誤數已經達到臨界值。系統管理中斷將被發布， 並且CPU l將處理該系統管理中斷。在本文描述中，因為該處理器是 本地的或是直接耦合至作為本地系統管理中斷資源的本地存儲器，所 以處理中斷的處理器將被稱作本地處理器。作為本地處理器處理系統管理中斷的一部分，本地處理器將對集線 器14的中斷初始化寄存器18寫入，以產生系統控制中斷。本地處理 器也將代碼寫入SMI狀態寄存器20。寫入SMI狀態寄存器20的代碼 包括本地SMI原因碼(reason code),該原因碼展現了該系統管理中斷的 緣由和原因。在SMI狀態寄存器中存在的本地SMI原因碼也作為一個 標記，以表明本地處理器將很快完成系統管理中斷的處理。作為系統控制中斷初始化的結果，在BIOS中的代碼將周期性地檢 査SMI狀態寄存器20，以決定本地SMI原因碼是否已被寫入SMI狀 態寄存器。如果本地SMI原因碼未被寫入SMI狀態寄存器，SMI狀態 寄存器20將有零值或空值。本地SMI原因碼的存在作為信號標誌，以 表示本地處理器是否很快完成它的中斷處理序列。當在SMI狀態寄存 器20中最終發現一個非零值的時候，BIOS將通過寫入中斷初始化寄 存器18為所有的處理器產生軟系統管理中斷。 一旦標記被寫入中斷初 始化寄存器18，該系統的所有處理器執行系統管理中斷，在系統管理 中斷處理期間，使用SMI狀態寄存器20中的SMI本地原因碼來標識 所採取的響應動作。圖2所示為在多處理器系統的每個處理器中用於處理中斷的一系列 方法步驟的流程圖。在步驟30，該系統的一個處理器進入系統管理模 式，並開始處理系統管理中斷。在步驟32，處理器將空值寫入SMI狀 態寄存器。在步驟34處理器決定系統管理中斷是否為本地系統管理中 斷。本地系統管理中斷是初始化時指定到該處理器的中斷。作為一個 示例，在存儲器0中發生單比特錯誤的情況下，CPUO將處理該系統 管理中斷，對於CPU 0，該系統管理中斷將是本地系統管理中斷。對 於該系統的其他處理器，後來被啟動以記錄存儲器0的單比特錯誤的 系統管理中斷將不是本地系統管理中斷。如果在步驟34中決定該系統管理中斷是本地系統管理中斷，則在 步驟36通過寫入中斷初始化寄存器18，處理器產生系統控制中斷。在 步驟38，處理器將本地SMI原因碼寫入SMI狀態寄存器20，並且在 步驟40處理器退出系統管理中斷的處理。接下來的步驟40，處理器恢 復在步驟42的正常操作。但是，如果在步驟34決定系統管理中斷不 是本地系統管理中斷，那麼接下來在步驟44決定系統管理中斷是否是 軟系統管理中斷。如果該系統管理中斷不是軟系統管理中斷，則在步 驟46中處理標準的系統管理中斷，並且處理器在步驟40退出系統管
理中斷的處理。如果在步驟44決定系統管理中斷是軟系統管理中斷，接下來在步 驟48決定SMI狀態寄存器20是否有一個非空值。如果在步驟48決定 了 SMI狀態寄存器20有一個空值，然後儘管系統管理中斷是軟系統管 理中斷，則在計算機系統的另一個處理器中存在標準中斷之後，該軟 系統管理中斷未被初始化。在此情況下，該軟系統管理中斷在步驟52 中被處理，並且在步驟40處理器退出系統管理中斷的處理。如果在步 驟48決定了本地SMI原因碼己經被寫入SMI狀態寄存器，則基於本 地SMI原因碼，處理器在步驟50處理系統管理中斷事件，並且在步驟 40該處理器退出系統管理中斷的處理。圖3所示為在BIOS中執行系統控制中斷處理程序的一系列方法步 驟的流程圖。在步驟60， BIOS的系統控制中斷處理程序被初始化。在 步驟62， BIOS讀取SMI狀態寄存器並在步驟64中決定SMI狀態寄存 器的值是否為空值。如果SMI狀態寄存器的值為空值，這就表明正在 處理系統管理中斷的本地處理器尚未完成系統管理中斷的處理，圖3 的流程圖循環回到步驟62和64。如果SMI狀態寄存器的值非空，就 表明處理系統管理中斷的本地處理器已經完成系統管理中斷的處理， 在步驟66系統控制中斷處理程序為其他每個處理器產生軟系統管理中 斷，並將本地SMI原因碼傳送到計算機系統的每個處理器。在步驟68， BIOS的系統控制中斷處理程序結束。儘管本文所揭示的系統和方法描述的是關於分布式存儲器配置， 應該理解到本文所描述的系統和方法不限於圖1所示的存儲器配置。 更合適地，本文所描述的系統和方法可以用於任何多處理器系統以管 理多處理器系統中的中斷之間的衝突。儘管已經詳細地描述了本發明 揭示的內容，也應該理解到，在不脫離後附的權利要求所定義本發明 的精神和範圍的情況下也可以進行各種變化、替換和變更。
權利要求
1.一種用於管理多處理器系統的中斷的方法，包括在第一處理器中執行中斷處理序列以處理系統內的中斷；將標記寫入指定的存儲器位置；在計算機系統的每個處理器中初始化中斷處理序列，其中每個處理器讀入在指定存儲器位置的標記，並作為該處理器的中斷處理序列的輸入。
2. 如權利要求1所述的用於管理多處理器系統的中斷的方法，其中 標記用於識別中斷的原因。
3. 如權利要求1所述的用於管理多處理器系統的中斷的方法，其中 將標記寫入指定的存儲器位置的步驟包括將標記寫入系統中I/O橋的 寄存器的步驟。
4. 如權利要求1所述的用於管理多處理器系統的中斷的方法，其中 將標記寫入指定的存儲器位置的步驟包括將標記寫入系統中南橋的寄 存器的步驟。
5. 如權利要求1所述的用於管理多處理器系統的中斷的方法，其中 在計算機系統的每個處理器中初始化中斷處理序列的步驟，包括對系 統的I/O橋中的寄存器進行寫入以在系統的每個處理器初始化中斷處 理序列的步驟。
6. 如權利要求1所述用於管理多處理器系統的中斷的方法，其中在 計算機系統的每個處理器中初始化中斷處理序列的步驟，包括對系統 的南橋中的寄存器進行寫入以在系統的每個處理器初始化中斷處理序 列的步驟。
7. 如權利要求1所述用於管理多處理器系統的中斷的方法，進一步包括在系統的每個處理器執行中斷處理序列的步驟。
8. 如權利要求1所述的用於管理多處理器系統的中斷的方法，其中在系統的每個處理器執行中斷處理序列的步驟包括步驟 決定系統管理中斷是否是軟系統管理中斷；如果系統管理中斷是軟系統管理中斷，讀取指定的存儲器位置， 以基於指定的存儲器位置的內容決定是否執行中斷處理序列。
9. 如權利要求8所述的用於管理多處理器系統的中斷的方法，其 中讀取指定的存儲器位置以基於指定的存儲器位置的內容決定是否執 行中斷處理序列的步驟包括以下步驟如果指定的存儲器位置包含非空值，則基於該非空值執行中斷處 理序列；並且如果指定的存儲器位置包含空值，則執行中斷處理序列以處 理軟系統管理中斷。
10. 如權利要求9所述的用於管理多處理器系統的中斷的方法，其 中指定的存儲器位置在系統的I/O橋中。
11. 一種信息處理系統，包括 多個處理器； 中斷初始化寄存器； 中斷狀態寄存器；其中，當在多個處理器的第一處理器中初始化中斷處理序列時， 將標記寫入中斷狀態寄存器，以促使多個處理器的每個進入中斷處理 序列，其中每個處理器讀取中斷狀態寄存器的內容，並作為在該處理 器中執行的中斷處理序列的輸入。
12. 如權利要求11所述的信息處理系統，其中，如果中斷狀態的內 容是非空值，則執行對應於該中斷狀態寄存器的非空值的中斷處理序 列。
13. 如權利要求11所述的信息處理系統，其中如果中斷狀態的內容 是空值，則執行對應於軟系統管理中斷的處理的中斷處理序列。
14. 如權利要求11所述的信息處理系統，其中中斷初始化寄存器在 系統I/0橋中。
15. 如權利要求11所述的信息處理系統，其中中斷初始化寄存器在 系統南橋中。
16. 如權利要求11所述的信息處理系統，其中中斷狀態寄存器在系統的i/o橋中。
17. 如權利要求11所述的信息處理系統，其中中斷狀態寄存器在系 統南橋中。
18. —種用於處理多處理器系統的中斷的方法，包括 在系統的第一處理器，將中斷原因碼寫入系統的中斷狀態寄存器； 對中斷狀態寄存器進行寫入以使系統的每個處理器進入中斷處理序列；在系統的每個處理器中執行中斷處理序列，其中中斷處理序列的 操作依賴中斷狀態寄存器的內容。
19. 如權利要求18所述的用於處理多處理器系統的中斷的方法，其 中，如果中斷狀態寄存器的內容是非空值，則執行中斷處理序列的步 驟包括執行對應於中斷狀態寄存器的非空值的中斷處理序列。
20. 如權利要求18所述的用於處理多處理器系統的中斷的方法，其 中，如果中斷狀態寄存器的內容是空值，則執行中斷處理序列的步驟 包括處理軟系統管理中斷的步驟。
全文摘要
公開一種系統和方法，其中在多處理器系統的一個處理器執行中斷處理序列期間，處理器將原因碼寫入狀態寄存器以識別中斷的原因。系統的BIOS碼對中斷初始寄存器進行寫入，以使每個處理器進入中斷處理序列。系統的每個處理器基於狀態寄存器的內容處理中斷，使得每個處理器同步地處理將引起本地中斷的事件的中斷。
文檔編號G06F13/24GK101154202SQ20071016301
公開日2008年4月2日 申請日期2007年9月28日 優先權日2006年9月29日
發明者M·瑞傑瑞嘉, V·尼嘉瓦暱, 吳武賢, 王必強 申請人:戴爾產品有限公司