一種用於集成電路測試的簡便方法及其測試電路的製作方法

2023-06-22 11:05:51 1

專利名稱：一種用於集成電路測試的簡便方法及其測試電路的製作方法
技術領域：
本發明涉及集成電路的測試技術，特別是一種用於集成電路測試的簡便方法及其測試 電路。
技術背景集成電路工藝的不斷演進和設計技術的革新，使得集成電路測試技術正處於一個新的 發展起點。傳統的針對單電路的測試技術以及研究模式己經不能適用於現代電路。集成電 路測試一直面臨著兩個方面的挑戰， 一是製造工藝發展所帶來的測試質量提升的挑戰；二 是設計規模不斷發展所帶來的測試成本的挑戰。製造工藝發展所帶來的挑戰包含新的故障 模型、新的測試向量生成方法和新的可靠性保障等方面。而設計規模不斷發展所帶來的測 試成本的挑戰包含不斷延長的測試時間、不斷增長的海量測試數據以及對新型測試設備的 要求。大規模集成電路測試需要越來越多的測試數據，過大的測試向量會帶來很多問題， 首先，需要比較大的測試設備存儲容量來存儲這些向量；其次，為了將測試數據從測試設 備傳輸到晶片，需要非常多的測試通道，同時為了提供真速測試，需要測試設備的頻率也 非常高。所有這些問題，都可以通過更換高檔的測試設備來解決，然而使用越高檔的測試 設備意味著晶片的測試成本也越高，因此，簡單升級測試設備並不是一個很好的解決方案， 需要尋求新的方法。隨著集成電路製造技術的進步，人們已經能製造出電路結構相當複雜、 集成度很高、功能各異的集成電路。但是這些高集成度，多功能的集成塊僅是通過數目有 限的引腳完成和外部電路的連接，這就給判定集成電路的好壞帶來不少困難。 發明內容本發明的目的是為了解決集成電路的測試成品率和降低測試成本，特別是為數目有限 的引腳的集成電路提供一種用於集成電路測試的簡便方法及其測試電路。本發明的上述目的通過如下技術方案實現 一種用於集成電路測試的簡便方法，其特 徵是設置一個與被測集成電路共用輸入、輸出端的測試電路，測試電路首先對從輸入端加 入的脈衝信號和電源信號相比較，產生測試的時鐘計數脈衝，然後對此計數脈衝進行計數 和完全解碼，產生測試控制選擇信號，最後通過二選一方式選擇出需要測試的信號。脈衝 信號和電源信號相比較時，當輸入信號小於電源信號時，輸出低電平；當輸入信號大於電 源信號時，輸出高電平；完全解碼在N到2W範圍進行，產生控制2W個二選一的2W個控 制選擇信號，送入不同個數的脈衝，產生不同的解碼，打開不同的二選一輸出，測試不同 的測試信號(其中N由需要測試的信號個數決定，如需要測試8個信號，N選3，如需要 測試16個信號，N選4，依此類推， 一般情況下，N為l-8)。輸入端加入的脈衝信號高電壓應比電源電壓大，低電壓應比電源電壓小。根據上述簡便方法所設計的測試電路，其特徵是設有包括時鐘產生電路、解碼電路和 ,個二選一電路依次連接；時鐘產生電路對輸入信號和電源信號進行比較，產生測試的時鐘，當輸入信號小於電源信號時，此電路輸出低電平，當輸入信號大於電源信號時，此 電路輸出高電平；解碼電路對從時鐘產生電路產生的測試時鐘進行計數和N到2W完全譯 碼，產生控制2W個二選一電路的2W個控制信號；2W個二選一電路在2W個控制信號的控制下，正常情況下輸出實際需要輸出的信號，在測試情況下輸出需要測試的信號。輸入端 輸入的脈衝信號，其高電壓值比電源電壓大O. 1 0.6V，其低電壓值比電源電壓小0.1 0. 6V。時鐘產生電路是含比較對管、基準電流源、鏡像電流管及史密特整形構成的比較電路； 解碼電路包括兩部分， 一部分為由N位T觸發器組成N位的異步計數器，另一部分為N 到2W完全解碼器；二選一電路在控制信號為低電平時輸出正常輸出的信號，控制信號為 高電平時輸出需要測試的信號。本發明的優點及有益效果本發明利用電路中的一個輸入端，給此輸入端輸入脈衝信號，其高電壓值比電源電壓大O. 1 0.6V，其低電壓值比電源電壓小O. 1 0.6V，從而產 生解碼電路的計數脈衝，送入不同個數的脈衝，產生不同的解碼，打開不同的二選一電路， 從而測得需要測試的信號(二選一電路正常情況下送出實際需要輸出的信號，而在測試態 時送出需要測試的信號)。本發明在集成電路設計時僅增加有限的一些測試電路，在不增加集成電路輸入輸出端 的情況下，使得集成電路在測試時可以很容易地測出需要測試的信號，從而提高了測試的 成品率，又因為不需要增加測試通道，故而不需要更換高檔的測試設備，從而降低了測試 成本。


圖1是本發明的原理示意圖；圖2是時鐘產生電路的電路示意圖；圖3是解碼電路的電路示意圖；圖4是二選一電路的電路示意圖；圖5是測試電路的波形示意圖。
具體實施方式
參看圖l、 2，時鐘產生電路l對輸入信號和電源進行比較，產生測試的時鐘。此電路 為比較電路，M6和M7為比較對管，IO為基準電流源，MO、 M1和M2為鏡像電流管，M3、 M4和M5為鏡像電流管，同時M4和M5也為M6和M7的負載管，M8為二級放大輸出管，RO 為M8的負載電阻，M9為三級放大輸出管，同時M2為M9的負載管，CO是對電路的極點做 補償，使用史密特觸發器是對輸出信號進行整形，使得輸出為很好的數字時鐘信號。當輸 入信號小於電源信號時，此電路輸出低電平；當輸入信號大於電源信號時，此電路輸出高 電平。 一般情況下，為了保證輸出信號的高低電平，保持兩者的電壓差為O. 1-0.6V。如圖3所示，解碼電路2由兩部分組成， 一部分為N位的異步計數器，另一部分為N 到2W完全解碼器，異步計數器對由N位T觸發器組成，對時鐘產生電路1產生的時鐘信 號進行計數，產生X1-XN信號，再經過N到2W完全解碼器產生控制2N個二選一電路的控 制信號。如圖4所示，為正常通用的二選一電路，控制信號為低電平時輸出正常輸出的信號， 控制信號為高電平時輸出需要測試的信號。如圖5所示，為各個部分輸入輸出的信號波形圖。IN為輸入信號波形圖，Test—CLK 為測試時鐘波形圖，X1-XN為異步計數器輸出信號波形圖，Tl-T2"為2W個二選一電路的 控制信號波形圖。結合圖1-5， IN端為集成電路中的原有的一個輸入端，0utl-0ut2n為集成電路中的原 有的輸出端，Noutl-Nout2n為正常時需要輸出的信號，Testl-Test2n為測試時需要輸出的 信號。從IN端輸入如圖5所示的信號，經過時鐘產生電路l對輸入信號和電源信號作比 較後，再經過史密特觸發器對輸出信號整形後，得到如圖5所示的Test—CLK信號，Test—CLK 信號送入解碼電路2的N位異步計數器，作為計數的時鐘信號，得到如圖5所示的X1-XN 信號，X1-XN信號再送入N到2W完全解碼器進行解碼，得到如圖5所示的T1-T2W信號， T1-T2"言號作為2W個二選一電路的控制信號，正常情況下，T1-T2"言號都為低電平，正 常時需要輸出的信號Noutl-Nout2W被輸出，測試情況下，送入不同個數的脈衝，不同的 T信號變為高電平，如送入一個脈衝，Tl為高電平，其餘為低電平，0utl則送出Testl 信號，送入兩個脈衝，T2為高電平，其餘為低電平，0ut2則送出Test2信號，依此類推， 送入2W個脈衝，T2"為高電平，其餘為低電平，0ut2W則送出Test2W信號。
權利要求
1、一種用於集成電路測試的簡便方法，其特徵是設置一個與被測集成電路共用輸入、輸出端的測試電路，測試電路首先對從輸入端加入的脈衝信號和電源信號相比較，產生測試的時鐘計數脈衝，然後對此計數脈衝進行計數和完全解碼，產生測試控制選擇信號，最後通過二選一方式選擇出需要測試的信號。
2、 根據權利要求1所述的用於集成電路測試的簡便方法，其特徵是脈衝信號和電源信 號相比較時，當輸入信號小於電源信號時，輸出低電平；當輸入信號大於電源信號時，輸 出高電平；完全解碼在N到2W範圍進行，產生控制2W個二選一的2W個控制選擇信號， 送入不同個數的脈衝，產生不同的解碼，打開不同的二選一輸出，測試不同的測試信號。
3、 根據權利要求1或2所述的用於集成電路測試的簡便方法，其特徵是輸入端加入的 脈衝信號的電壓值，高電壓值比電源電壓大，低電壓值比電源電壓小。
4、 一種用於集成電路測試的簡便方法所設計的測試電路，其特徵是設有包括時鐘產生 電路、解碼電路和2W個二選一電路依次連接；時鐘產生電路對輸入信號和電源信號進行 比較，產生測試的時鐘，當輸入信號小於電源信號時，此電路輸出低電平，當輸入信號大 於電源信號時，此電路輸出高電平；解碼電路對從時鐘產生電路產生的測試時鐘進行計數 和N到2W完全解碼，產生控制2W個二選一電路的2W個控制信號；2W個二選一電路在2^1 個控制信號的控制下，正常情況下輸出實際需要輸出的信號，在測試情況下輸出需要測試 的信號。
5、 根據權利要求4所述的測試電路，其特徵是輸入端輸入的脈衝信號，其高電壓值比 電源電壓大0. 1 0. 6V，其低電壓值比電源電壓小0. 1 0. 6V。
6、 根據權利要求4或5所述的測試電路，其特徵是時鐘產生電路是含比較對管、基準 電流源、鏡像電流管及史密特整形構成的比較電路；解碼電路包括兩部分， 一部分為由N 位T觸發器組成N位的異步計數器，另一部分為N到2"完全解碼器；二選一電路在控制 信號為低電平時輸出正常輸出的信號，控制信號為高電平時輸出需要測試的信號。
全文摘要
一種用於集成電路測試的簡便方法，其特徵是設置一個與被測集成電路共用輸入、輸出端的測試電路，測試電路首先對從輸入端加入的脈衝信號和電源信號相比較，產生測試的時鐘計數脈衝，然後對此計數脈衝進行計數和完全解碼，產生測試控制選擇信號，最後通過二選一方式選擇出需要測試的信號；根據上述方法所設計的測試電路，設有包括時鐘產生電路、解碼電路和2N個二選一電路依次連接構成。
文檔編號G01R31/28GK101320077SQ200810022639
公開日2008年12月10日 申請日期2008年7月18日 優先權日2008年7月18日
發明者韜 張 申請人:無錫芯朋微電子有限公司