液晶顯示器件的製作方法

2023-06-22 19:41:51 3

專利名稱：液晶顯示器件的製作方法
技術領域：
本發明涉及一種用於改進有源矩陣型顯示器的顯示屏的圖像質量的電路和元件，這類顯示器件例如為液晶顯示器件、等離子體顯示器件或EL(電發光)顯示器件。
背景技術：
圖2A示意表示一種常規的有源矩陣顯示器件。用虛線表示的區域104是一個顯示區。各薄膜電晶體(TFT)101以矩陣形式分布在區域104、連接到TFT101的源極上的引線是圖像(數據)信號線106，連接到TFT101的柵極上的引線是柵極(選擇)信號線105。多條柵極信號線和圖像信號線彼此垂直配置。
輔助電容102用於保證像素單元103的電容，存儲圖像數據。TFT101用於響應於施加到像素單元103上的電壓轉換圖像數據。
通常，假如將反向偏置電壓加到TFT的柵極，所發生的一種公知現象是在源極和漏極之間沒有工作電流流動(OFF(關斷)狀態)，但是有漏電流(OFF(關斷)電流)存在。這一漏電流改變了像素單元的電壓(電位)。
在N溝道型TFT中，當柵極被反向偏置時，在形成在半導體薄膜表面的P-型層和源極區和漏極區的N型層之間形成PN結。然而，由於在半導體薄膜內部存在大量的陷阱，使這種PN結不佳。易於產生結漏電流。實際上當柵極被反向偏置時(OFF)關斷電流增加的原因是在形成在半導體薄膜表面中的P-型層中的載流子密度增加以及在PN結處的能量墊壘的寬度變窄，因此導致電場的集中和結漏電流增加。
以這種方式產生的關斷(OFF)電流很大程度上取決於源極/漏極電壓。例如，眾所周知，關斷(OFF)電流隨在源極和漏極間施加的電壓增加而快速增加。即有這樣一種情況，如在源極和漏極之間施加電壓為5V，以及在其間施加電壓為10V的情況下，後者的關斷(OFF)電流並不是前者的2倍，而是可能為前者的10倍甚至100倍大。這種非線性還取決於柵極電壓。假如柵極的反向偏置電壓大(對N溝道型為大的負電壓)，這兩種情況之間存在明顯的差別。
為了克服這一難題，已經提出一種用於將各TFT串聯的方法(多柵極法)，如在序號為5-44195和5-44196的KoKoKu日本專利(已審查)中。當將兩個TFT111和112串聯，如圖2B中所示時，施加在每個TFT的源極/漏極上的電壓被減半。根據上述，假如施加到源極/漏極上的電壓被減半，則關斷(OFF)電流被降到1/10。甚至到1/100。在圖2B中，數碼113代表一輔助電容器，數碼114是一像素單元，數碼115是一柵極信號線，數據116是一圖像信號線。
然而，由於對液晶顯示器件的圖像顯示所需特性要求變得更為嚴格，即使利用上述多柵極法也難於充分地降低關斷(OFF)電流。這是因為即使將柵極的數量(即TFT數量)增加到3、4或5，施加到每個TFT的源極/漏極電壓僅稍降低到1/3、1/4或1/5。而另外帶來的問題是電路變得複雜，佔用面積大。

發明內容
本發明的目的是提供一種像素控制電路，其結構能保證通過將施加到該連接到像素電極的TFT的漏極/源極的電壓降低到它們的常規數值的1/10以下，最好1/100以下，使關斷(OFF)電流降低。
在說明書中公開的本發明其特徵在於，其結構包括呈矩陣形式配置的柵極信號線和圖像信號線，像素電極分布在由柵極信號線和圖像信號線環繞的區域內，以及鄰近每個像素電極的具有相同導電類型的薄膜電晶體(TFT)(TFT的數量為n)彼此串聯，其中第一TFT(n＝1)的源極區或漏極區連接到其中一條圖像信號線，第nTFT的源極區域或漏極區域連接到其中一個像素電極上，鄰近每個TFT的溝道形成區的兩個區域的至少其中一個區域(TFT的數量為n-m(n＞m))是一低濃度的摻雜區，用於形成導電類型的摻雜濃度低於源極區或漏極區，將每個TFT(TFT的數量為m)的柵極電壓維持在某一電壓，以使溝道形成區變為與源極和漏極區的導電類型相同的導電類型區。在上述結構中，n和m是除0以外的自然數。為了得到所希望的效果，最好n為5或大於5。
上述結構的一個實例表示在圖2C中。在圖2C中，5個TFT121至125串聯分布，即n＝5，m＝2。TFT121(n＝1)的源極區連接到圖像信號線129。TFT123(n＝5)的漏極區連接到像素單元127的像素電極和輔助電容器126。
TFT121到123(TFT的數量為n-m(n＞m))的柵極連接到一公共的柵極信號線128上，以及每個TFT具有-LDD(輕微摻雜漏極)結構和/或偏移(offset)結構。另外的TFT124和125的柵極(TFT的數量為m)連接到公用的電容線130。電容線130維持在預期的電壓上。
在圖2C中，本發明的基本特徵是TFT121到125串聯，其中TFT121到123的柵極連接到柵極信號線128，另外的TFT124和125的柵極連接到電容線130。因此，在維持像素電壓的時間階段內，通過將電容線維持在適當的電壓下，在TFT124和125的每個TFT的溝道和柵極之間形成電容器。
因此，使在TFT122和123中的每一個TFT的源極和漏極之間的電壓降低了，因此降低了TFT的關斷(OFF)電流。輔助電容並不是絕對必需的。相反由於在數據寫入的過程中增加了負載，假如像素單元的電容和在TFT124和125中產生的電容間的比率已達最佳的情況下則最好不包括該電容。
為了利用圖2C詳細地介紹其工作，當選擇信號施加到柵極信號線128上時，121到123的所有TFT設都導通。為了使TFT124和125也導通(ON)，需要向電容線130施加一信號。因此，像素單元127按照圖像信號線129上的信號被充電，同時TFT124和125也被充電。在該(均衡)階段，當已經進行充分充電時，TFT122和123的源極和漏極之間的電壓近於相同。
假如在這種狀況下，選擇信號沒有施加或被斷開，則TFT121到123被關斷。在這個階段，TFT124和125仍然維持通路(ON)狀態。將另一個像素信號順序施加到圖像信號線129。由於TFT121具有一限定的關斷(OFF)電流，存儲在TFT124中的電荷被放電，使得電壓降低。然而，其速度與在圖2A中的常規有源矩陣電路中的電容器102電壓下降速度相同。
在TFT122中，由於源極和漏極間的電壓起始接近於零，關斷(OFF)電流極小，不過TFT124的電壓其後會降低，因此，TFT的源極和漏極之間的電壓逐漸增加，因而關斷(OFF)電流也增加。在TFT123中，關斷(OFF)電流也以相同的方式逐漸增加，但是其速率比TFT122的速率更小。由上述可見，由於各TFT的關斷(OFF)電流增加，像素單元127的電壓降遠低於圖2A中所示常規有源矩陣電路的情況。
假如LDD區和偏移區形成在TFT121到125的各溝道中，那麼這些區域就變為漏極電阻和源極電阻。因此，能夠削弱在漏極結處的電場強度和降低關斷(OFF)電流。
通過按照圖1A的電路配置，可以增加這種電路的集成度，使柵極信號線128和電容線130重疊在近似M形的半導體區100上。圖1B到1D表示這時的可能的組合配置，無論採用哪一個都能得到相同的效果。
圖1B是最傳統的結構形式。TFT121到125形成在半導體區100與柵極信號線128和電容線130的交叉處(與柵極信號線3個交叉以及與電容線2個交叉總的5個交叉。將N型或P型雜質摻入由柵極信號線和電容線所分隔(封閉)的半導體區的各個區域中(在圖1B中為4個區)以及在半導體區的兩端的各個區域中，則這些區域就變成TFT的源極和漏極。應當這樣形成圖像信號線和像素電極，即將它們連接到半導體區的兩端中的每一個區域上。(圖1B)在圖1C中，對於點a和b可能並沒有被電容線130所復蓋。這是因為對於TFT124和125僅起電容器的作用，這樣就足夠了。
在圖1D中，通過與半導體區100形成6個交叉，能夠形成TFT131到136。這一電路表示在圖2D中，在圖2C中的TFT122利用2個串聯的TFT被簡單地代換。在圖2D中數碼137為一像素單元，數碼138是柵極信號線，數碼139是圖像信號線，數碼140是電容線。因此，與圖2C比較能夠降低OFF電流。


圖1A到1D表示在本發明中的半導體區、柵極信號線、電容線的配置；圖2A-2B示意了現有技術的情況；圖2C到2D表示有源矩陣電路的概圖；圖3A到3F表示在實施例1中的轉換元件的製造過程(橫斷面)；圖4A到4F表示在第二實施例中的轉換元件的製造過程(橫斷面)；圖5A到5F表示在第三實施例中的轉換元件的製造過程(上部視圖)；圖6是第三實施例中的轉換元件的橫斷面圖；圖7是第三實施例中的轉換元件的電路圖；圖8A和8B表示在第三實施例中的半導體區、柵極信號線和電容線的配置；圖9表示在第三實施例中的柵極信號線、電容線、外圍電路等的配置；圖10是第四實施例中的像素區的上部視圖；圖11表示圖10所示結構的等效電路圖；圖12是第五實施例中的像素區的上部視圖；
圖13是第六實施例中的像素區的上部視圖；具體實施方式
[實施例1]在該實施例中，通過使柵極進行陽極化處理構成偏移柵極區和LDD(輕微摻雜漏極)區，以便降低關斷(OFF)電流。用於對柵極進行陽極化處理的方法公開在序號為5-267667的日本專利申請公開文件上。圖1A到1D表示由上方看時該實施例的線路圖，以及圖3A到3F是製造過程的橫斷面圖。在這些圖中，左側表示由圖1A中的佔劃線X-Y表示的部分的橫斷面，右側表示由X′-Y′表示的部分的橫斷面圖。它們被畫成是鄰近的，但應當指出，很顯然X-Y與X′-Y′並不是處在相同的直線上。
厚度為1000到5000(埃)之間例如3000的氧化矽膜302作為基膜形成在基片(科爾寧7059玻璃，100mm×100mm)301上。利用等離子體CVD(化學蒸汽沉積)使TEOS(四乙氧矽烷)分解和沉積，以便形成氧化矽膜302。這個過程也可以通過濺射完成。
利用等離子體CVD或低壓CVD(LPCVD)沉積一厚度為300到1500之間例如500的非晶形矽膜，然後在空氣環境中在500到600℃下擱置8到24小時，以便使其結晶。通過添加少量的鎳可以促進結晶。用於通過添加鎳之類促進結晶的方法，降低了結晶溫度和縮短了結晶時間，這種方法提供在序號為6-244104的日本專利申請公開文件中。這個過程還可以利用雷射照射通過光-熱處理或將熱處理和光-熱處理結合來完成。
結晶的矽膜被蝕刻，以便形成一近於M形島狀區100。利用等離子體CVD或濺射在區域100上形成厚度為700到1500之間例如為1200的氧化矽膜303(圖1A和3A)。
通過濺射形成厚度為1000到3μm之間例如為5000的鋁膜(按重量計含1％Si，或0.1～0.3％的Sc)。然後，在含3％的酒石酸的乙二醇溶液中，利用鋁膜作為陽極，施加10到30V的電壓，通過陽極化處理，以便形成本實施例中的由厚度約為幾個100、200的精細氧化鋁構成的陽極氧化層304。陽極氧化層304用於粘附處於高度粘度的光敏抗蝕劑。
在形成光敏抗蝕劑掩膜305之後，利用光敏抗蝕劑掩膜305蝕刻鋁膜，以便形成柵極306到309。柵極306和307對應於柵極信號線，柵極308和309對應於電容線130(圖3A)在這個階段，如圖9所示，可以進行蝕刻，以便在基片806上環繞有源矩陣區805形成鋁膜區802，以及將所有的柵極信號線和電容線(鋁引線)801連接到鋁膜區802上。假如將柵極或外圍電路(柵極驅動器803和源極驅動器804)之類的鋁引線設計成與鋁膜區802相隔離，則在外圍電路的鋁引線中就不能發生陽極化，因此改進了集成度。(圖9)不除去光敏抗蝕劑305，只有柵極306和307，即只有柵極信號線被陽極化，形成微孔的陽極氧化物310。在這個過程中，僅向柵極306和307即向在酸溶液例如含3％的檸檬酸、草酸、磷酸、鉻酸和硫酸的溶液中的柵極信號線128施加10至30V的電壓。在該實施例中，在草酸溶液中(30℃)施加10V電壓持續20到40分。在這種狀態下，由於光敏抗蝕劑掩膜305與陽極氧化層304粘附，可以防止來自光敏抗蝕劑掩膜305的漏電流，使得極為有效地僅在柵極306和307的側表面中形成微形的陽極氧化物310。微孔的陽極氧化物310的厚度可以根據陽極化時間進行調節，以便根據微孔的陽極氧化物310的厚度確定LDD區的長度。
在除去光敏抗蝕劑掩膜305後，電流再次通過柵極306到309，即通過在電解液中的柵極信號線138(圖1B)進行陽極化，從而形成厚度為500到2500的陽極氧化物。通過利用乙二醇稀釋酒石酸得到該電解液，其濃度為5％，並利用氨將pH值調節到7.0±0.2。將基片浸入到該溶液中。將恆流源的正端連接到基片上的柵極，將其負端連接到鉑電極。在20mA的恆流下施加電壓，持續進行氧化，直到電壓達到150V為止。此外在150V的恆壓下持續進行氧化，直到電流下降到0.1mA為止。因此在柵極信號線128(柵極306和307)和電容線130(柵極300和309)的上表面和側表面上得到厚度為2000的鋁氧化膜311和312，它們具有精細的結晶結構。氧化鋁膜311和312的厚度可以由偏移的長度確定並與施加的電壓成正比。(圖3C)利用環繞柵極306到309作為掩膜形成的陽極氧化物311和312蝕刻氧化矽膜303，形成柵極絕緣膜313和314。在這種狀態下，需要利用侵蝕氣體或侵蝕溶液使在矽和氧化矽之間的選擇比率變得足夠大。(圖3D)在除去微孔的陽極氧化物310後，利用柵極部分(柵極和在其周邊的陽極氧化物)和作為掩膜的柵極隔離膜313，通過進行離子摻雜以自調節方式將一種雜質(磷)摻入到島狀區100中，以便形成N型雜質區。摻雜氣體是磷化氫(PH3)。劑量為5×1014～5×1015原子/cm2，例如1×1015/cm2，加速電壓為60～90kv，例如80kv。因此，由於使用柵極隔離膜313作為半透明掩膜，可得到高濃度摻雜區(源極和漏極區)317到320以及低濃度摻雜區321到324。(圖3E)照射KrF準分子雷射(波長248nm(毫微米)，脈衝寬度20ns)，以便激活摻雜的高濃度摻雜區317到320以及低濃度的摻雜區321到324。適宜的雷射能量密度為200～400毫焦爾/cm2，最好為250～300毫焦爾/cm2。這種過程可以通過熱處理進行。特別是，通過在常規情況低的溫度下在含有催化元素(鎳)的情況下進行激活(序號為6-267989的日本專利申請公開文件)。
利用等離子體CVD形成厚度為5000的氧化矽膜325作為中間的絕緣膜。一種未經處理的氣體是TEOS和氧的混合氣體。然後對中間絕緣膜325進行蝕刻，以便在N型雜質區317中形成連接孔。通過濺射形成鋁膜，然後蝕刻形成源極引線32。其是圖像信號線129的延伸(圖3E)
然後利用NH3/SiH4/H2混合氣體通過等離子體CVD形成厚度為2000～8000例如4000的氮化矽膜作為鈍化膜327。蝕刻該鈍化膜327和中間絕緣膜325，形成一用於在高濃度摻雜區320中的像素電極的連接孔。
通過濺射形成銦錫氧化物(ITO)，然後蝕刻形成像素電極328。像素電極328是像素單元127的一個電極(圖3F)經過上述過程，製成具有N溝道型TFT121～125的轉換電路。這種轉換電路與由圖2C中的電路除去輔助電容126得到的電路相對應。注意在圖3F上沒有表示TFT122。
利用具有一定厚度的微孔陽極鋁箔311將低濃度摻雜區和門電極306和307相隔離，每個低濃度摻雜區321～324形成在溝道形成區與源極和漏極區之間，使TFT121～123具有所謂的偏移柵極結構和LDD結構，藉此降低關斷(OFF)電流。因此，這些TFT適合於用作按像素矩陣排列的元件。由於假若採用TFT124和125僅作為電容這樣就足夠了，故可以不形成LDD結構。
該實施例是LDD結構改進的實例。圖1A～1D表示由上方看的該實施例的線路圖，圖4A～4F是製造過程中的橫斷面圖。在這些圖中，左側表示在圖1A中佔劃線X-Y表示的部分的橫斷面，右側表示與圖3A～3F相似的用X′-Y′表示的部分的橫斷面，它們畫出來時是鄰近的，但是應當指出，很明顯X-Y和X′-Y′並不處在同一直線上。
厚度為1000到5000之間例如為3000的氧化矽膜402形成在基片(科爾寧7059玻璃，100mm×100mm)401上作為一基膜。利用等離子CVD分解和沉積TEOS，以形成氧化矽膜402。這個過程也可以通過濺射來完成。
利用等離子CVD或LPCVD沉積厚度為300到1500之間例如500的非晶形矽膜，在500～500℃的空氣環境下卑鄙置8到24小時，以使其結晶。通過添加少量的鎳可以促時結晶。這種過程也可以利用雷射照射進行光-熱處理或利用熱處理和光熱處理的綜合來完成。
蝕刻結晶的矽膜，形成圖1A中所示近於M形的島狀區100。通過等離子CVD或濺射在區域100上形成厚度700～1500之間例如1200的氧化矽膜403。
通過濺射形成厚度為1000～3μm之間例如5000的鋁膜(按得量計含1％Si或0.1～0.3％Sc)。然後，在含有3％酒石酸的乙二醇溶液中，利用鋁膜作為陽極，施加10～30V的電壓，通過進行陽極化處理，形成這一實施例中的厚度約幾個100、200的精細氧化鋁形成的陽極氧化物層404。該陽極氧化物層404用於粘附處於高粘度的光敏抗蝕劑。
在形成光敏抗蝕劑掩膜405之後，利用該光敏抗蝕劑405蝕刻鋁膜，形成柵極406到409。柵極4-6和407對應於柵極信號線128，柵極408和409對應於電容線130。(圖4A)沒有除去光敏抗蝕劑掩膜405，僅對柵極406和407進行陽極化處理，形成微孔的陽極氧化物410。在這個過程中，僅向柵極信號線施加10V電壓，在草酸溶液(30℃)中持續20到40分之間。由於光敏抗蝕劑掩膜405粘附陽極氧化物層404，可以防止來自光敏抗蝕劑掩膜405的電流線漏，使得僅在柵極406和407的側表面上極為有效地形成微孔的陽極氧化物410。微孔的陽極氧化物410的厚度可以根據陽極化時間調節，以便能由微孔的陽極氧化物410的厚度確定LDD區的長度。(圖4B)利用光敏抗蝕劑掩膜405，蝕刻氧化矽膜403，形成柵極絕緣膜411和412。在順序除去光敏抗蝕劑掩膜405、微孔的陽極氧化物410和精細的陽極氧化物層404之後，利用柵極406～409以及柵極絕緣膜411作為掩膜通過摻雜以自調節方式將一種雜質(磷)摻入到島狀區100，形成N型摻雜區。摻雜氣體是磷化氫(PH3)。劑量為5×1014～5×1015原子/cm2，例如為1×1015原子/cm2，加速電壓為60～90KV之間例如80KV。由於使用柵極絕緣膜411作為半透明掩膜，形成高濃度摻雜區(源極和漏極區)413～416和形成低濃度摻雜區417～420。
照射KrF準分子雷射(波長248μm，脈衝寬度20nm)，激活摻雜的高濃度摻雜區413～416以及摻雜的低濃度摻雜區417～420。適宜的雷射能量密度為200～400毫焦爾/cm2，最好為250～300毫焦爾/2。這個過程可以利用熱處理來完成。特別是，通過在比正常情況低的溫度下在含有催化元素(鎳)的情況下進行熱處理可以進行激活(序號為6-267989的日本專利申請公開文件)。
利用等離子CVD形成厚度5000的氧化鋁膜325作為中間絕緣膜421。未經處理的氣體是TEOS和氧的混合氣體。然後蝕刻中介隔離膜421，形成在高濃度摻雜413中連接孔。利用濺射形成鋁膜，然後蝕刻形成源極引線422。其是圖像信號線129的延伸。(圖4E)然後利用NH3/SiH4/H2混合氣體，通過等離子體CVD形成厚度為2000～8000之間例如4000的氮化矽膜。蝕刻鈍化膜423和中介隔離膜421，形成用於在高濃度摻雜區416中的像素電極的連接孔。
利用濺射形成ITO膜，然後蝕刻形成像素電極424。像素電極424是像素單元127的一個電極。(圖4F)經過上述過程，製成具有N溝道型TFT121～125的轉換電路。這種電路與由圖2C中電路除去輔助電容126所得到的電路相對應。應注意在圖4F中沒有表示TFT122。
每個低濃度摻雜區417～420形成在溝道形成區與源極和漏極區之間，使TFT121～123具有LDD結構，因降低了關斷(OFF)電流。所以，這些TFT適合於作為在像素矩陣中排列的元件。由於假如TFT124和125僅用作電容器，這樣就足夠了，可以不形成LDD結構。

圖5A到5F表示形成該實施例中的電路的過程。由於使用一種已知的方法(或在實施例1中的方法)，不再對具體的過程進行詳細的介紹。
形成一種如在實施例1中(或圖1A中)所示的近於M形的半導體區(有效層)201和202。在柵極絕緣膜(未表示)形成之後，形成柵極信號線203～205和電容線206～208。在柵極信號線、電容線和有效層之間的位置相互關係與實施例1相同。(圖5A)在對有效層201～204進行摻雜之後，形成中間絕緣層，然後在有效層的左端形成連接孔210和211，藉此形成圖象信號線209。(圖5B)在由柵極信號線和圖像信號線環繞的區域內形成像素電極212～214。經過上述過程，形成用於有源矩陣電路的轉換元件。電容線206不是與對應行的像素電極213重疊，而是較高的一行的象素電極212相重疊。因此，與輔助電容126對應的電容215形成在電容線207和像素電極213之間。對於其它各行，形成相同的配置。(圖5C)利用這種配置方式，即對應行的像素電極與較高一行(或較低)的柵極信號線相重疊，構成圖7所示的電路。由於電容215形成在電容線上，可以不降低孔徑比形成電容器。因此有效地提高了電路的集成度。
為了加大電容215，可以蝕刻在重疊部分中介隔離層。由此，縮短了電極間的距離，因此提高了電容。為了實現這一點，如在實施例1中一樣，最好形成用陽極氧化物覆蓋其表面的電容線。在這種狀態下，陽極氧化物是絕緣的。其橫斷面如圖6所示。
通過蝕刻對應的部分，沒有增加過程的步驟數，就可形成電容215。即當蝕刻中間絕緣層以便形成用於像素電極的連接孔或連接孔210和211時，各孔可以同時形成在電容線上。圖6表示後者實例。在適宜的蝕刻條件下，由於鋁的陽極氧化物之類並不是完全在用於蝕刻氧化矽的乾燥蝕刻條件下進行蝕刻，蝕刻要持續進行，直到形成連接孔為止。
為了增加孔徑比，如圖5D到5F所示，將半導體區216即TFT的一部分與圖像信號線219相重疊也是有效的。此外，一島狀的半導體區221具有如在圖8A中所示的複雜的彎曲部分，然後將柵極信號線222和電容線223重疊在區域221上(圖8B)，從而可形成大量的TFT。因此，可以進一步降低關斷(OFF)電流。
該實施例是對利用圖5A～5C所示過程得到的結構的改進的實例。圖10是該實施例的示意圖。圖11表示圖10所示結構的等效電路。圖10所示結構其特徵在於，沿著柵極信號線方向在相鄰兩個像素中配置的各TFT組連接到一公共的電容線上。柵極信號線902和904配置在相鄰像素電極905和906之間，電容線903配置在柵極信號線902和904之間。M形島狀半導體區907和908的一端分別連接到像素電極905和906上。
M形島狀半導體區907和908由結晶矽膜構成，利用這些區域作為TFT的有效層。在半導體區907和908，各TFT形成在與柵極信號線902和904重疊的三個部分上，以及偏移區域和LDD區域可以形成在這些TFT中，如在實施例1和2中所述。與電容線903重疊的兩個部分用作電容器。
由於一條(單獨)電容線903以公用方式用於一對像素電極905和906，故電容線的數量可以減法，藉此增加了像素的孔徑比。在圖10中僅表示了一個最少的結構。在實用的液晶顯示器件中，綜合了幾百×幾百的這種結構(每一個為圖10所示的結構)。
該實施例為對圖10所示結構的改進結構。務12是該實施例的結構的平面圖。圖12中的結構的特徵在於對兩個橡素使用一公用的電容線903的方式。假如將圖12的結構與圖10相比較這一點是很明顯的。
圖11表示該實施例的結構的等效電路。即圖12中的結構的等效電路與圖10的等效電路相同。利用該實施例的這種結構，可以增加孔徑比。
該實施例是圖10所示結構的一種改進結構。圖13表示該實施例的示意結構。該實施例的等效電路如圖10所示。當採用該實施例的結構時，可以得到高孔徑比。
在本發明中，通過將多個TFT的柵極連接到一柵極信號線和一電容線，可以抑制在液晶盒中的電壓降。通常，TFT的特性惡化與在源極和漏極間施加的電壓有關。然而，根據本發明，由於圖2C中的TFT122和123的源極和漏極間的電壓在所有驅動過程中是低的，以及TFT122～124具有一LDD區，利用本發明能防止特性惡化。
本發明可以有效地應用在需要高解析度的圖像顯示設備中。即為了顯示256或更多的極為細微的明暗層次，在一幀顯示過程中，液晶盒的放電必須抑制到1％或其以下。利用常規的系統，無論是圖2A或是圖2B，都不適於達到這一目標。
本發明適用於採用結晶矽半導體TFT的有源矩陣顯示器件，該器件適於矩陣方式顯示，以及具有大量的行、列。通常對具有大量行列的矩陣，每行(列)的選擇周期短，因此不適於使用非晶形矽半導體TFT。然而，利用結晶矽半導體的TFT存在的問題是關斷(OFF)電流大。因此本發明不僅能降低關斷(OFF)電流，還能在這個領域有顯著的貢獻。採用非晶形矽半導體的TFT也是有利的。
雖然主要是對於具有頂式柵極結構的各實施例做了介紹，不過假如採用底式柵極結構或其它結構，本發明的各優點仍然不變。
利用本發明，能夠以最少的變化得到最大的效益。特別是，採用頂式柵極的TFT，儘管薄膜半導體區(有源層)的形狀複雜，但柵極等具有極為簡單的形式，因而能夠防止上層引線的切線(斷開)。相反，假如柵極具有複雜的形狀，則會引起孔徑比的降低。因此本發明有利於工業實施。
權利要求
1.一種顯示器件，包括在襯底上的第一柵極線；在所述襯底上並與所述第一柵極線平行的第二柵極線；第一、第二、第三電容線在所述襯底上平行於所述第一和第二柵極線延伸，其中所述第一柵極線設置在所述第一和第二電容線之間，並且第二柵極線設置在所述第二和第三電容線之間，源極線，跨所述第一和第二柵極線延伸；設置在所述第一柵極線和所述源極線的相交處上的第一開關電路；設置在所述第二柵極線和所述源極線的相交處上的第二開關電路；和所述第一開關電路相關的第一象素電極；和所述第二開關電路相關的第二象素電極；位於所述第一象素電極和所述第二電容線之間的第一存儲電容；位於所述第二象素電極和所述第三電容線之間的第二存儲電容；其中所述第一和第二開關電路的每個包括形成在所述第一和第二半導體島的每一個中的至少第一和第二溝道區；形成在所述第一和第二半導體島的每一個中的第一和第二雜質區，其間插入有所述第一和第二溝道區；在所述第一和第二溝道區之間的第三雜質區；柵絕緣膜；和所述第一和第二溝道區相鄰的至少第一和第二柵電極，所述柵絕緣膜插入在其間，其中所述第一開關電路的所述第一和第二柵電極和所述第一柵極線電連接，並且所述第二開關電路的所述第一和第二柵電極和所述第二柵極線電連接。
2.根據權利要求1的器件，其中所述顯示器件是電致發光顯示器件。
3.根據權利要求1的器件，其中所述顯示器件是液晶顯示器件。
4.根據權利要求1的器件，所述第一開關電路還包括和所述第一半導體島相鄰的至少另一柵電極，所述另一柵電極和所述第一電容線電連接。
5.一種顯示器件，包括在襯底上的第一柵極線；在所述襯底上並與所述第一柵極線平行的第二柵極線；在所述襯底上平行於所述第一和第二柵極線延伸的第一、第二、第三電容線，其中所述第一柵極線設置在所述第一和第二電容線之間，並且第二柵極線設置在所述第二和第三電容線之間，源極線，跨所述第一和第二柵極線延伸；設置在所述第一柵極線和所述源極線的相交處上的第一開關電路；設置在所述第二柵極線和所述源極線的相交處上的第二開關電路；提供在所述第一和第二開關電路上的，包括氮化矽的鈍化膜；和所述第一開關電路相關的第一象素電極；和所述第二開關電路相關的第二象素電極；位於所述第一象素電極和所述第二電容線之間的第一存儲電容；位於所述第二象素電極和所述第三電容線之間的第二存儲電容；其中所述第一和第二開關電路的每一個包括形成在所述第一和第二半導體島的每一個中的至少第一和第二溝道區；形成在所述第一和第二半導體島的每一個中的第一和第二雜質區，其間插入有所述第一和第二溝道區；在所述第一和第二溝道區之間的第三雜質區；柵絕緣膜；和所述第一和第二溝道區相鄰的至少第一和第二柵電極，所述柵絕緣膜插入在其間，其中所述第一開關電路的所述第一和第二柵電極和所述第一柵極線電連接，並且所述第二開關電路的所述第一和第二柵電極和所述第二柵極線電連接。
6.根據權利要求5的器件，其中所述顯示器件是電致發光顯示器件。
7.根據權利要求5的器件，其中所述顯示器件是液晶顯示器件。
8.根據權利要求5的器件，所述第一開關電路還包括和所述第一半導體島相鄰的至少另一柵電極，所述另一柵電極和所述第一電容線電連接。
9.一種顯示器件，包括在襯底上平行延伸的所述第一柵極線和第二柵極線；在所述襯底上平行於所述第一和第二柵極線延伸的第一、第二、第三電容線，其中所述第一柵極線設置在所述第一和第二電容線之間，並且第二柵極線設置在所述第二和第三電容線之間，源極線，跨所述第一和第二柵極線延伸；串聯連接的多個第一薄膜電晶體，設置在所述第一柵極線和所述源極線的相交處上；串聯連接的多個第二薄膜電晶體，設置在所述第二柵極線和所述源極線的相交處上；和所述多個第一薄膜電晶體相連的第一象素電極；和所述多個第二薄膜電晶體相連的第二象素電極；位於所述第一象素電極和所述第二電容線之間的第一存儲電容；位於所述第二象素電極和所述第三電容線之間的第二存儲電容；其中所述多個第一和第二薄膜電晶體的每一個包括溝道區、源和漏區、和所述溝道區相鄰的柵絕緣膜、和所述柵絕緣膜相鄰的柵電極；其中所述多個第一薄膜電晶體的至少兩個連接到所述第一柵極線，所述多個第一薄膜電晶體的至少一個連接到所述第一電容線，所述多個第一薄膜電晶體的至少兩個連接到所述第二柵極線，所述多個第二薄膜電晶體的至少一個連接到所述第二電容線；其中所述多個第一和第二薄膜電晶體的每一個包括至少一個LDD區。
10.根據權利要求9的器件，其中所述顯示器件是液晶顯示器件。
11.根據權利要求9的器件，所述LDD區的邊緣和所述柵電極的邊緣對齊。
全文摘要
一種液晶顯示器件，其電路包括至少五個用作轉換元件的薄膜電晶體(TFT)，這些電晶體沒有用於單個像素電極的近似M形半導體區以及與該M形半導體區交叉的柵極線和電容線。每個TFT具有偏移區和輕微摻雜的漏極(LDD)區。然後通過向柵極線施加選擇信號，TFT被控制，藉此將數據寫入到像素，同時將適當的電壓施加到電容線上，在其作用下形成溝道，並變為一電容。因此，利用該電容使像素電極的放電量被降低。
文檔編號H01L21/336GK1550859SQ200410043528
公開日2004年12月1日 申請日期1996年2月15日 優先權日1995年2月15日
發明者山崎舜平, 小山潤, 彥, 竹村保彥 申請人:株式會社半導體能源研究所