微影對準設計及cmp加工波紋表面覆蓋量測記號的製作方法
2023-06-24 22:17:46 2
專利名稱：微影對準設計及cmp加工波紋表面覆蓋量測記號的製作方法
技術領域：
本案是有關一般的半導體組件的微影程序，特別是，一種微影對準結構與在一種牽涉非透明層半導體製程中產生上述結構的方法。
背景技術：
半導體裝置在其大小上越來越小並且需要可生產此等裝置的製造程序。對準技術在製造程序中執行，以確保在半導體裝置內不同層的正確對準。典型地，對準記號被用在多數層中以幫助對準不同的特徵。
磁阻隨機存取內存(MRAM)裝置一般的處理是利用在被形成磁性金屬堆棧上的結構，磁性堆棧是由許多不同金屬層與總厚度為幾十個奈米的一介電薄層，此磁性裝置系被建構在嵌入在內層介電層(ILD)材料中的銅質信道(copper channel)頂部。因為此堆棧，對光而言是無法通透的，在此層進行微影需要表面型態特徵以對準與覆蓋量測記號在該層上，一般此位於下面的層具有一化學機械研磨(chemicalmechanical polish，CMP)處理，形成此對準記號通常系藉由額外的微影與反應性離子蝕刻(reactive ion etch，RIE)步驟，在看的見銅與介電圖樣的該化學機械研磨(CMP)完成的表面產生記號而完成。然而，附加的反應性離子蝕刻(RIE)與隨後的清潔步驟會提高費用與增加在化學機械研磨(CMP)處理層上產生粒子的機會。
發明概述藉由本案的揭露，通常可解決或是防止此等與其它的問題發生並且具有技術上的優點。
在本案一較佳實施例之結構中，用來對準的結構包含一第一金屬層，此第一金屬層具有一位於此結構頂部下方且與頂部的距離為x的一頂部表面，以及一第二金屬層，系由此結構的頂部往下延伸一距離y，其中距離y系小於距離x，一通孔(via)則被用來連接第一金屬層與第二金屬層。為了對準的目的，亦包含由該結構的頂部延伸至少一x深度的一個對準記號。一非透明堆棧層被沉積在此結構的頂部，隨著堆棧層符合對準記號的形狀，藉以使該對準記號看得見而可辨識。
用來產生具有且使用對準記號的半導體裝置的一種較佳的方法包含形成一第一介電層、蝕刻具有預先決定尺寸的一溝槽(trench)至介電層內以及沉積一第一金屬層至該溝槽。在第一介電層上與在第一金屬層上形成一第二介電層且信道(channels)被蝕刻至第二介電層，而至少一個信道被用來當作一通孔延伸至該第一金屬層。在信道被蝕刻至第二介電層的同時，一開口亦被蝕刻，以至於此開口延伸穿過第二介電層，藉以使此開口的底部表面與第一金屬層的頂部表面共面，此等信道與開口會填滿金屬且第二介電層表面的剩餘部分則被鍍以金屬，此充填步驟被控制來填滿信道與未填滿的該開口。金屬板的化學機械研磨提供了一個平的表面，其上可用來沉積一層(layers)的非透明堆棧。在層的非透明堆棧之沉積期間，層的非透明堆棧符合在充填的開口下的表面，結果產生在層的非透明堆棧上的一對準記號。
本案的一個較佳實施例的優點是，其並不需要會是昂貴的與增加在化學機械研磨(CMP)處理層上產生粒子的機會之額外的反應性離子蝕刻(RIE)與隨後的清潔步驟。
本案較佳實施例的另一個優點是，在非透明層上微影的對準是直接在下面的金屬層進行，此可降低引入中間對準記號的覆蓋不精確性，此中間對準記號是對準金屬，然後被用來做為在非透明層頂部微影的對準參考。
本案較佳實施例的另一個優點是，對準記號不會除去在該結構上額外的空間，典型地，額外的微影與蝕刻步驟將需要產生一組新的對準記號，因而需要在晶片上額外的空間。
本案較佳實施例的另一個優點是，其減少金屬暴露在額外的反應性離子蝕刻(RIE)步驟時被氧化的機會。
以上所述對本案的特徵與技術上的優點概括的描述，將可由以下本案的詳細說明而得到充分了解，接下來將對本案另外的特徵與優點進一步說明，此特徵與優點則形成本案專利申請範圍之標的。熟習此技藝之人士應可了解，本案所揭露的概念與具體的實施例可容易地被當成一個根據而可加以修飾或設計其它的結構或製程，以實行與本案相同的目的。熟習此技藝之人士亦應了解此類相等的建構，得由熟悉此技藝之人任施匠思而為諸般修飾，然皆不脫如附申請範圍所欲保護者。
圖標簡單說明本案以上所述的特徵將可由以下的實施例說明與參考圖標之特徵而得到充分了解。
第一圖A與第一圖B顯示根據本案結構的一較佳實施例；第二圖A至K顯示根據本案方法的一較佳實施例；第三圖A與第三圖B顯示根據本案方法的另一較佳實施例；以及第四圖顯示根據本案方法的另一較佳實施例，在處理過程的俯視圖。
在不同的圖標中，對應的數字與符號系與對應的部分相關聯，除非用別的方式來表示，所繪製的圖標是用來清楚的說明本案較佳實施例有關的觀點且並非必須按比例來繪製。
較佳實施例說明以下將詳細討論本案較佳實施例的製造與利用。然而，應可領會本案提供了許多可資應用的創造性內容，其可廣泛的應用本案而被具體化，但並非用以限制本案的範圍。
例如，本案提供在製程期間，一半導體裝置的不同的層中有助於對準特徵的一個對準記號的製造方法。本案較佳實施例中容許先前層的對準記號不用另外的製程步驟而直接的進入磁性堆棧層中，雖然本案將在磁阻隨機存取內存(MRAM)的背景與金屬-絕緣體-金屬電容器(metal-insulator-metal capacitor，MIMCAP)應用中來討論，但本案亦可在利用在其它應用方面。
第一圖A系顯示本案較佳實施例的結構10，結構10包含一基質11與在基質11中形成的一第一金屬層12，第一金屬層12具有一頂部表面14且在結構10頂部13以下距離為x處。一第二金屬層16也在基質11中形成，由基質10頂部往下延伸以距離y，其中距離y小於距離x，通孔(vias)18被形成以連接第一金屬層12與第二金屬層16。第一金屬層12與第二金屬層16可由銅、鎢、鋁或者是其某些組合。在結構10中不同層的對準是非常重要的，可確保在層與層間對準的型式特徵以形成一可操作的半導體裝置。因此，一非透明磁性堆棧層22包含一由結構10的頂部13延伸至一個深度至少為x的對準記號20，而對準記號20的寬度是由微影中使用的特定步進機(stepper)或是掃描儀來決定，但是該對準記號20一般將至少有對準記號20深度的2倍深度，此適當地容許對準記號20在以下所述之製程期間未完全充滿的填充。非透明磁性堆棧層22設置在對準記號20、第二金屬層16、通孔18與基質11表面21的暴露部分的上方，非透明磁性堆棧層22符合於對準記號20的形狀，由此可清楚的辨識對準記號20。熟習此技藝之人士應可了解所顯示的結構10是在加工完成的產品中的一個中間步驟。
第一圖B顯示本案較佳實施例的對準記號19之平面圖，此記號包含兩組平行的信道形成一光衍射光柵(light diffractinggrating)，光柵可以具有周期為8μm，例如。對準記號19可被用來將隨後的層對準第二金屬層16與通孔18以形成在結構10中之特徵的適當連接。光柵記號通常具有兩組互相垂直的信道，這些記號的類型，因為其具有固定的周期且對於因過程不穩定所引起線寬的變化並不敏感，通常被用來做為微細的對準記號。因此，不管信道的真正寬度為何，其總是被用來作為對準的參考。另一方面，其它的結構類型，特別是盒對盒(box-to-box)結構，在此等圖樣被暴露後，通常被用來檢查對準的準確性。
第二圖A至K系顯示本案方法的較佳實施例。第二圖A顯示製程開始於一半導體基層(未顯示)頂上形成第一介電層26之處，第一介電層26可包含，較佳為例如二氧化矽、絲(SILK)或者是摻氟的氧化物。然後，與金屬線結構(metal wiring structure)一起的溝槽28被蝕刻至第一介電層裡(顯示於第二圖B)且以第二圖C所顯示之一第一金屬層30來填滿，而可利用化學機械研磨來磨平第一介電層26與第一金屬層30的頂部表面31。如第二圖D所示，一旦第一金屬層30與介電層26共面(co-planned)，一第二介電層32會於第一介電層26之上與第一金屬層30之上形成。第二介電層32也可包含二氧化矽、絲(SILK)或者是摻氟的氧化物，例如。第一介電層26與第二介電層32較佳為大約9000埃(angstroms)。而後，信道34被蝕刻到第二介電層32中，其系利用，例如，一光阻層33做為已圖樣化的光罩，如第二圖E所示。信道34可以成線條特徵，以一第二金屬層來運作。
一較佳實施例中，在一兩個步驟程序的雙重波紋結構形成之處系顯示於第二圖F與第二圖G。如第二圖F所示，利用一第一光阻層41蝕刻一第一信道40與一開口46，由第二介電層32的頂部表面43往下延伸至一預先決定的深度d，此深度d小於至第一介電層26的頂部表面31共面的深度(由虛線顯示)，深度d代表將被形成在第一信道40內的第二金屬層的厚度。第二步驟中，如第二圖G所示，第二信道44與一開口46藉由一第二光阻層45同時被蝕刻做為蝕刻光罩。第二光阻層45容許被用來做為通孔的第一信道40之部分得以被延伸，如虛線47所示，但防止被用來做為第二金屬層的第一信道之部分被延伸。第二信道44由第二介電層32的頂部表面43往下延伸至在第一介電層26中的第一金屬層30。第四圖為一俯視圖，其中第二信道44系以圓形的信道顯示，再者，開口46穿越第二介電層32而延伸，藉以使開口46的底部表面48與第一金屬層30的頂部表面28共面，或者是使開口46的底部表面48比第一金屬層30的頂部表面28為深。此兩個步驟程序結果產生如第二圖H所示的裝置。
一旦第一信道40、第二信道44與開口46已被蝕刻，如上所述，由具有想要的周期之開口46系列所構成的一對準記號可於第二金屬層中形成。第一信道40、第二信道44與開口46的填滿導致一第二介電層32頂部表面43的剩餘部分在一區域R被鍍上金屬50，如第二圖I所示。而金屬50可以是鋁或是鎢，但較佳是銅且其厚度大約從7500至大約8500埃。該填滿步驟可包含分別沉積一線性層(未顯示)至第一信道40、第二信道44，開口46而後在線性層上沉積金屬層50。
開口46具有預先決定的尺寸與圖樣，如上所述，其系依據所使用的微影設備類型而導出。然而，開口46的寬度通常大於開口46深度的兩倍，並且其範圍一般是在大約2至大約6微米(micron meter)之間。第一信道40與第二信道44的尺寸依據應用而有所變化，通常大約在0.2至2微米。當開口46填充比後續的層為低時，第一信道40與第二信道44應被填滿，在此實例中一非透明堆棧層58在開口46之處有可見的縮格(indention)，此可見的縮格將成為光柵19的形狀，如第一圖B所示。
然而，在後續的層可被沉積之前，先執行一化學機械研磨(chemical mechanical polishing，CMP)以磨平分別填滿第一信道40、第二信道44與開口46的金屬50與頂部表面43的剩餘部分，化學機械研磨結果產生如第二圖J所示之裝置。化學機械研磨(CMP)移除存在於區域R的金屬50的部分(顯示於第二圖I)，須注意的是因為開口46的寬度與所產生較低的填充，甚至在化學機械研磨(CMP)之後，此特徵仍然是非平面的。如第二圖K所示，一但完成研磨，一非透明堆棧層58被沉積在剩餘的金屬50與第二介電層32頂部表面43剩餘部分之上，藉此非透明堆棧層58符合該未填滿的開口46的形狀，結果產生在非透明堆棧層58上可見的一對準記號。
在仍然是方法的較佳實施例中，藉由微影圖樣與蝕刻形成雙重波紋結構之處，當作通孔的第二信道44接在當作第二金屬層的第一信道40之微影圖樣與蝕刻之後形成，此顯示於第三圖A。第二信道44與開口46被蝕刻至層32總厚度的深度，亦即，達到第一金屬層30的表面。將做為第二金屬層的第一信道40接著被微影圖樣化，以致於第二信道44由光阻所保護且在製程的第二步驟中被蝕刻，如第三圖B所示，在此微影圖樣中暴露開口46或是保護該開口是可隨意的。在高的金屬電鍍厚度之處的狀況中，為了具有表面型態，開口46深度之需求會較大。此實例中，第一信道40的微影將使開口不被光阻所保護，因此，在線蝕刻後開口46的最終深度是深度d加上通孔深度的總計，如第三圖B所示。
另一方面，第一信道40的微影圖樣化製程可使開口46受到保護並因此使開口46的深度相同於第二圖H中的深度。在任一個實施例中形成通孔的方法，第二金屬層與開口46是一種兩個步驟的方法。然而，應可領會形成通孔、第二金屬層與開口46的方法可包含任何數目的步驟。
本案已經以說明性的實施例來說明，然此說明並非打算被建構在一限制的型態，本案得由熟悉此技藝之人任施匠思而為諸般修飾，再者，本案中的程序步驟次序可由熟悉此技藝之人加以重新排列，但仍然在本案的範圍之內，因而任何的修飾或實施例皆不脫如附申請範圍所欲保護者。此外，本案的保護範圍並不被限定在說明書中所述之程序、機器、製造、物質組成、工具、方法與步驟等的特定實施例。同樣地，所附之申請專利範圍打算包含此等的程序、機器、製造、物質組成、工具、方法與步驟的範圍。
權利要求
1.一種製造半導體裝置的方法，其具有並使用一對準記號，該方法系包含形成一第一介電層；蝕刻具有預先決定尺寸的一溝槽進入該介電層內；沉積一第一金屬層進入該溝槽內；形成一第二介電層在該第一介電層之上方且在該第一金屬層之上方；同時蝕刻一信道與一開口進入該第二介電層內，至少一信道被用來當作延伸至第一金屬層的一通孔且該開口系穿越該第二介電層而延伸，藉以使該開口的一底部表面與該第一金屬層的一頂部表面共面；以一金屬填充該信道與該開口，並在該第二介電層表面剩餘的部分電鍍一金屬，控制該填充步驟以填滿該信道與未填滿該開口；進行化學機械研磨該金屬；以及沉積一非透明堆棧層在該金屬與該第二介電層的該表面的該剩餘部分上，藉以使該非透明堆棧層符合未填滿的該開口的該表面，產生在該非透明堆棧層上的該對準記號。
2.如申請專利範圍第1項所述之方法，其中該半導體裝置係為一磁阻隨機存取內存。
3.如申請專利範圍第1項所述之方法，其中該半導體裝置係為金屬-絕緣體-金屬電容器(Metal-Insulator-Metal capacitor)。
4.如申請專利範圍第1項所述之方法，其中該第一與該第二介電層的形成系藉由一化學氣相沉積來完成。
5.如申請專利範圍第4項所述之方法，其中該化學氣相沉積係為一電漿強化化學氣相沉積(PECVD)。
6.如申請專利範圍第1項所述之方法，其中該溝槽、該信道與該開口的該蝕刻系藉由一反應性離子蝕刻(RIE)來完成。
7.如申請專利範圍第1項所述之方法，其中該第一與該第二介電層系由一低介電常數材料所構成。
8.如申請專利範圍第7項所述之方法，其中該低介電常數材料系選自包含絲、摻氟氧化物與二氧化矽所組成的一群組。
9.如申請專利範圍第1項所述之方法，其中用以填充與電鍍的該金屬系由一銅所組成。
10.如申請專利範圍第1項所述之方法，其中該填充的步驟系包含(1)沉積一線性層進入該信道與該開口；以及(2)沉積一金屬至該線性層上。
11.如申請專利範圍第10項所述之方法，其中該線性層系包含一鉭(tantelum)。
12.如申請專利範圍第10項所述之方法，其中該線性層系包含一氮化鎢。
13.如申請專利範圍第1項所述之方法，其中該電鍍金屬的厚度為大約7500至大約8500埃。
14.如申請專利範圍第1項所述之方法，其中蝕刻該信道與該開口進入該第二介電層系包含(1)於該第二介電層中蝕刻一第一線至一深度，該深度系小於該第一金屬層的該頂部表面的一深度；以及(2)於該第二介電層中蝕刻一第二線至一深度，當同時蝕刻該開口時，該深度系與該第一金屬層的該頂部表面共面。
15.如申請專利範圍第14項所述之方法，其中蝕刻該第二線的步驟系包含在該第一線相同的位置中蝕刻該第二線，藉以使該第二線有效地延伸該第一線以做為一通孔而使用。
16.如申請專利範圍第1項所述之方法，其中該開口的一寬度系大於兩倍的該開口的該深度。
17.一半導體結構，系包含一基質；一第一金屬層，系形成在該基質中，該第一金屬層具有位於該結構的一頂部下方且與該頂部的距離為x的一頂部表面；一第二金屬層，系形成在該基質中，該第二金屬層由該結構的該頂部往下延伸一距離y，其中該距離y小於該距離x；一通孔，系形成在該基質中以連接該第一金屬層與該第二金屬層；一對準記號，系形成在該基質中，由該結構的該頂部延伸至少一x深度；以及一非透明堆棧層，系位於該第二金屬層、該通孔與該對準記號之上方，該堆棧層符合該對準記號的一形狀，藉以使該對準記號看得見而可辨識。
18.如申請專利範圍第17項所述之結構，其中該對準記號的一寬度系大於兩倍的該對準記號的該深度。
19.如申請專利範圍第17項所述之結構，其中該第一金屬層、該第二金屬層與該通孔系由一銅所組成。
20.如申請專利範圍第19項所述之結構，其中一線性層系在該基質與該第一金屬層之間以及該第二金屬層、該通孔及該對準記號之間。
21.如申請專利範圍第20項所述之結構，其中該線層系由選自包含鉭、氮化鉭、鎢、鈦與氮化鈦所組成的一群組。
全文摘要
一種製造半導體裝置的方法，其具有一對準記號，該方法系包含形成一第一介電層，其中具有預先決定尺寸的一溝槽被蝕刻進入該介電層內並且沉積一第一金屬層進入該溝槽內；形成一第二介電層在第一介電層之上方且在第一金屬層之上方；同時蝕刻多數線與一開口進入第二介電層內，至少一線被用來當作延伸至第一金屬層的一通孔；填充該等線與開口，控制該填充步驟以填滿該線與未填滿開口；進行電鍍金屬的化學機械研磨；以及沉積一非透明堆棧層在該金屬上藉以使該非透明堆棧層符合未填滿的開口表面，產生在非透明堆棧層上的對準記號以對準後續的層。
文檔編號H01L21/3205GK1541415SQ02804076
公開日2004年10月27日 申請日期2002年1月24日 優先權日2001年1月24日
發明者寧嵐, 嵐 寧 申請人:因芬尼昂技術股份公司