單一晶體非揮發性記憶體元件的製法的製作方法
2023-06-10 10:49:46
專利名稱：單一晶體非揮發性記憶體元件的製法的製作方法
技術領域：
本發明涉及半導體元件，特別是指一種單一晶體非揮發性記憶體元件的製法。
眾所周知，半導體工業已發展至超大型積體電路(ULSI)技術領域，非揮發性記憶體的製造亦隨著發展趨勢，朝縮小元件尺寸發展，非揮發性記憶體包含不同型式的元件，例如可電變唯讀記憶體(EAROM)，可電除可編程唯讀記憶體(EEPROM)，和非揮發性靜態隨機存取記憶體(EEPROM-EAROMS)。不同型式元件的趨勢均朝向於高持久性及高速度的需求方面發展。這些元件均利用Fowler-Nordheim穿隧效應，達到電子可變更性。其中冷電子隧穿矽與薄介電層界面的能障而進入二氧化矽傳導帶。一般而言此薄介電層由二氧化矽組成，當一電壓施於閘極，此時二氧化矽薄層允許電荷隧穿。因此材質二氧化矽為高度絕緣體，則隧穿電子被捕捉並陷於二氧化矽層中。
多種非揮發性記憶體已揭露於已知技術中。例如，Michelfx提出具自排平面陣列記憶胞的可抹除可編程唯讀記憶體(EPROMs)。在這項技術當中，自對準於懸浮閘的埋入擴散區被使用於位元線。參閱「A New Self-AlignedCell for UItra High Density EPROMs，A.T.Michelx，IEDM，Tech.pp.548-553，1987」。Bergomot提出另一種記憶胞列，用於高密度快閃EEPROM，參閱「NOR Virtual ground(NVG)-Scaling Concept for Very High DensityEEPROMs，A Bergomot，IEEE；PP.15-18，1993」。此記憶胞結構用於微縮元件尺寸，以製造高密度快閃EEPROM。另一項和此領域相關的現有技術為美國專利號NO.4,203,158。以上技術的主要缺陷在於大多數此類元件在每一儲存址皆包含一懸浮閘電晶體和一分離選擇電晶體，此類結構佔據較大面積，電子注入效率較低，難以符合技術上的發展趨勢。
本發明的目的在於提供一種單一電晶體非揮發性記憶體元件的製法，克服現有技術的弊端，達到製程簡便，且其中包含尖角部分可提升電子注入效率的目的。
本發明的目的是這樣實現的一種單一晶體非揮發性記憶體元件的製法，其特徵在於它包括如下步驟(1)在半導體基板上形成一犧牲層；(2)在該犧牲層上形成第一介電層；(3)將圖形轉換於該犧牲層及該第一介電層之上，以形成開口，由此曝露一部分的半導體基材；(4)沿該開口表面和犧牲層上形成第二介電層；(5)蝕刻該第二介電層，在該開口的側壁上形成側壁間隙壁，該半導體基材曝露於該間隙壁之間；(6)於該半導體基材曝露處形成閘介電層；(7)於該第一介電層上形成第一導電層，回填該開口；(8)移除該第一導電層達到平坦化表面；(9)移除該第一介電層、側壁間隙壁及犧牲層，形成懸浮閘極；(10)於該懸浮閘極表面形成隧穿介電層；(11)於該隧穿介電層之上形成第二導電層，作為控制閘極。
該第一介電層由氮化矽組成，以熱磷酸溶液去除。該第二介電層由二氧化矽組成，並以氫氟酸溶液去除或以緩衝氧化矽蝕刻溶液去除。該犧牲介電層由二氧化矽組成，並以氫氟酸溶液去除或以緩衝氧化矽蝕刻溶液去除。該隧穿介電層由至少下述材料之一組成氮氧化矽、氮化矽、二氧化矽、氧化矽/氮化矽組合物或氧化矽/氮化矽/二氧化矽組合物。
一種單一電晶體非揮發性記憶體的製法，其特徵在於它包括如下步驟(1)在半導體基板上形成第一氧化層作為犧牲層；(2)在該犧牲層上形成氮化矽層；(3)將圖形轉換於該犧牲層及該氮化矽層之上，以形成開口，由此曝露一部分的半導體基材；(4)沿該開口表面和氮化矽層上形成第二氧化層；(5)蝕刻該第二氧化層，在該開口的側壁上形成側壁間隙壁，半導體基材曝露於該間隙壁之間；(6)於該半導體基材曝露處形成閘介電層；(7)於該氮化矽層上形成第一多晶矽層，再度填滿開口；(8)移除該第一多晶矽層，達到平坦化表面；(9)移除該氮化矽層、側壁間隙壁及犧牲層，由此形成懸浮閘極；(10)於該懸浮閘極表面形成隧穿介電層；(11)於該隧穿介電層之上形成第二多晶矽層，作為控制閘極。
該第一介電層由氮化矽組成，並以熱磷酸溶液去除。該第二介電層由二氧化矽組成，並以氫氟酸溶液去除。該側壁間隙壁以緩衝氧化矽蝕刻溶液去除。該犧牲介電層由二氧化矽組成，並以氫氟酸溶液去除或以緩衝氧化矽蝕刻溶液去除。
本發明的主要優點是具有製程簡便及其中包含尖角部分可提升電子注入效率的功效。
下面結合較佳實施例和附圖進一步說明。
圖1為本發明在基板上形成氧化層，氮化矽層及開口的半導體晶圓剖面圖；圖2為本發明形成間隙壁的半導體晶圓剖面圖；圖3為本發明形成導電層的半導體晶圓剖面圖；圖4為本發明形成懸浮閘極的半導體晶圓剖面圖；圖5為本發明形成控制閘的半導體晶圓剖面圖。
參閱圖1-圖5，本發明提供一新穎方式製造單一電晶體非揮發性記憶體的製法。在本製法中，間隙壁用來形成導電層，並且此法較已知技藝更為精簡，首先提供一結晶面向為100或111的單晶矽基板2。犧牲介電層4(例如二氧化矽層)形成於基板2之上，第一介電層6(如氮化矽層或相似者)形成於氧化矽層4之上。一般而言，在熱氧化爐的溫度800-1100℃下可得二氧化矽層4。通常二氧化矽層4的厚度約50-500埃。
其他製法，如化學氣相沉積也可用於形成氧化層4。氮化矽層6的沉積可用任何合適的方式形成。例如低壓化學氣相沉積(LPCVD)、電漿增強式化學氣相沉積(PECVD)或高密度電漿化學氣相沉積(HDPCVD)。在最佳實施例中，形成氮化矽層6步驟中的反應氣體包括SiH4，NH3，N2，N2O或SiH2Cl2，NH3，N2，N2O。
接下來，利用微影製程曝光部分氮化矽層6，將具有開口的光阻圖案轉移至氮化矽層6上，以光阻(圖中未顯示)為幕罩對氮化矽層6，氧化層4進行蝕刻，故在氮化矽層6中會由開口8處曝露部分基板2。在最佳實施例中，開口8的寬度範圍可為0.5-0.1微米。在氮化矽層6圖案定義之後，光阻被移除。
其後，第二介電層10形成於基板2的第一介電層8和開口8表面之上，以及壓縮開口8的寬度，如圖1所示，第二介電層10可由未摻雜的二氧化矽組成。
參閱圖2，通過對第二介電層10進行非等向性的蝕刻在開口8的側壁上形成間隙壁12；另一種選擇是使用電漿蝕刻。
參考圖3，閘介電層14形成於開口8下方(底部)，由二氧化矽或氮氧化矽組成。氮氧化矽層14以熱氧化法在N2O或NO氣體環境下生成較佳。生成氮氧化矽層14的溫度範圍為700-1150℃，厚度約25-150埃較佳。
參見圖3，下一步，於氮化矽層6上形成另一導電層16，例如經摻雜的多晶矽層，並且再度填滿窄化的開口8，摻雜的多晶矽層16可選擇摻雜的多晶矽或隨沉積反應摻雜(同步摻雜)的多晶矽；此外，金屬或合金也可用於導電層16。接著以化學機械研模磨方式(CMP)移除一部分多晶矽層16。此使用一般的技術得到拓樸輪廓。
參閱圖4，下一步去除氮化矽層6、間隙壁12及犧牲介電層4。因此保持多晶矽結構的彎曲外形作為懸浮閘。須注意懸浮閘包含在較上端的尖角17可增進電子注入的效率。在此實施例中，可利用熱磷酸溶液將氮化矽層6去除，以HF(氫氟酸)溶液或緩衝氧化矽蝕刻液(BOE)將氧化物剝除。
如圖5所示，沿懸浮閘16表面形成隧穿介電層18，隧穿介電層18可以採用二氧化矽、氮化矽、氮氧化矽ON(二氧化矽/氮化矽)或ONO(二氧化矽/氮化矽/二氧化矽)組合層作為材質為較佳。另一導電層20，例如經摻雜的多晶矽層，形成於隧穿介電層18上，做為控制閘極。最後利用微影與蝕刻製程定義出控制閘極20的圖案。
前述的較佳實施例用以說明本發明，熟知此類技藝人士的各項改變，凡未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包含在本發明的保護範圍之內。
權利要求
1.一種單一晶體非揮發性記憶體元件的製法，其特徵在於它包括如下步驟(1)在半導體基板上形成一犧牲層；(2)在該犧牲層上形成第一介電層；(3)將圖形轉換於該犧牲層及該第一介電層之上，以形成開口，由此曝露一部分的半導體基材；(4)沿該開口表面和犧牲層上形成第二介電層；(5)蝕刻該第二介電層，在該開口的側壁上形成側壁間隙壁，該半導體基材曝露於該間隙壁之間；(6)於該半導體基材曝露處形成閘介電層；(7)於該第一介電層上形成第一導電層，回填該開口；(8)移除該第一導電層達到平坦化表面；(9)移除該第一介電層、側壁間隙壁及犧牲層，形成懸浮閘極；(10)於該懸浮閘極表面形成隧穿介電層；(11)於該隧穿介電層之上形成第二導電層，作為控制閘極。
2.如權利要求1所述的製法，其特徵在於該第一介電層由氮化矽組成，並以熱磷酸溶液去除。
3.如權利要求1所述的製法，其特徵在於該第二介電層由二氧化矽組成，並以氫氟酸溶液去除或以緩衝氧化矽蝕刻溶液去除。
4.如權利要求1所述的製法，其特徵在於該犧牲介電層由二氧化矽組成，並以氫氟酸溶液去除或以緩衝氧化矽蝕刻溶液去除。
5.如權利要求1所述的製法，其特徵在於該隧穿介電層由至少下述材料之一組成氮氧化矽、氮化矽、二氧化矽、氧化矽/氮化矽組合物或氧化矽/氮化矽/二氧化矽組合物。
6.一種單一電晶體非揮發性記憶體的製法，其特徵在於它包括如下步驟(1)在半導體基板上形成第一氧化層作為犧牲層；(2)在該犧牲層上形成氮化矽層；(3)將圖形轉換於該犧牲層及該氮化矽層之上，以形成開口，由此曝露一部分的半導體基材；(4)沿該開口表面和氮化矽層上形成第二氧化層；(5)蝕刻該第二氧化層，在該開口的側壁上形成側壁間隙壁，半導體基材曝露於該間隙壁之間；(6)於該半導體基材曝露處形成閘介電層；(7)於該氮化矽層上形成第一多晶矽層，再度填滿開口；(8)移除該第一多晶矽層，達到平坦化表面；(9)移除該氮化矽層、側壁間隙壁及犧牲層，由此形成懸浮閘極；(10)於該懸浮閘極表面形成隧穿介電層；(11)於該隧穿介電層之上形成第二多晶矽層，作為控制閘極。
7.如權利要求6所述的製法，其特徵在於該第一介電層由氮化矽組成，並以熱磷酸溶液去除。
8.如權利要求6所述的製法，其特徵在於該第二介電層由二氧化矽組成，並以氫氟酸溶液去除。
9.如權利要求6所述的製法，其特徵在於該側壁間隙壁以緩衝氧化矽蝕刻溶液去除。
10.如權利要求6所述的製法，其特徵在於該犧牲介電層由二氧化矽組成，並以氫氟酸溶液去除或以緩衝氧化矽蝕刻溶液去除。
全文摘要
一種單一電晶體非揮發性記憶體元件的製法,在半導體基材上形成第一氧化層做為犧牲層,再形成氮化矽層,之後圖形化以形成開口,曝露一部分的半導體基材,沿開口表面及氮化矽層之上形成第二氧化層,在開口側壁的第二氧化層上蝕刻形成側壁間隙,在曝露的半導體基材上形成閘極介電層,以化學機械研磨方式研磨第一多晶矽層,剝除氮化矽層、間隙壁、犧牲層。隧穿介電層和控制閘極則分別形成於懸浮閘極表面之上。具有製程簡便和提升電子注入效率的功效。
文檔編號H01L21/82GK1385893SQ0111811
公開日2002年12月18日 申請日期2001年5月16日 優先權日2001年5月16日
發明者曾鴻輝 申請人:世界先進積體電路股份有限公司