像素電路及其驅動方法、顯示裝置製造方法

2023-06-11 03:51:41

像素電路及其驅動方法、顯示裝置製造方法
【專利摘要】本發明提供了一種像素電路及其驅動方法、顯示裝置。所述像素電路包括呈矩陣排列的多個像素單元，每個像素單元包括子像素單元和發光元件，所述子像素單元包括與所述發光元件電連接的驅動電晶體，對應於每行像素單元，所述像素電路還包括行共用單元；所述行共用單元通過第一連接線與對應行的每個像素單元電連接；對應於每列像素單元，所述像素電路還包括列共用單元；所述列共用單元通過第二連接線與對應列的每個像素單元電連接；子像素單元、行共用單元、以及列共用單元組成具有對所述驅動電晶體進行閾值電壓補償功能的電路。其可以實現閾值電壓補償功能，有利於縮小AMOLED像素的尺寸，實現高PPI。
【專利說明】像素電路及其驅動方法、顯示裝置

【技術領域】
[0001] 本發明涉及有機發光顯示【技術領域】，具體涉及一種像素電路及其驅動方法、顯示 裝直。

【背景技術】
[0002] 有源矩陣有機發光二極體面板（Active Matrix/Organic Light Emitting Diode, AMOLED)是一種應用於電視和行動裝置中的顯示技術，以其低功耗，低成本，大尺寸的特 點在對功耗敏感的可攜式電子設備中有著廣闊的應用前景。其核心元件--有機發光 二極體（Organic Light Emitting Diode, 0LED)在驅動薄膜場效應電晶體（Thin Film Transistor,TFT)處於飽和狀態時產生的電流的驅動下，進行發光。但是，在輸入相同的灰 階電壓時，驅動薄膜場效應電晶體不同的臨界電壓會產生不同的驅動電流，這將造成電流 的不一致。而且，低溫多晶娃技術（Low Temperature Poly-silicon, LTPS)製程上閾值電 壓Vth的均一性非常差，同時還存在漂移。因此，如圖1所示的傳統2T1C(2個TFT和1個電 容）電路的亮度均勻性很差。
[0003] 針對這一問題，現有技術中常在基於LTPS的AMOLED的像素設計中增加驅動TFT 閾值電壓補償功能的電路。具有閾值電壓補償的AMOLED像素電路的常見設計需要6T2C或 者需要更多的元器件。TFT或者電容數量的增加，將佔用較大的布局空間，不利於AMOLED像 素尺寸的縮小，即限制了高PPI(Pixels Per Inch，每英寸所擁有的像素數目）的AMOLED發 展。
[0004] 如圖2所示的6T2C的AMOLED像素電路（圖中每一個6T2C Pixel代表一個像素單 元），該像素電路具有驅動管T1閾值電壓補償功能，解決了 LTPS閾值電壓均一性差帶來的 0LED發光不均勻的問題。但其構成的AMOLED像素電路中，像素的閾值電壓補償開關TFT、 灰階電壓寫入開關TFT和驅動TFT等都設計在像素中，需要較多數量TFT，如圖3 (包括像 素單元 6T2C Pixel、柵線 GATE_1、...、GATA_n-l、GATA_n、GATA_n+l 至 GATE_last 和數據線 VDATA_1、.'VDATAjh-UVDATAjikVDATAjh+I 至 VDATA_last)所示。從而其不利於像素尺 寸的進一步縮小，限制了高PPI的AMOLED發展。


【發明內容】

[0005] (一）解決的技術問題
[0006] 針對現有技術的不足，本發明提供一種像素電路及其驅動方法、顯示裝置，可以實 現閾值電壓補償功能，有利於縮小像素的尺寸，實現高PPI。
[0007] (二）技術方案
[0008] 為實現以上目的，本發明通過以下技術方案予以實現：
[0009] -種像素電路，包括呈矩陣排列的多個像素單元，每個像素單元包括子像素單元 和發光元件，所述子像素單元包括與所述發光元件電連接的驅動電晶體，其特徵在於： [0010] 對應於每行像素單元，所述像素電路還包括行共用單元；所述行共用單元通過第 一連接線與對應行的每個像素單元電連接；
[0011] 對應於每列像素單元，所述像素電路還包括列共用單元；所述列共用單元通過第 二連接線與對應列的每個像素單元電連接；
[0012] 每個像素單元的子像素單元、與該像素單元對應的行共用單元、以及與該像素單 元對應的列共用單元組成具有對該子像素單元中的所述驅動電晶體進行閾值電壓補償功 能的電路。
[0013] 優選地，所述子像素單元包括驅動電晶體、第二開關元件、第三開關元件和第一電 容，其中：所述驅動電晶體的柵極與所述第二開關元件的第二端、所述第一電容的第一端、 以及所述第三開關元件的第二端電連接；所述驅動電晶體的源極與所述第一電容的第二端 都與低電平電壓線電連接；所述驅動電晶體的漏極與所述第三開關元件的第一端電連接， 並與所述發光元件的第二端電連接；所述第二開關元件的第一端與所述第二連接線電連 接；所述第三開關元件的控制端與第一控制信號線電連接，所述第二開關元件的控制端與 第二控制信號線電連接。
[0014] 優選地，所述行共用單元包括第四開關元件，其第二端通過所述第一連接線與對 應行的每個像素單元中的所述發光元件的第一端電連接；所述第四開關元件的第一端與高 電平電壓線電連接，所述第四開關元件的控制端與第三控制信號線電連接。
[0015] 優選地，所述列共用單元包括第二電容和第五開關元件，所述第二電容的第二端、 所述第五開關元件的第二端都通過所述第二連接線與對應列每個像素單元的子像素單元 中的所述第二開關元件的第一端電連接；所述第二電容的第一端與對應列的像素單元的灰 階寫入電壓線電連接；所述第五開關元件的控制端與初始控制信號線電連接，所述第五開 關元件的第一端與第一電壓信號線電連接。
[0016] 優選地，所述驅動電晶體和開關元件為場效應管，所述開關元件的第一端為場效 應管的漏極，所述開關元件的第二端為場效應管的源極，所述開關元件的控制端為場效應 管的柵極。
[0017] 優選地，所述場效應管為薄膜電晶體。
[0018] 優選地，所述發光元件為有機發光二極體。
[0019] 優選地，所述行共用單元和列共用單元位於所述像素電路的有效顯示區域外部。
[0020] 一種顯示裝置，其特徵在於，包括上述任意一種像素電路。
[0021] 一種像素電路的驅動方法，其特徵在於，所述像素電路採用上述像素電路，所述驅 動方法包括：
[0022] 初始化步驟：在初始化階段，所述第一控制信號線、所述第二控制信號線和所述初 始控制信號線上的信號同時有效，所述第二開關元件、所述第三開關元件和所述第五開關 元件開啟，所述驅動電晶體的柵極處的電位被設置為第一電壓信號線上的電壓；
[0023] 閾值電壓讀取步驟：在閾值電壓讀取階段，所述第一控制信號線和所述第二控制 信號線上的信號同時有效，所述第二開關元件和所述第三開關元件開啟，所述驅動電晶體 的柵極處的電位通過所述第一電容放電，以補償驅動電晶體的閾值電壓；
[0024] 灰階寫入步驟：在灰階寫入階段，所述第二控制信號線上的信號先為有效後轉為 無效，所述第二開關元件先開啟後關閉，所述灰階寫入電壓線上的電壓寫入所述驅動晶體 管的柵極；
[0025] 發光步驟：在發光階段，所述第三控制信號線上的信號有效，所述驅動電晶體的 柵極電位在所述第一電容的作用下被保持，所述驅動電晶體開啟從而驅動所述發光元件發 光。
[0026](三）有益效果
[0027] 本發明至少具有如下的有益效果：
[0028] 本發明的關鍵在於，基於原有的按矩陣排列的像素單元，將實現閾值電壓補償功 能的電路分成了三部分：行共用部分、列共用部分和像素自用部分。對應於每個發光元件 而言，其所在行共用同一個行共用單元，所在列共用同一個列共用單元，自身自用一個子像 素單元。在這樣的結構就使實現閾值電壓補償功能的電路得到了簡化，隨所用元器件的減 少，節省了元件耗費和布局空間，不僅降低了成本，還有利於縮小AM0LED的像素尺寸，實現 高 PPI。

【專利附圖】

【附圖說明】
[0029] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發 明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根 據這些附圖獲得其他的附圖。
[0030] 圖1是傳統2T1C基本AM0LED像素單元示意圖；
[0031] 圖2是6T2C帶閾值電壓補償的AM0LED像素單元示意圖；
[0032] 圖3是由6T2C像素單元組成的AM0LED像素電路原理示意圖；
[0033] 圖4是本發明一個實施例中像素電路的結構框圖；
[0034] 圖5(a)是本發明一個實施例中像素電路中像素單元的電路結構圖；
[0035] 圖5(b)是本發明一個實施例中像素電路中行共用單元的電路結構圖；
[0036] 圖5(c)是本發明一個實施例中像素電路中列共用單元的電路結構圖；
[0037] 圖6是本發明一個實施例中像素電路的電路圖；
[0038] 圖7是本發明一個實施例中像素電路的工作時序圖；
[0039] 圖8是本發明一個實施例中的驅動方法中的初始化階段的電路工作原理圖；
[0040] 圖9是本發明一個實施例中的驅動方法中的閾值電壓讀取階段的電路工作原理 圖；
[0041] 圖10是本發明一個實施例中的驅動方法中的灰階寫入階段的電路工作原理圖；
[0042] 圖11本發明一個實施例中的驅動方法中的0LED正常發光時的電路工作原理圖。

【具體實施方式】
[0043] 為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例 中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員 在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0044] 首先先對附圖中涉及的標記進行說明，其中，圖1至圖11中：
[0045] a--發光元件；b--子像素單元；c--行共用單元；d--列共用單元；T1-- 驅動電晶體（驅動TFT) ;T2-一第二開關元件（開關TFT) ;Τ3--第三開關元件（初始化 TFT) ；T4--第四開關元件（發光控制TFT) ;Τ5--第五開關元件（初始電壓輸入TFT); Cl--第一電容（存儲電容）；C2--第二電容（輸入耦合電容）；
[0046] EM_1、...、EM_n、EM_last--第1、…、η行和最後一行第三控制信號線； INITIAL--初始控制信號線；0LED--發光元件（有機發光二極體）；
[0047] GATE_1、…、GATE_n-l、GATE_n、GATE_n+l、GATE_last-第 1、· · ·、n_l、η、n+1 行和最後一行掃描信號線；
[0048] CN_1_1、…、CN_l_n、CN_l_n+l、CN_l_last-第 1、…、η、n+1 行和最後一行第 一控制信號線；
[0049] CN_2_1、...、CN_2_n、CN_2_n+l、CN_2_last-第 1、…、n、n+1 行和最後一行第 二控制信號線；
[0050] DATA_IN--灰階寫入電壓線；DATA--灰階寫入電壓信號（第二連接線）；
[0051] VDD--高電平電壓線；VSS--低電平電壓線；VINI--第一電壓信號； Vdata_l/…/Vdata_m_l/Vdata_m/Vdata_m+1/Vdata_last-灰階寫入電壓（後為列 號）；VH--0LED陽極電壓（即第一連接線上的電壓）；VP--T1柵極電壓；GND--接地 電壓。
[0052] 另外，圖7中：
[0053] A--初始化階段；B--閾值電壓讀取階段；C--灰階寫入階段；D--0LED發 光階段；Floating-浮接。
[0054] 本發明實施例提出了 一種像素電路，參見圖4,該電路包括一種像素電路，包括呈 矩陣排列的多個像素單元，每個像素單元包括子像素單元b和發光元件a，所述子像素單元 b包括與所述發光元件a電連接的驅動電晶體，其特徵在於：
[0055] 對應於每行像素單元，所述像素電路還包括行共用單元c ;所述行共用單元c通過 第一連接線與對應行的每個像素單元電連接；
[0056] 對應於每列像素單元，所述像素電路還包括列共用單元d ;所述列共用單元d通過 第二連接線與對應列的每個像素單元電連接；
[0057] 每個像素單元的子像素單元b、與該像素單元對應的行共用單元c、以及與該像素 單元對應的列共用單元d組成具有對該子像素單元b中的所述驅動電晶體進行閾值電壓補 償功能的電路。
[0058] 這樣，所有行共用單元c組成了行共用電路，所有列共用單元d組成了列共用電 路，而發光元件a與子像素單元b組成了一個獨立的像素單元。從功能上來說，每一個子像 素單元b可以獨立地完成對發光元件a的顯示驅動的功能；而與其對應的行共用單元c、列 共用單元d，和子像素單元b共同實現了對該子像素單元b中的驅動電晶體的閾值電壓補償 功能。採取這樣的結構，就使得實現閾值電壓補償功能的電路部分可以同行共用同一個行 共用單元c，同列共用一個列共用單元d，從而節省了節省了元件耗費和布局空間。
[0059] 參見圖5 (a)至圖5 (c)，下面具體描述該實施例的一種優選具體電路示例：
[0060] 所述子像素單元b包括驅動電晶體T1、第二開關元件T2、第三開關元件T3和第一 電容C1，其中：
[0061] 所述驅動電晶體T1的柵極與所述第二開關元件T2的第二端、所述第一電容C1的 第一端、以及所述第三開關元件T3的第二端電連接；所述驅動電晶體T1的源極與所述第一 電容C1的第二端都與低電平電壓線VSS電連接；所述驅動電晶體Τ1的漏極與所述第三開 關元件Τ3的第一端電連接，並與所述發光元件OLED的第二端電連接；
[0062] 所述第二開關元件Τ2的第一端與所述第二連接線DATA電連接；所述第三開關元 件T3的控制端與第一控制信號線CN1電連接，所述第二開關元件T2的控制端與第二控制 信號線CN2電連接。
[0063] 所述行共用單元c包括第四開關元件T4,其第二端通過所述第一連接線VH與對應 行的每個像素單元中的所述發光元件a的第一端電連接；所述第四開關元件T4的第一端與 高電平電壓線VDD電連接，所述第四開關元件T4的控制端與第三控制信號線EM電連接。
[0064] 所述列共用單元d包括第二電容C2和第五開關元件T5,所述第二電容C2的第二 端、所述第五開關元件T5的第二端都通過所述第二連接線DATA與對應列每個像素單元的 子像素單元b中的所述第二開關元件T2的第一端電連接；所述第二電容C2的第一端與對 應列的像素單元的灰階寫入電壓線DATA_IN電連接；所述第五開關元件T5的控制端與初始 控制信號線INITIAL電連接，所述第五開關元件T5的第一端與第一電壓信號線VINI電連 接。
[0065] 優選地，所述驅動電晶體T1和開關元件為場效應管。所述開關元件的第一端為場 效應管的漏極，所述開關元件的第二端為場效應管的源極，所述開關元件的控制端為場效 應管的柵極。更優選地，所述場效應管為薄膜電晶體。
[0066] 優選地，所述發光元件為有機發光二極體0LED，當然其也可以是其他電流驅動發 光的雙端發光兀件。
[0067] 優選地，所述行共用單元c和列共用單元d位於所述像素電路的有效顯示區域外 部。相應的，由於像素單元位於有效顯示區域內部，該設計可以減小有效顯示區域中的元件 總數，有利於PPI的提商。
[0068] 另外，按功能劃分，所述第一電容為儲能電容，所述第二電容為耦合電容。需要說 明的是，開關元件前所用的"第二"、"第三"等標識僅是對應於電路圖的元件符號起區別作 用的，其本身不具有特定順序或其他含義。
[0069] 下面展示結合以上所有優選方案所組成的像素電路，如圖6所示（圖6是以圖 5(a)所示的像素單元、圖5(b)所示的行共用單元和圖5(c)所示的列共用單元為基本單元 所組成的電路，並與圖4所示的像素電路的結構框圖相對應）。該像素電路包括：至少一行 一列的像素單元（3TIC Pixel)排成的像素陣列，每行一個的行共用單元c(組成行共用電 路），和每列一個的列共用單元d (組成列共用電路）；
[0070] 所述像素單元包括驅動電晶體T1 (驅動TFT)、第二開關元件T2 (開關TFT)、第三 開關元件T3(初始化TFT)、第一電容C1 (存儲電容）和有機發光二極體0LED，所述驅動晶 體管T1的柵極與第二開關元件T2的源極、第三開關元件T3的源極相連，並經過第一電容 C1與驅動電晶體T1的源極相連；所述有機發光二極體0LED的陰極與驅動電晶體T1的漏 極、第三開關元件T3的漏極相連。
[0071] 所述行共用單元c包括第四開關元件T4(發光控制TFT)，其源極與對應行每個像 素單元中有機發光二極體0LED的陽極相連；
[0072] 所述列共用單元d包括第二電容C2和第五開關元件T5,所述第二電容C2的第一 端、第五開關元件的源極與對應列每個像素單元中第二開關元件T2的漏極相連。
[0073] 包括像素單元（a+b)、行共用單元c與列共用單元d的電路結構圖參見圖6。可見， 每一行像素共用一個行共用單元，包括共用同一個電晶體和共用同一條第一信號線（即與 圖6中的有機發光二極體陽極相連的線）；每一列像素共用一個列共用單元，包括共用同一 個電晶體和同一個電容，並共用灰階寫入電壓線（即與圖6的列共用單元中電容的下端相 連的線），從而分離出來的行共用TFT電路與列共用TFT電路可以集成在所述像素陣列的外 部，使整體結構所用元件得到了很大程度的簡化，其所需空間也就更小，更利於縮小AM0LED 的尺寸，實現商PPI。
[0074] 當然，上述像素電路中所有開關元件作為數字電路中的開關實現其功能，其他類 別的電晶體也可以具有對應功能，並不僅限於TFT-種類型的電晶體。另外，上述像素電路 中所用電容C1與C2分別為存儲電容與輸入耦合電容，其他類型的電容在適當的使用環境 和參數設定上都具有同樣功能，故並不僅限於這裡提出的類型。所以使用其他類型、同樣功 能的電晶體或電容的像素電路，只要其同樣以行共用單元c與列共用單元d實現整體電路 設計，都包括在本發明權利要求的保護範圍內。
[0075] 該像素電路的具體工作方式如下：
[0076] 第四開關元件T4的漏極和驅動電晶體T1的源極間加以恆定的工作高低電平（VDD 為高電平電壓線、vss為低電平電壓線），在所有第五開關元件T5的漏極加以恆定的第一電 壓信號V INI(通過第一電壓信號線VINI提供；
[0077] 參見圖7,在驅動每行像素單元（如第η行）時，加載在對應的（第η行的）行共 用單元c中的第四開關元件Τ4柵極上的第三控制信號ΕΜ_η由高電平轉為低電平，並依次 經過時間固定的初始化階段（Α)、閾值電壓讀取階段（Β)和灰階寫入階段（C)後轉回高電 平；
[0078] 加載在所有第五開關元件Τ5柵極的初始控制信號ν?ΝΙΤΙΑ?(圖7中的INITIAL，通 過初始控制信號線INTIAL提供）僅在所述初始化階段內為高電平；
[0079] 加載在該行所有像素單元中第三開關元件T3柵極上的第一控制信號CN_l_n僅在 所述初始化階段和閾值電壓讀取階段內為高電平；
[0080] 加載在該行所有像素單元中第二開關元件T2柵極上的第二控制信號CN_2_n在所 述初始化階段、閾值電壓讀取階段，和灰階寫入階段的前半段內為高電平；
[0081] 對應於該行（η)對應列（如第m列）像素單元的灰階寫入電壓Vdata_m (圖7中 的DATA)，僅在所述灰階寫入階段內加載在對應（第m列的）列共用單元d中第二電容的第 二端上，其它階段為GND。
[0082] 從而對於每一行需要被驅動的像素單元，均按上述方法完成初始化-閾值電壓讀 取-灰階寫入的過程完成驅動，然後在驅動電流的作用下對應的0LED就會發光。
[0083] 在上述工作方式下，其閾值補償功能的實現原理如下：
[0084] 參見圖7,所述驅動電路是按行驅動的，每行的驅動過程都分為四個階段：初始化 階段A、閾值電壓讀取階段B、灰階寫入階段C，和0LED發光階段D。圖7為該像素電路的工 作時序圖，其中已經標明了每一階段中各個電壓的高低電平變化。未提及的V DD與Vss -直 向像素電路提供高電平電壓與低電平電壓。
[0085] 初始化階段A中，EM_n為低電平，INITIAL、CN_l_n和CN_2_n為高電平，DATA_IN 為GND。參見圖8,此時，T2、T3、T5導通，T4截止，OLED陽極電壓VH為Floating(浮接、數 值不定）。T1的漏極與柵極相連接，從而其柵極電壓VP就經由T2、T3、T5連通，進而與Vm 同電位，即vP = vINI。
[0086] 閾值電壓讀取階段B中，EM_n仍為低電平，CN_l_n和CN_2_n仍為高電平，而 INITIAL變為低電平。參見圖9,此時，T4保持截止，T2、T3保持導通，T5由導通變為截止。T1 的漏極與柵極保持連接，形成二極體連接結構，處於C1與C2之間的V P點將從第一電壓信號 VINI放電至T1的閾值電壓Vth，即VP = Vth。而C1的另一端為Vss，C2的另一端為GND (DATA)， 從而Cl兩端電壓為Vth-Vss，Cl和C2為一整體的兩端電壓為0。經過這一階段，T1的閾值 電壓V th就被讀取了出來，進而就可以對其進行處理了。
[0087] 灰階寫入階段C中，EM_n、INITIAL仍為低電平，CN_l_n轉為低電平，而CN_2_n開 始為高電平，後轉為低電平，而DATA_IN由GND變為灰階電壓V DATA (其值對應行η列m)。參 見圖10,在C2的耦合影響下，CN_2_n的高電平階段中，VP從Vth跳變為
[0088]

【權利要求】
1. 一種像素電路，包括呈矩陣排列的多個像素單元，每個像素單元包括子像素單元和 發光元件，所述子像素單元包括與所述發光元件電連接的驅動電晶體，其特徵在於： 對應於每行像素單元，所述像素電路還包括行共用單元；所述行共用單元通過第一連 接線與對應行的每個像素單元電連接； 對應於每列像素單元，所述像素電路還包括列共用單元；所述列共用單元通過第二連 接線與對應列的每個像素單元電連接； 每個像素單元的子像素單元、與該像素單元對應的行共用單元、以及與該像素單元對 應的列共用單元組成具有對該子像素單元中的所述驅動電晶體進行閾值電壓補償功能的 電路。
2. 根據權利要求1所述的像素電路，其特徵在於，所述子像素單元還包括第二開關元 件、第三開關元件和第一電容，其中： 所述驅動電晶體的柵極與所述第二開關元件的第二端、所述第一電容的第一端、以及 所述第三開關元件的第二端電連接； 所述驅動電晶體的源極與所述第一電容的第二端都與低電平電壓線電連接； 所述驅動電晶體的漏極與所述第三開關元件的第一端電連接，並與所述發光元件的第 二端電連接； 所述第二開關元件的第一端與所述第二連接線電連接； 所述第三開關元件的控制端與第一控制信號線電連接，所述第二開關元件的控制端與 第二控制信號線電連接。
3. 根據權利要求2所述的像素電路，其特徵在於，所述行共用單元包括第四開關元件， 其第二端通過所述第一連接線與對應行的每個像素單元中的所述發光元件的第一端電連 接； 所述第四開關元件的第一端與高電平電壓線電連接，所述第四開關元件的控制端與第 三控制信號線電連接。
4. 根據權利要求3所述的像素電路，其特徵在於，所述列共用單元包括第二電容和第 五開關元件，所述第二電容的第二端、所述第五開關元件的第二端都通過所述第二連接線 與對應列每個像素單元的子像素單元中的所述第二開關元件的第一端電連接； 所述第二電容的第一端與對應列的像素單元的灰階寫入電壓線電連接； 所述第五開關元件的控制端與初始控制信號線電連接，所述第五開關元件的第一端與 第一電壓信號線電連接。
5. 根據權利要求2至4中任意一項所述的像素電路，其特徵在於，所述驅動電晶體和開 關元件為場效應管，所述開關元件的第一端為場效應管的漏極，所述開關元件的第二端為 場效應管的源極，所述開關元件的控制端為場效應管的柵極。
6. 根據權利要求5所述的像素電路，其特徵在於，所述場效應管為薄膜電晶體。
7. 根據權利要求1至4中任意一項所述的像素電路，其特徵在於，所述發光元件為有機 發光二極體。
8. 根據權利要求1至4中任意一項所述的像素電路，其特徵在於，所述行共用單元和列 共用單元位於所述像素電路的有效顯示區域外部。
9. 一種顯示裝置，其特徵在於，包括如權利要求1至8中任意一項所述的像素電路。
10. -種像素電路的驅動方法，其特徵在於，所述像素電路採用如權利要求4所示的像 素電路，所述驅動方法包括： 初始化步驟：在初始化階段，所述第一控制信號線、所述第二控制信號線和所述初始控 制信號線上的信號同時有效，所述第二開關元件、所述第三開關元件和所述第五開關元件 開啟，所述驅動電晶體的柵極處的電位被設置為第一電壓信號線上的電壓； 閾值電壓讀取步驟：在閾值電壓讀取階段，所述第一控制信號線和所述第二控制信號 線上的信號同時有效，所述第二開關元件和所述第三開關元件開啟，所述驅動電晶體的柵 極處的電位通過所述第一電容放電，以補償驅動電晶體的閾值電壓； 灰階寫入步驟：在灰階寫入階段，所述第二控制信號線上的信號先為有效後轉為無效， 所述第二開關元件先開啟後關閉，所述灰階寫入電壓線上的電壓寫入所述驅動電晶體的柵 極； 發光步驟：在發光階段，所述第三控制信號線上的信號有效，所述驅動電晶體的柵極電 位在所述第一電容的作用下被保持，所述驅動電晶體開啟從而驅動所述發光元件發光。
【文檔編號】G09G3/32GK104123912SQ201410317208
【公開日】2014年10月29日 申請日期:2014年7月3日 優先權日:2014年7月3日
【發明者】譚文, 祁小敬 申請人:京東方科技集團股份有限公司, 成都京東方光電科技有限公司