寬範圍和可動態重新配置的時鐘數據恢復結構的製作方法
2023-06-11 04:07:16
專利名稱：寬範圍和可動態重新配置的時鐘數據恢復結構的製作方法
技術領域：
0002本發明通常涉及時鐘數據恢復電路，並且更特別地涉及寬範圍和可動態重新配置的時鐘數據恢復電路，可在可編程邏輯器件上或者與該可編程邏輯器件聯合提供上述電路。
背景技術：
0003一種在設備之間發信號的日益重要的類型是將時鐘信號信息嵌入到串行數據流中來發信號，以便不需傳送獨立的時鐘信號。例如，數據可以在若干連續串行數據字的「包或分組(packet)」中被串行傳輸，該若干相繼串行數據字的「包」跟隨在包含具有預先確定樣式的二進位一和零的若干訓練比特(training bits)的串行「報頭」之後。時鐘信號信息通過在那個信號中的高到低和/或低到高的轉換，而被嵌入在數據信號中，所述信號在特定數量的時鐘信號循環之內，必須具有至少一個高到低或者低到高的轉換。在接收器或接收機處，從用於適當處理所述數據信號中的數據的時鐘信號來「恢復」該時鐘信號。在這裡為了方便，這種通常類型的發信號一般被稱為「時鐘數據恢復」或者「CDR」發信號。
0004目前，CDR發信號被用在許多不同的發信號協議中。這些協議關於諸如時鐘信號頻率、報頭配置、包大小、數據字長度、並行信道數量等等的參數而變化。
0005可編程邏輯器件(「PLD」)是眾所周知的，例如，正如通過Cliff等人的美國專利第5,689,195號、Cliff等人的美國專利第5,909,126號、Jefferson等人的美國專利第6,215,326號，以及Ngai等人的美國專利第6,407,576號的參考資料所顯示的。一般而言，PLD是可編程的通用集成電路器件，以執行寬範圍的邏輯任務中的任何邏輯任務。通用PLD並不是不得不設計成和構建成用於執行不同邏輯任務的分離邏輯電路，而是可以不同的方式編程通用PLD以執行那些不同的邏輯任務。許多電子電路和系統的製造者發現PLD是提供他們需要生產的各種部件的有優點的方式。
0006CDR發信號是這樣一種領域，在該領域中非常需要具有支持大量通信標準的能力。由於CDR發信號消除了緊密路由的信號要求，因此可以創建具有許多不同的獨立時鐘域的系統。這些時鐘域可以支持多種通信標準和協議。例如，GIGE、XAUI、PIPE、SONET以及PCI-E只是可以支持使用CDR發信號的標準和協議的例子。這些標準和協議可以指定寬範圍的數據率以支持各種應用。因此，將需要提供高性能、低能耗的CDR結構，所述結構跨過寬範圍的數據率是可操作的。另外，將進一步需要提供可動態重新配置的CDR結構，以執行中或實時地(on-the-fly)支持各種這些協議和標準而不幹擾所述器件的其他部分。
0007本發明還包括操作上面概述類型的電路的方法。
0008本發明進一步的特徵、它的性質和各種優勢，將由附圖和下面的詳細描述而變得更加明顯。
發明內容
0009根據本發明的實施例，配置CDR電路，其可包括CDR接收器電路、CDR發送器電路，和/或CDR接收器和CDR發送器電路二者。本發明的CDR電路優選地是大型可編程的，並且可以被包含在具有其他PLD電路的集成電路上，或者它至少部分地被包含在分離的集成電路上。如果CDR電路至少部分地處於分離的集成電路上，它可以被配置為更有效地便於其耦合到更加傳統的PLD集成電路(例如，在PLD普通插件中)。
0010根據本發明的CDR接收器電路優選地從將被處理的CDR數據信號源，或者從另一個適合的參考時鐘信號源接收參考時鐘信號。所述參考時鐘信號的頻率具有與CDR數據信號的時鐘頻率的已知的聯繫，但是它不必與所述CDR數據信號同相。雖然對分離參考時鐘信號的需求偏離了典型的CDR發信號，但是它協助使得本發明的電路是可編程的，以在任何寬範圍的CDR頻率上操作成為可能。並且由於所述分離參考時鐘信號不需要與所述CDR數據信號具有任何特定的相位關係，因此不存在關於參考時鐘信號和CDR數據信號之間的可能的相位偏移(skew)(例如，相位移動)的限制。(與相位偏移相關的問題是使用CDR發信號的首要動機之一，這是因為對於CDR發信號，所述時鐘信號被嵌入在所述數據信號中，因而絕不可能變得相對於所述數據信號具有相位偏移。)所述參考時鐘信號可以被一個或者多個時鐘分頻器分頻以減少對操作在最大參考時鐘速度的CDR電路需求。另外，該時鐘分頻器可以允許CDR電路的多個塊被這個分頻參考時鐘源所訓練，使所述電路能支持多晶(multi-crystal)和/或獨立信道操作。
0011CDR接收器電路使用參考時鐘信號和CDR數據信號以恢復來自CDR數據信號的嵌入的時鐘信號。在這個CDR數據信號時鐘的恢復中使用的不同的參數和選擇優選地是可編程的，以支持不同的通信標準和協議。例如，除了多個參考時鐘分頻器設置以外，CDR電路還可包括與電路的電荷泵塊、環路濾波器塊，以及壓控振蕩器(VCO)塊有關的可編程選擇。所恢復的時鐘信號可以被用於解串CDR數據信號，重複使用優選地可編程參數例如字長參數。接下來，被解串的數據可被同步或者緩衝，以在不同的時鐘狀況中進行處理(例如，根據在與CDR電路有關聯的更加傳統的PLD電路中的時鐘信號)。
0012除了通過多種電路設置和選擇支持寬範圍的數據率以外，該CDR電路優選地可動態重新配置，以執行中滿足各種通信標準和協議的需要。因此，CDR電路可以被編程以滿足一個通信標準，並且接著被動態地編程以滿足另一通信標準。這也使得CDR電路能夠在其他信道保持操作的同時重新編程一個信道。動態地重新編程CDR電路也消除了斷電PLD以重新配置所述裝置的需求。
0013本發明的進一步特徵、其特性及各種優點，將從附圖和隨後詳細的描述而變得更加明顯。
0014圖1是根據本發明的示例性CDR電路的簡化方塊圖；0015圖2是根據本發明的、示於圖1的電路的典型部分的示例性實施例的簡化示意性方塊圖；0016圖3是根據本發明的、示於圖1的電路的典型部分的示例性實施例的更詳細的但仍然是簡化的示意性方塊圖；
0017圖4是根據本發明的、示於圖1的CDR電路的示例性實施例的更詳細的但仍然是簡化的示意性方塊圖；0018圖5是根據本發明的使用可編程邏輯資源、多晶片模塊、或者其他合適的裝置的示例性系統的簡化示意性方塊圖；以及0019圖6是根據本發明的一個實施例的用於動態重新配置圖4的CDR電路的示例性步驟。
具體實施例方式
0020圖1顯示了根據本發明的CDR發信號設備100的示例性實施例。CDR發信號設備100可以包括CDR信號源110和CDR核心電路116。CDR信號源110可以包括CDR數據信號源112和參考時鐘信號源114。CDR數據信號源112可以是常規的。如果需要，所述信號可以被施加到常規的差動發信號驅動器以生成一對差動CDR數據輸出信號。差動信號是可選的，並且CDR數據信號111可以替代地在信號導線上被傳輸，如圖1所描述的。CDR核心電路116可以接收CDR數據信號111和參考時鐘信號113。儘管在圖1的示例中，CDR核心電路116從CDR信號源110接收參考時鐘信號113，但參考時鐘信號113可以來自其他合適的參考時鐘信號源。
0021CDR核心電路116可以嘗試恢復CDR數據信號源112的嵌入時鐘信號。典型地，使用至少一個CDR核心電路116之內的鎖相環(「PLL」)完成對所述嵌入時鐘的恢復。CDR核心電路116可以操作在兩個基本模式之一。CDR核心電路116當處於鎖定到參考(lock-to-reference)(「LTR」)模式的時候可以使用一個反饋迴路，而在處於鎖定到數據(lock-to-data)(「LTD」)模式的時候使用另一種反饋迴路。在某種情況下，CDR電路116必須從LTR模式轉換到LTD模式以便開始數據恢復。接下來，CDR電路116可以在導線122上輸出被恢復的時鐘信號，並且在導線117上輸出被恢復的數據信號。可選地，這兩個信號中的一個或者兩個可以被施加到解串器118，其可以將被應用的重新定時的串行數據轉化為並行數據120。在提交於2001年3月13日的Aung等人的美國專利申請第2001/0033188號中更詳細的顯示了與PLD電路相關聯的CDR電路，該申請在此以引用的方式全部併入本文。
0022圖2顯示了示於圖1的CDR電路的示例性部分的簡化方塊圖。CDR電路200可以包括相位頻率檢測器(「PFD」)塊202、電荷泵和環路濾波器塊206、反饋計數器塊204，以及VCO塊208。電路200基本上是鎖相環(「PLL」)並且將因此有時在本文中這樣稱呼電路200。當所述CDR處於LTR模式的時候，這個迴路可以被使用。參考時鐘信號201由PFD塊202接收。可以是常規的PFD塊202將參考時鐘信號201的相位和頻率與反饋計數器塊204的反饋信號205相比較。PFD塊202被配置為輸出指示反饋信號205是否應該加速或者減速以更好地匹配參考時鐘信號201的相位和頻率的信號(或者一對信號)。因此，PFD塊202可以輸出指示它的兩個輸入信號之間的相位和頻率誤差的信號。在一些實施例中，當所述CDR電路已經轉換到LTD模式時，為了最小化相位的相位偏移或偏斜(skew)和其他失真，對於每個參考時鐘沿PFD塊202可產生最小的上下相等的電流脈衝。
0023電荷泵/環路濾波器塊206結合所述輸出信號或者PFD塊202的信號，並且增加或者移除來自所述環路濾波器中的迴路控制點的合適數量的電荷。接下來，這減緩或者加速了VCO塊208中的VCO。結果使得VCO塊208的輸出信號在相位和頻率方面更好地匹配了參考時鐘信號201。在一些實施例中，當所述CDR電路處於LTD模式時，電荷泵/環路濾波器塊206包括調整器或穩壓器(例如，1.8V調整器)，其調整來自另一個電源的電荷泵電源以使所述電荷泵可以提供相等的上和下電流到環路濾波器。所述調整器也可以提高電源噪聲抑制率，以使得來自所述電源的任何噪聲在到達所述電荷泵之前被過濾掉。所述電荷泵也可以包括單位增益運算放大器以補償因為電荷共用所造成的電荷損失。因此，可實現快速恢復到VCO控制電壓以幫助控制自所述環路濾波器增加或者移除的電荷數量。最後，所述電荷泵還可包括補償迴路，其用於控制所述切換點以確保跨過寬範圍的控制電壓(例如，從0.25V到1.45V)的相等的上或下電流。
0024VCO塊208可以包括具有用於上級噪聲性能的電壓調整器的兩級的差動環壓控振蕩器。在一些實施例中，所述VCO具有多於一個支持寬範圍頻率的檔位(gear)(或者帶寬選擇)。例如，可以定義高檔位和低檔位。這些檔位可以對應於可編程VCO電容負載。例如，所述高檔位可以通過使用較低電容負載來支持高頻操作。所述高檔位可能產生較高的VCO相位噪聲。所述低檔位可以使用較高的電容負載來支持較低的頻率，同時伴有較低的VCO相位噪聲。儘管在一些實施例中可能使用兩個檔位，但是在其他實施例中可定義任何數量的檔位(例如，可定義五個檔位——高，高-中，中，中-低，低)。每個檔位都被設計為支持多種不同的應用。這允許所述CDR電路對寬範圍的數據率是可兼容的。VCO塊208可以在導線209上生成四個塊信號，它們都具有相同的頻率但是相對於彼此有相位上的偏移。CLK0和CLK180可以被用於取樣偶與奇數據位，而CLK90和CLK270可以被用於檢測轉換沿。當所述電路處於LTD模式時，所述時鐘信號可以被用於恢復數據。所述被恢復的時鐘也可以被提供給放置於所述CDR電路後的解串器塊。
0025VCO塊208的輸出還可由反饋計數器204接收，所述反饋計數器204可以採用一個或者多個比例因子去除所述信號頻率。所述比例因子可以是可編程的。例如，所需比例因子可以被存儲在一個或者多個可編程功能控制元件中(「FCE」)。在一些實施例中，所述比例因子可以將調諧範圍擴展到從低於300MHz一直到3.25GHz。
0026圖2的電路可以以被控的方式復位。例如，當在PLL中檢測到鎖定條件喪失時，復位信號203可以復位所述PLL。當動態地重新配置所述電路的時候，復位信號203也可以復位電荷泵/環路濾波器塊206和/或VCO塊208。
0027圖3是CDR電路300的簡化方塊圖，其同時顯示了圖2的下面的LTR反饋迴路和上面的LTD反饋迴路。除了PFD塊304、電荷泵/環路濾波器塊306、VCO塊308，以及反饋計數器塊312，電路300還可以包括相位檢測器塊302和鎖定檢測塊310。相位檢測器塊302、電荷泵/環路濾波器塊306，和鎖定檢測塊310可以產生上面的LTD反饋迴路。類似於圖2描述的環路，這個上面的反饋迴路就像PLL一樣操作並且有時在此被稱為數字式鎖相環(「DPLL」)電路。
0028相位檢測器塊302同時接收CDR數據信號301和來自VCO塊308的反饋時鐘信號輸出315。在一些實施例中，相位檢測器塊302可以從VCO 308接收兩個反饋時鐘信號。這些信號之一可以用於與所述CDR數據信號中的上升沿的比較，同時其他信號可用於與數據信號中的下降沿的比較。相位檢測器塊302比較它接收的信號的相位並且產生用於電荷泵/環路濾波器塊306的輸出信號。來自相位檢測器塊302的輸出信號可以指示反饋時鐘信號315是否需要被加速或者減速，以更好地對CDR數據信號源中的相位轉換起到作用。因此，所述信號或者輸出自相位檢測器塊302的信號可能與CDR數據信號301和反饋時鐘信號315之間的相位誤差成比例。
0029電荷泵/環路濾波器塊306處於LTD模式時可以接聽來自相位檢測器塊302的信號，而其處於LTR模式時接聽來自PFD塊304的信號。電荷泵/環路濾波器塊306可以輸出它的上和下控制信號到鎖定檢測塊310。當反饋時鐘信號315和參考時鐘信號303的頻率相同(或者在某可編程範圍之內)時，鎖定檢測塊310可以對發出鎖定條件信號。所述鎖定信號可以作為鎖定信號314從鎖定檢測塊310輸出。VCO塊308可以在導線(一條或多條)316上輸出恢復的時鐘信號。
0030圖4顯示根據本發明的一個實施例的圖1的CDR電路的更詳細，但是仍然被簡化的方塊圖。CDR電路400包括一些配置選擇。這些選擇允許CDR電路400的所有主要塊被重新配置以滿足新的規範，需要，和/或數據率。在一些實施例中，CDR電路400在執行中被動態地重新配置而不需要斷電PLD，線卡，或者系統。儘管CDR電路400顯示了通過許多不同的CDR電路400的輸入的主要配置選擇，也存在其他的配置選擇去定製CDR電路400的操作以滿足最嚴格的規範。例如，CDR電路400可以包括不同的分頻器設置、電荷泵電流設置、環路濾波器和帶寬選擇，以及VCO設備設置，正如下面更詳細描述的。
0031正如對關於圖3的電路300和圖2的電路200所描述的，CDR電路400可包括相位檢測器塊406、PFD塊408、電荷泵/環路濾波器塊410、鎖定檢測塊414，以及VCO塊412。一般地，CDR電路400使用參考時鐘信號403和CDR數據信號407去恢復來自所述CDR數據信號的嵌入時鐘信號。為了在寬範圍的頻率上操作，CDR電路400可以接受若干配置選擇。這些選擇可以是用戶可編程的。例如，時鐘選擇信號405可被輸入到時鐘計數器404。時鐘計數器404可以被操作以將參考時鐘信號403除以所需因子。通過去除所述參考時鐘信號，在最大參考時鐘速度下操作CDR電路的需要可以被消除。另外，時鐘計數器404可以允許CDR電路的多重時鐘被這個被除的參考時鐘源所訓練，使所述電路能夠支持多晶和/或獨立信道操作。儘管圖4中只描述了一個時鐘計數器，但在一些實施例中CDR電路400可包括多於一個的時鐘計數器404和時鐘選擇信號405的示例。例如，第一時鐘計數器可以有選擇地將參考時鐘信號405除2，而被放置在第一時鐘計數器之後的第二時鐘計數器可以有選擇地以2或者4去除參考時鐘信號405。基於時鐘選擇輸入信號，這將導致總參考時鐘被除以8。
0032CDR電路還可包括一個或者多個反饋時鐘分頻器。在圖4的示例中，CDR電路400包括L計數器416和M計數器418。L計數器416可以被用在LTD和LTR兩種模式中，而M計數器418僅僅可以被用在LTR模式中。L計數器416和M計數器418的輸入分別可以是L分頻器選擇信號417和M分頻器選擇信號419。在一個實施例中，選擇信號417和419可以指示從1到25的不同的分頻設置。然而L計數器416和M計數器418可以被操作以使用任何所需數來分頻它們各自的輸入。在一些實施例中，L計數器416可以將CDR電路400的調諧範圍擴展到從低至300MHz一直到3.25GHz，並且提高VCO塊412的性能。M計數器418可以分頻VCO塊412的輸出信號，其被用作PFD塊408的反饋時鐘。
0033下面的表1顯示了L計數器416、M計數器418、參考時鐘計數器404，及VCO和參考時鐘的頻率示例性設置。表1中的設置僅僅是示範性的設置，被所述CDR電路的一個實施例所使用，以支持一些通常的通信協議和標準。表1中的標準並不是窮舉性的，可支持其他標準。實際的設置將會有所不同，這取決於，例如，被使用的參考時鐘分頻器的數量、環路濾波器和VCO帶寬選擇、精確的CDR實現方式，以及所需應用。
表1 示例性的CDR電路設置
0034除了上述設置外，電荷泵/環路濾波器塊410可以作為輸入接收環路濾波設置411。環路濾波設置411可以被用於調整所述環路濾波器中的可編程電容負載和阻抗設置。在一些實施例中，環路濾波設置411是四位設置。兩位可被用來編程所述環路濾波器的電阻設置，並且兩位可被用來編程所述環路濾波器的電容負載。其他不同的電荷泵電流設置和環路濾波器設置可以被用來提高所述反饋環路的帶寬。例如，為了改變所述VCO輸出負載，可以如上所述地定義高檔位和低檔位。這些檔位可以對應於可編程VCO電容負載。所述高檔位可以通過使用較低的電容負載支持高頻率操作。所述高檔位可以導致較高的VCO相位噪聲。所述低檔位可以通過使用較高的電容負載支持更低的頻率操作，並伴有較低的VCO相位噪聲。通過使用多於一個的VCO檔位，電路400可以支持寬範圍的CDR數據率。
0035為了使用非常高的數據率(例如，達到3.25GHz)的高性能，幾乎在所有主要的CDR塊中都使用了動態觸發器。由於這些觸發器對於閾值以下的洩漏是敏感的，所述閾值以下的洩漏在所述CDR電路操作在非常低的數據率時，可能導致功能故障，一種靈活的保持器和觸發器菊花鏈(daisychain)結構被用於阻止在低數據率下的CDR故障。另外，為了對抗控制信號噪聲，廣泛地使用調整器以提高電源噪聲率。另外，當CDR未激活以減少功耗時，所有的CDR塊可以被斷電。為了進一步減少功耗，所述VCO可以被精心設計為與更傳統的LC儲能電路類型的VCO相對的差動環振蕩器。
0036鎖定控制器塊402可以生成用於在LTD和LTR模式之間切換CDR電路400的信號。一旦在LTD模式中，CDR電路400可開始恢復來自所述CDR數據輸入信號的串行數據。鎖定控制器塊402的操作可被鎖定檢測塊414的輸出所控制。鎖定控制器塊402可比較在訓練反饋時鐘和參考時鐘之間的PPM頻率差異。當這兩個時鐘之間的差異處於某些用戶可編程的閾值之下，並且PPM頻率鎖定輸入被設置時，鎖定控制器塊402可輸出頻率鎖定信號到電荷泵/環路濾波器塊410。這個信號可以使得電荷泵/環路濾波器塊410收聽相位檢測器塊406或者PFD塊408之一。這有效地引起CDR電路400在LTR和LTD模式之間的轉換。儘管如圖4所示的鎖定控制器402被集成到CDR電路400中，但是鎖定控制器402可以整個或者部分地處於分離的集成器件或者集成電路上。
0037所被恢復的數據可被輸入到串行回送塊420。這個塊可以包括高速多路復用器，該多路復用器獲得所被恢復的數據和來自相位檢測器塊406的時鐘，並且將所被恢復的數據路由到傳輸緩衝器。接著，回送塊420的數據輸出可按照需要，用來重新路由或者重新廣播所述串行數據到所需的另一器件。
0038圖5例示說明了根據本發明實施例的，在數據處理系統中的可編程邏輯資源502，多晶片模塊504，或者其他器件(例如，ASSP，ASIC，全定製晶片，專用晶片)。數據處理系統500可包括一個或者多個下述元件處理器506、存儲器508、I/O電路510，和外圍設備512。這些元件通過系統總線或者其他互連520被耦合在一起，並被組裝在電路板530上，電路板530包含在終端用戶系統540中。例如，互連520可以包括標準PCI，PCI-X，或者PCI-Express互連技術。
0039圖6顯示了動態地重新配置本發明的CDR電路的示例性步驟600。動態地重新配置允許所述電路支持新的標準，協議，或者數據率而不需要斷電所述PLD，線卡(line card)，或者所述系統。執行中動態重新配置可能在許多條件下都是有用的，特別是當一個信道需要被重新編程而其他的信道保持操作時。本文所描述的所有CDR設置可以根據需要被同時地或者獨立地更新。
0040在示例性的方法600中的第一步是為PLD加電並且加載預設CDR RAM設置。這個發生在步驟602。在判定塊604，所述電路可以確定是否準備好進行操作。一旦所述CDR電路準備好進行操作，在步驟606，普通的CDR操作可以基於所述預設RAM設置而開始。在判定塊608，所述電路可確定CDR是否需要被重新配置。如果需要重新配置，所述相位檢測器和PFD復位信號可以被聲明(assert)，從而以受控方式復位這兩個塊。所述CDR數據路徑還可以在步驟610被禁止。在步驟612，所述CDR設置可以被重新編程。在一個實施例中，MDIO(管理數據I/O)接口可以被用於編程可被CDR電路訪問的CDR配置寄存器組。在新的設置被編程後，在步驟614，在步驟610中被聲明的復位信號可以被釋放並且所述數據路徑可以被使能。最終，在步驟616，當CDR鎖定檢測信號變為高電平時，CDR數據被正確地恢復。此外，可根據需要在線地或動態地執行重新配置。
0041實際上，過程600所示的一個或者多個步驟可以與其他步驟結合，以任何適合的順序執行，或者並行執行—例如，同時地或者實質上同時地—或者被刪除。例如，在判定塊608重新配置所述CDR電路的決定可以在基於步驟606的預設設置的正常操作之前被進行。
0042可以理解的是，前述內容僅僅是本發明的原理的示例性說明，並且本領域技術人員可以做出各種修改而不脫離本發明的範圍和精神。例如，本文描述的CDR選擇僅僅是示例性的。存在其他可能與其等價或者更適合的配置選擇，其支持CDR應用的廣泛種類。
0043所給出的本發明的上述實施例是說明性的而非限制性的，並且本發明僅由所附權利要求限定。
權利要求
1.一種用於接收和處理CDR信號的寬範圍CDR電路，所述電路包括用於接收CDR數據信號的裝置；用於接收參考時鐘信號的裝置；用於利用第一用戶可編程數值分頻所述參考時鐘信號的裝置；用於利用第二用戶可編程數值分頻所述反饋時鐘的裝置；用於比較所述參考時鐘和所述反饋時鐘的裝置；以及用於輸出從所述CDR數據信號恢復的時鐘信號的裝置。
2.根據權利要求1的電路，其進一步包括裝置，該裝置復位用於比較所述被分頻的參考時鐘和所述反饋時鐘的裝置。
3.根據權利要求1定義的電路，其進一步包括用於動態地重新編程所述第一用戶可編程數值和所述第二用戶可編程數值的裝置。
4.根據權利要求3的電路，其中所述動態地重新編程所述第一用戶可編程數值和所述第二用戶可編程數值的裝置允許所述電路被重新編程而不需要斷電所述電路。
5.根據權利要求1的電路，其中所述參考時鐘具有與所述CDR數據信號的預先確定關係。
6.根據權利要求5的電路，其中所述預先確定關係包括一比例因子。
7.根據權利要求1的電路，其中所述用於接收CDR數據信號的裝置關於至少一個操作參數是可編程的。
8.一種用於接收和處理CDR信號的寬範圍CDR電路，所述電路包括第一輸入電路，其被配置以接收CDR數據信號；第一時鐘計數器電路，其被配置以利用第一用戶可編程數值來分頻參考時鐘信號；第二輸入電路，其被配置以接收所述參考時鐘信號和反饋時鐘信號，並且比較所述參考時鐘信號和所述反饋時鐘信號；第二時鐘計數器電路，其被配置以利用第二用戶可編程數值來分頻所述反饋時鐘；以及輸出電路，其被配置以輸出從所述被接收的CDR信號恢復的時鐘信號。
9.根據權利要求8的電路，其進一步包括復位信號，該復位信號用來復位所述第一輸入電路和所述第二輸入電路中的至少一個。
10.根據權利要求8的電路，其中所述第一輸入電路包括鎖相環電路。
11.根據權利要求10的電路，其中所述鎖相環電路包括相位檢測器電路。
12.根據權利要求8的電路，其進一步包括I/O接口，該I/O接口用來動態地重新編程所述第一用戶可編程數值和所述第二用戶可編程數值。
13.根據權利要求12的電路，其中所述I/O接口允許所述電路被重新編程而不需要斷電所述電路。
14.根據權利要求8的電路，其中所述第二輸入電路包括鎖相環電路。
15.根據權利要求14的電路，其中所述鎖相環電路包括相位頻率檢測器電路。
16.根據權利要求8的電路，其中所述參考時鐘具有與所述CDR數據信號的預先確定關係。
17.根據權利要求8的電路，其中所述預先確定關係包括一比例因子。
18.一種用於動態地重新配置寬範圍CDR電路的方法，所述方法包括從存儲器接收至少一個預設CDR操作參數；在第一輸入接口接收CDR數據信號，並在第二輸入接口接收參考時鐘信號；接收至少一個用戶定義CDR操作參數；響應於接收所述至少一個用戶定義CDR操作參數，來復位所述第一輸入接口和所述第二輸入接口中的至少一個；以及至少部分地基於所述至少一個用戶定義CDR操作參數，來重新配置所述CDR電路而不需要斷電所述CDR電路。
19.根據權利要求18的方法，其中所述至少一個用戶定義CDR操作參數允許所述CDR電路支持至少一個選自PCI-E、CEI、GIGE、XUAI、SONETOC-48以及SONET OC-12組成的組中的通信標準。
20.根據權利要求18的方法，其中所述至少一個用戶定義的CDR操作參數是經由I/O接口接收的。
21.根據權利要求20的方法，其中所述I/O接口包括MDIO接口。
22.一種可動態地重新配置的寬範圍CDR電路，所述電路包括存儲器，其用於存儲至少一個預設CDR操作參數；第一輸入電路，其被配置以接收CDR數據信號；第二輸入電路，其被配置以接收參考時鐘信號；I/O接口，其被配置以接收至少一個用戶定義CDR操作參數，並以所述至少一個用戶定義CDR操作參數重新編程所述至少一個預設CDR操作參數；以及復位電路，其被配置以復位所述第一輸入電路和所述第二復位電路中的至少一個。
23.根據權利要求22的CDR電路，其中所述第一輸入電路包括鎖相環電路。
24.根據權利要求23的CDR電路，其中所述鎖相環電路包括相位檢測器電路。
25.根據權利要求22的CDR電路，其中所述第二輸入電路包括鎖相環電路。
26.根據權利要求25的CDR電路，其中所述鎖相環電路包括相位頻率檢測器電路。
27.根據權利要求22的CDR電路，其中所述I/O接口包括MDIO接口。
28.根據權利要求22的CDR電路，其中所述至少一個用戶定義CDR操作參數允許所述CDR電路支持至少一個選自PCI-E、CEI、GIGE、XUAI、SONETOC-48以及SONETOC-12組成的組中的通信標準。
29.根據權利要求22的CDR電路，其中所述至少一個預設CDR操作參數是用戶可編程的。
30.根據權利要求22的CDR電路，其中所述I/O接口被配置為以所述至少一個用戶定義CDR操作參數，來重新編程所述至少一個預設CDR操作參數，而不需要斷電所述CDR電路。
31.根據權利要求22的CDR電路，其中所述復位電路被配置為復位所述第一輸入電路和所述第二復位電路中的至少一個，同時所述I/O接口重新編程所述至少一個預設CDR操作參數。
全文摘要
寬範圍和可動態地重新編程的CDR結構在寬範圍的操作頻率下來恢復來自串行輸入數據的嵌入時鐘信號。為了支持寬範圍的數據率，所述CDR結構包括多個操作參數。這些操作參數包括各種預/過分頻器設置、電荷泵電流、環濾波器以及帶寬選擇，以及VCO檔位。所述參數可以被動態地重新編程而不需要斷電所述電路或者PLD。這允許所述CDR電路在各種標準和協議之間執行中切換。
文檔編號H03L7/18GK1909441SQ20061012636
公開日2007年2月7日 申請日期2006年8月2日 優先權日2005年8月3日
發明者T·T·黃, S·舒馬拉耶夫, W·王, R·H·帕特爾 申請人:阿爾特拉公司