一種非晶態碳化矽薄膜的製備方法及其薄膜電晶體的製作方法
2023-06-10 19:53:41 2
一種非晶態碳化矽薄膜的製備方法及其薄膜電晶體的製作方法
【專利摘要】本發明公開了一種非晶態碳化矽薄膜的製備方法，以矽源、碳源作為反應源，氬氣作為保護氣體，在摻雜劑的作用下，通過化學氣相沉積技術得到。本發明還公開了一種非晶態碳化矽薄膜電晶體，該非晶態碳化矽薄膜電晶體包括襯底、阻隔層、源電極和漏電極、柵電極、柵絕緣層、溝道層、鈍化層，其中，溝道層採用上述化學氣相沉積技術得到的非晶態碳化矽薄膜。本發明非晶態碳化矽薄膜的製作方法操作簡便，適於大面積連續生產。本發明非晶態碳化矽薄膜電晶體是在廉價的襯底上得到的，無需考慮碳化矽本體的翹曲等問題，且得到的薄膜電晶體具有耐壓、抗擊穿的特點。
【專利說明】一種非晶態碳化矽薄膜的製備方法及其薄膜電晶體
【技術領域】
[0001]本發明涉及功能薄膜的製備方法及應用領域，尤其涉及一種非晶態碳化矽功能薄膜的製備方法及非晶態碳化矽薄膜電晶體。
【背景技術】
[0002]碳化矽薄膜具有一系列優異特性，如:禁帶寬度大、擊穿電場高、熱導率大、電子飽和漂移速度高、介電常數小、抗輻射能力強和化學穩定性好等，是製作一種半導體器件的重要材料。
[0003]碳化矽薄膜製備的方法有:物理氣相沉積、化學氣相沉積、等離子增強化學氣相沉積、電子迴旋共振、脈衝雷射沉積、反應磁控濺射、雷射燒結法液相外延法、分子束外延法和各種外延沉積技術等。
[0004]西口太郎(申請號:201180002919.9)提出了一種通過對坩堝內的原料進行加熱使其升華且將所得原料氣體沉積在晶種上而生長碳化矽晶體的方法。傳統的金屬氧化物型場效應管(MOSFET)主要結構包括發射區、溝道區以及漂移區等組成，通過施加與材料表面垂直的電場，在靠近柵極的表面形成反型層，構成導電溝道，由於單極性的導電原理，MOSFET器件具有高開關速度的優點。而更高耐壓的碳化矽MOSFET器件在設計、應用過程中，由於柵極絕緣材料的擊穿導致器件提前穿通的情況，限制了 MOSFET更高耐壓的設計與應用。
[0005]普通的MOSFET結構基礎上，盛況等人(申請號:201010592964.1,201120104328.X)在柵極下的襯底表面增加濃度不高的摻雜區，使得在器件承受高壓時，柵極絕緣層中的電場減弱，從而降低絕緣層擊穿的機率，提高碳化矽MOSFET的整體耐壓值；這種器件應用於高壓條件下的電氣設備如交流電機、變頻器、開關電源、牽引傳動等場合的新型碳化矽MOSFET。
[0006]片R光浩等人(申請號:03152590.3)首先提出在一種碳化矽襯底，直接刻蝕溝槽的碳化矽半導體器件。相似的情況，R.西米尼克等人(申請號:201110231060.0)提出一種延伸到碳化矽半導體本體中，且柵極電介質和柵電極在溝槽內形成的碳化矽溝槽半導體器件。
[0007]在利用碳化矽的半導體器件中，擊穿電場強度隨晶體平面取向而變化，而具有晶態成分的碳化矽半導體器件包括比較多的缺陷，因此增加了被擊穿的概率。杉本博司等人(申請號:200680034006.4)提出在η (ρ)-型碳化矽傾斜的襯底的主表面上形成通過外延生長的方法製成的η (ρ)阻隔層從而提高了碳化矽半導體的電介質強度。碳化矽半導體襯底具有相對於(0001)平面或(000-1)平面的偏移角並且具有沿〈11-20〉方向的偏移方向，據於此，也可設計一種性能好的碳化矽半導體器件(申請號:201210009800.0)。A.施普利等人(申請號:201110283503.0)提供了一種製造碳化矽半導體器件的方法，包括:將包含矽的第一層施加到包含碳化矽的第二層，由此在第一層和第二層之間定義了界面，並氧化第一層的一些或全部。
[0008]總之，目前碳化矽半導體器件基本都是依據碳化矽本體或外延的特點而設計和製備的，為此，井上博揮等人(申請號:201080045944.0)還專門提出了一種碳化矽襯底。
[0009]但無論如何，在碳化矽襯底上形成有源層、電極等來製作半導體器件，需要利用步進機等的曝光步驟，因此無法避免在曝光過程中，碳化矽襯底發生翹曲的問題。為避免碳化矽本體在製作器件時出現的翹曲等問題，本發明提供了一種新的非晶態碳化矽薄膜和非晶態碳化矽薄膜半導體器件的製備方法，通過該方法製作器件具有耐壓、抗擊穿等特點；另外本製作方法具有操作簡便，適於大面積連續生產的優點。
【發明內容】
[0010]針對現有技術的不足，本發明提供一種非晶態碳化矽薄膜的製備方法，由此方法得到的碳化矽薄膜在製作半導體器件時，能夠避免現有技術中以碳化矽作為襯底時出現的翹曲問題。
[0011]本發明為解決上述技術問題採取如下技術方案:
[0012]一種非晶態碳化矽薄膜的製備方法，以矽源、碳源作為反應源，氬氣作為保護氣體，在摻雜劑的作用下，通過化學氣相沉積技術得到；
[0013]所述的矽源選自三氯氫矽、四氯化矽、乙矽烷或矽烷；
[0014]所述的碳源選自甲烷；
[0015]所述的摻雜劑為η型摻雜劑或ρ型摻雜劑；
[0016]其中，摻雜劑和矽源流量混合比例為1%~20%，碳源和矽源流量混合比例為1:2 ~1:1。
[0017]其中的η型摻雜劑、ρ型摻雜劑可分別選擇磷烷和氨氣。
[0018]作為一種優選方式，所述的化學氣相沉積技術是指等離子體化學氣相沉積技術，腔室壓強為20~200Pa ;射頻功率為50~350W ;襯底溫度為室溫至350°C。
[0019]作為另一種優選方式，所述的化學氣相沉積技術是指大氣壓化學氣相沉積技術，腔室壓強為常壓；射頻功率為50~350W ;襯底溫度為100~400°C。
[0020]本發明還提供了一種以上述化學氣相沉積技術得到的非晶態碳化矽薄膜作為溝道層的碳化矽薄膜電晶體，具有耐壓、抗擊穿等特點。
[0021]一種非晶態碳化矽薄膜電晶體，包括由下至上依次疊置的襯底、柵絕緣層、溝道層、鈍化層；
[0022]配置於所述襯底上、被柵絕緣層包覆的的柵電極；
[0023]配置於所述溝道層上、被鈍化層包覆的源電極、漏電極；
[0024]分別向上延伸出鈍化層的柵外延電極、源外延電極、漏外延電極；
[0025]所述的溝道層為利用上述化學氣相沉積技術製備的非晶態碳化矽薄膜，厚度為10 ~lOOOnm。
[0026]上述薄膜電晶體中的空間相對術語，如「配置於……上」等用來描述如附圖中示出的一個元件或特徵與其他元件或特徵的關係，應該理解的是，空間相對術語意在包括除附圖中描述的方位之外的裝置在使用或操作中的不同方位。例如，將附圖中的裝置翻轉，則被描述為「在」其他元件「以下」的元件將隨後被定位為「在」其他元件「之上」。
[0027]上述薄膜電晶體為底柵結構的薄膜電晶體，當然也可以製作頂柵結構的薄膜電晶體，在溝道層、源電極和漏電極上形成柵絕緣層，在柵絕緣層上形成柵電極，具體結構如下:
[0028]一種非晶態碳化矽薄膜電晶體，包括由下至上依次疊置的襯底、阻隔層、溝道層、柵絕緣層、鈍化層；
[0029]配置於所述阻隔層上、被溝道層包覆的源電極、漏電極；
[0030]被柵絕緣層及鈍化層共同包覆的柵電極；
[0031]分別向上延伸出鈍化層的柵外延電極、源外延電極、漏外延電極；
[0032]所述的溝道層為利用上述化學氣相沉積技術製備的非晶態碳化矽薄膜，厚度為10 ?lOOOnm。
[0033]由於溝道層為薄膜電晶體的關鍵部分，上述兩種結構的薄膜電晶體中的溝道層均採用本發明化學氣相沉積技術得到的非晶態碳化矽薄膜。對於頂柵結構的薄膜電晶體，首先利用化學氣相沉積技術，分別利用三氯氫娃、四氯化娃、乙娃燒、娃燒為娃源，載氣(IS氣、氮氣等)攜帶的去離子水或氧氣為為氧源，為使碳化矽薄膜與襯底形成良好接觸和避免碳化矽薄膜翹曲，首先在襯底表面生長一層二氧化矽(或氮化矽)薄膜阻隔層；然後採用本發明化學氣相沉積技術在襯底上製備非晶態碳化矽薄膜作為薄膜電晶體的溝道層。對於底柵結構的薄膜電晶體，直接在柵絕緣層上製備非晶態碳化矽薄膜作為薄膜電晶體的溝道層。
[0034]雖然上述底柵結構和頂柵結構中由於柵電極位置的不同而導致各結構層的位置也存在差異，但並不影響各結構層材料的選擇。
[0035]作為優選，所述的襯底為矽片或玻璃。
[0036]所述的阻隔層的材料為二氧化矽或氮化矽，阻隔層的厚度為100?2000nm。
[0037]所述的柵絕緣層的材料為二氧化矽、氮化矽、有機聚合物或無機聚合物，柵絕緣層的厚度為200?5000nm。
[0038]所述的柵電極、源電極和漏電極的材料均選用金屬或金屬氧化物，所述的柵電極、源電極和漏電極的厚度均為50?500nm。
[0039]所述的鈍化層的材料選自氧化鋁、二氧化矽或氮化矽，鈍化層的厚度為30?500nmo
[0040]與現有技術相比，本發明非晶態碳化矽薄膜及非晶態碳化矽薄膜電晶體的製備方法簡單、製作原材料來源豐富、價格便宜，且無需考慮碳化矽本體發生翹曲等現象的問題。本發明非晶態碳化矽薄膜及非晶態碳化矽薄膜電晶體的製備工藝與微電子加工工藝兼容，不需改變其他現有生產設備，重複性和均勻性高，適於大面積連續生產；本發明薄膜電晶體具有耐壓、抗擊穿的特點，可在顯示、開關、變頻、信號轉換等控制領域得到廣泛應用。
【專利附圖】
【附圖說明】
[0041]圖1為本發明化學氣相沉積系統的結構示意圖；
[0042]圖2為本發明製備的頂柵結構碳化矽薄膜電晶體的剖面圖；
[0043]圖3為本發明製備的底柵結構碳化矽薄膜電晶體的剖面圖；
[0044]圖中，1，出氣孔；2，勻氣盤；3，樣品；4，襯底；5，溝道層；6，源電極；7，柵絕緣層；8，鈍化層；9，源外延電極；10，柵外延電極；11，柵電極；12，漏外延電極；13，漏電極；14，阻隔層。
【具體實施方式】
[0045]下面結合附圖和具體實施例對本發明的技術方案作進一步說明，但本發明並不限於此。圖1為本發明化學氣相沉積系統的結構示意圖，矽源、碳源等從出氣孔I通入化學氣相沉積系統，經過勻氣盤2的作用使反應氣體均勻分散開，在襯底上生長一定時間後得到所需樣品3。在圖2和圖3中，為了清晰起見，誇大了層的厚度。
[0046]以下實施例中所用的原材料如下:
[0047]矽烷:濃度為99.9% ；甲烷:濃度為99.9% ;磷烷(氨氣):濃度為99.9% ;氧氣:濃度為99.95% ;氬氣:濃度為99.95%，氮氣濃度為99.95%。
[0048]本發明非晶態碳化矽薄膜電晶體製備方法包括如下步驟:
[0049]1、襯底的準備，其中襯底選用矽片、玻璃、塑料、紙、陶瓷等廉價襯底材料。
[0050]2、柵電極、源電極和漏電極的製備，其中柵電極、源電極和漏電極均選用金屬及導電的金屬氧化物材料。
[0051]3、柵絕緣層的製備，其中柵絕緣層的材料選用二氧化矽、氮化矽、有(無)機聚合物、高介電常數等材料。
[0052]4、溝道層的製備，其中溝道層選用η (ρ)型摻雜碳化矽薄膜。
[0053]5、鈍化層的製備，其中鈍化層選用氧化鋁、二氧化矽、氮化矽等鈍化材料。
[0054]實施例1:
[0055]I)如圖2所示，選用玻璃作為襯底4，對襯底4進行嚴格清洗。依次將襯底4浸入酒精、去離子水超聲清洗10分鐘；再用去離子水反覆衝洗；最後用氮氣槍吹乾。
[0056]2)利用PECVD技術生長厚度為200nm的二氧化矽，作為阻隔層14。
[0057]3)利用磁控濺射技術生長厚度為10nm的ITO源電極6和漏電極13，其中源電極6和漏電極13生長時，採用掩模技術生成圖案，長度為50 μ m，寬度為1000 μ m。
[0058]4)利用PECVD技術生長厚度為200nm的η型碳化矽薄膜作為溝道層5。通入流量為1sccm的甲烷，流量為20SCCm的矽烷，流量為4sCCm的磷烷作為η型摻雜劑；控制反應腔室壓強為40Pa ;調整射頻功率為100W ;襯底溫度為室溫至350°C;生長時間約為20分鐘。
[0059]5)利用PECVD技術生長厚度為I μ m的二氧化矽，作為柵絕緣層7。
[0060]6)利用磁控濺射技術生長厚度為10nm的IZO柵電極11。
[0061]7)利用ALD技術沉積厚度為300nm的氧化鋁，作為薄膜電晶體的鈍化層8。
[0062]8)利用磁控派射技術生長金屬招外延電極(包括柵外延電極9、源外延電極10和漏外延電極12)。
[0063]9)完成如圖2所示的頂柵結構薄膜電晶體器件的製作。
[0064]實施例2:
[0065]I)如圖2所示，選用玻璃作為襯底4，對襯底4進行嚴格清洗。依次將襯底浸入酒精、去離子水超聲清洗10分鐘；再用去離子水反覆衝洗；最後用氮氣槍吹乾。
[0066]2)利用PECVD技術生長厚度為10nm的氮化矽薄膜，作為阻隔層14。
[0067]3)利用磁控濺射技術生長厚度為60nm的IZO源電極6和漏電極13，其中源電極6和漏電極13生長時，採用掩模技術生成圖案，長度為50 μ m，寬度為1000 μ m。
[0068]4)利用大氣壓CVD技術生長厚度為200nm的ρ型碳化矽薄膜作為溝道層5。通入流量為30SCCm的甲烷，流量為40SCCm的矽烷，流量為5sCCm的氨氣作為ρ型摻雜劑；調整射頻功率為150W ;襯底溫度為室溫至350°C ;生長時間約為20分鐘。
[0069]5)利用PECVD技術生長厚度為I μ m的二氧化矽，作為柵絕緣層7。
[0070]6)利用磁控濺射技術生長厚度為60nm的ITO柵電極11。
[0071]7)利用ALD技術沉積厚度為10nm的氧化鋁，作為薄膜電晶體的鈍化層8。
[0072]8)利用磁控派射技術生長金屬招外延電極(包括柵外延電極9、源外延電極10和漏外延電極12)。
[0073]9)完成如圖2所示的頂柵結構薄膜電晶體器件的製作。
[0074]實施例3:
[0075]I)如圖3所示，選用玻璃作為襯底4，對襯底4進行嚴格清洗。依次將襯底浸入酒精、去離子水超聲清洗10分鐘；再用去離子水反覆衝洗；最後用氮氣槍吹乾。
[0076]2)利用磁控濺射技術生長厚度為60nm的ITO柵電極11。
[0077]3)利用PECVD技術生長厚度為I μ m的二氧化矽，作為柵絕緣層7。
[0078]4)利用PECVD技術生長厚度為200nm的ρ型碳化矽薄膜作為溝道層5。通入流量為1sccm的甲烷，流量為20SCCm的矽烷，流量為4sCCm的氨氣作為ρ型摻雜劑；控制反應腔室壓強為40Pa ;調整射頻功率為100W ;襯底溫度為室溫至350°C;生長時間約為20分鐘。
[0079]5)利用磁控濺射技術生長厚度為60nm的IZO源電極6和漏電極13，其中源電極6和漏電極13生長時，採用掩模技術生成圖案，長度為50 μ m，寬度為1000 μ m。
[0080]6)利用ALD技術沉積厚度為10nm的氧化鋁，作為薄膜電晶體的鈍化層8。
[0081]7)利用磁控派射技術生長金屬招外延電極(包括柵外延電極9、源外延電極10和漏外延電極12)。
[0082]8)完成如圖3所示的底柵結構薄膜電晶體器件的製作。
[0083]實施例4:
[0084]I)如圖3所示，選用玻璃作為襯底4，對襯底4進行嚴格清洗。依次將襯底浸入酒精、去離子水超聲清洗10分鐘；再用去離子水反覆衝洗；最後用氮氣槍吹乾。
[0085]2)利用磁控濺射技術生長厚度為80nm的ITO柵電極11。
[0086]3)利用PECVD技術生長厚度為1.5 μ m的二氧化矽，作為柵絕緣層7。
[0087]4)利用大氣壓CVD技術生長厚度為150nm的η型碳化矽薄膜作為溝道層5。通入流量為30SCCm的甲烷，流量為40SCCm的矽烷，流量為5sCCm的磷烷作為η型摻雜劑；調整射頻功率為150W ;襯底溫度為室溫至350°C ;生長時間約為20分鐘。
[0088]5)利用磁控濺射技術生長厚度為60nm的IZO源電極6和漏電極13，其中源電極6和漏電極13生長時，採用掩模技術生成圖案，長度為50 μ m，寬度為1000 μ m。
[0089]6)利用ALD技術沉積厚度為200nm的氧化鋁，作為薄膜電晶體的鈍化層8。
[0090]7)利用磁控派射技術生長金屬招外延電極(包括柵外延電極9、源外延電極10和漏外延電極12)。
[0091]8)完成如圖3所示的底柵結構薄膜電晶體器件的製作。
【權利要求】
1.一種非晶態碳化矽薄膜的製備方法，其特徵在於，以矽源、碳源作為反應源，氬氣作為保護氣體，在摻雜劑的作用下，在襯底上通過化學氣相沉積技術得到； 所述的矽源選自三氯氫矽、四氯化矽、乙矽烷或矽烷； 所述的碳源選自甲烷； 所述的摻雜劑為η型摻雜劑或P型摻雜劑； 其中，摻雜劑和矽源流量混合比例為1%?20%，碳源和矽源流量混合比例為1:2?1:1。
2.根據權利要求1所述的非晶態碳化矽薄膜的製備方法，其特徵在於，所述的化學氣相沉積技術是指等離子體化學氣相沉積技術，腔室壓強為20?200Pa ;射頻功率為50?350W ;襯底溫度為室溫至350°C。
3.根據權利要求1所述的非晶態碳化矽薄膜的製備方法，其特徵在於，所述化學氣相沉積技術是指大氣壓化學氣相沉積技術，腔室壓強為常壓；射頻功率為50?350W ;襯底溫度為100?4000C ο
4.一種非晶態碳化矽薄膜電晶體，包括由下至上依次疊置的襯底、柵絕緣層、溝道層、鈍化層； 配置於所述襯底上、被柵絕緣層包覆的的柵電極； 配置於所述溝道層上、被鈍化層包覆的源電極、漏電極； 分別向上延伸出鈍化層的柵外延電極、源外延電極、漏外延電極； 其特徵在於，所述的溝道層為利用權利要求1的方法製備的非晶態碳化矽薄膜，厚度為 10 ?lOOOnm。
5.一種非晶態碳化矽薄膜電晶體，包括由下至上依次疊置的襯底、阻隔層、溝道層、柵絕緣層、鈍化層； 配置於所述阻隔層上、被溝道層包覆的源電極、漏電極； 被柵絕緣層及鈍化層共同包覆的柵電極； 分別向上延伸出鈍化層的柵外延電極、源外延電極、漏外延電極； 其特徵在於，所述的溝道層為利用權利要求1的方法製備的非晶態碳化矽薄膜，厚度為 10 ?lOOOnm。
6.根據權利要求4或5所述的非晶態碳化矽薄膜電晶體，其特徵在於，所述的襯底為矽片或玻璃。
7.根據權利要求5所述的非晶態碳化矽薄膜電晶體，其特徵在於，所述的阻隔層的材料為二氧化矽或氮化矽，阻隔層的厚度為100?2000nm。
8.根據權利要求4或5所述的非晶態碳化矽薄膜電晶體，其特徵在於，所述的柵絕緣層的材料為二氧化矽、氮化矽、有機聚合物或無機聚合物，柵絕緣層的厚度為200?5000nm。
9.根據權利要求4或5所述的非晶態碳化矽薄膜電晶體，其特徵在於，所述的柵電極、源電極、漏電極的材料均選用金屬或金屬氧化物，所述的柵電極、源電極、漏電極的厚度均為 50 ?500nm。
10.根據權利要求4或5所述的非晶態碳化矽薄膜電晶體，其特徵在於，所述的鈍化層的材料選自氧化鋁、二氧化矽或氮化矽，鈍化層的厚度為30?500nm。
【文檔編號】H01L29/10GK104051243SQ201310078664
【公開日】2014年9月17日 申請日期:2013年3月12日 優先權日:2013年3月12日
【發明者】郭立強, 萬青, 楊園園, 竺立強, 吳國棟 申請人:中國科學院寧波材料技術與工程研究所