電源電壓控制裝置的製作方法
2023-05-29 14:44:56
專利名稱：電源電壓控制裝置的製作方法
技術領域：
本發明涉及對LSI(Large Scale Integration，大規模集成電路)等的半導體集成電路裝置的電源電壓進行控制的電源電壓控制裝置。
背景技術：
近年來，作為半導體集成電路低功耗的重要方法，已知有根據時鐘頻率改變電源電壓的方法。可是，在電源電壓設定的精度粗略時，或電源電壓設定電路具有溫度依存性時，有時因過度降低電源電壓而產生起因於定時不良的電路誤動作。另外，也有因溫度變動而使得MOS電晶體的驅動能力降低，產生定時不適狀況，並導致電路誤動作的情形。
對於這個問題，在以往已公開了一種能夠在預定的時鐘頻率生成所需最小限度的動作電源電壓的電壓生成電路技術。例如，專利文獻1(特開平9-285109號公報)中，如圖10所示，公開了一種半導體裝置，包括以第一電源電壓動作的邏輯電路；生成與第二電源電壓對應的頻率的時鐘信號的電壓控制振蕩部分；對所述時鐘信號和參考時鐘信號進行相位比較的相位比較部分；以積分電路將輸入信號平滑化的低通濾波器部分；根據所述相位比較的結果進行所述低通濾波器部分的充放電的電荷泵部分；以及生成與所述低通濾波器部分的輸出對應的電平的所述第一電源電壓的內部電源電壓生成部分，其中，將使所述邏輯電路和所述時鐘生成部分動作的所述第一及第二電源電壓共用，並由所述電源電壓生成部分提供。
另外，專利文獻2(特開平10-49242號公報)中，如圖11所示，記載了進行以電壓控制延遲電路對時鐘信號進行門延遲(gate delay)後的時鐘信號和原來的時鐘信號的相位比較，以積分器和緩衝器生成電壓信號，作為動作電源電壓反饋到電壓控制延遲電路，再以緩衝器以及PchMOS電晶體來生成內部電源電壓的電壓生成電路，以取代專利文獻1的電壓控制振蕩部分。
再有，專利文獻3(特開2002-100967號公報)中，如圖12所示，為了使專利文獻2中具有各種延遲值的電壓控制延遲電路具備通用性，記載了一種電源電壓控制裝置，該電源電壓控制裝置裝載了能夠在從時鐘信號生成輸入延遲檢測電路的參考信號以及輸入電壓控制延遲電路的輸入信號時，根據控制信號來改變兩個信號之間的相位差的輸入信號生成電路。
而且，專利文獻4(特開2000-216337號公報)中，如圖13所示，記載了一種使電源啟動時的會聚時間和穩定動作成為可能的電源電壓控制裝置，包括半導體電路；對所述半導體電路的關鍵路徑(critical path)的延遲時間進行監視的複本電路；設定電平控制信號，使提供電源電壓的初始值成為半導體電路能夠正常動作的最低限度的電源電壓值，並在啟動後設定電平控制信號，使成為基於所述複本電路的監視裝置的電源電壓值的控制電路；以及生成與所述電平控制信號對應的電源電壓並提供給所述半導體電路以及所述複本電路的電源電壓生成電路。
然而，在這樣的現有的電源電壓控制裝置中，存在以下所示的課題。
在專利文獻1記載的裝置中，輸入相位比較器的參考時鐘信號的周期，例如被設定為相當於系統時鐘信號的1周期等。並且，由於電壓控制振蕩電路由固定級數的倒相器電路和關鍵路徑複本等構成，不論參考時鐘信號的頻率如何，從電壓控制振蕩電路輸出的時鐘信號的周期變得與參考時鐘信號的周期相等。
並且同樣地，在專利文獻2及專利文獻4記載的裝置中，輸入相位比較器的參考時鐘信號的周期，與專利文獻1同樣地，例如被設定為相當於系統時鐘信號的1周期等。並且，由於電壓控制延遲電路由固定級數的倒相器電路等構成，不論參考時鐘信號的頻率如何，由電壓控制延遲電路生成的延遲值變得與參考時鐘信號的1周期相等。
然而，電源電壓控制電路從被施加電源電壓，電壓控制振蕩電路的時鐘輸出信號和參考時鐘信號之間的相位或頻率的偏差被檢測出來開始，到實際上啟動控制並被施加經校正的電源電壓為止需要某些程度的時間，因此產生電源電壓的變動。而且，由於電源電壓的變動值不論電源電壓的大小几乎為一定，因此，相對於電源電壓小的時候的電源電壓變動值的內部電路中可正常動作的最大系統時鐘頻率以及電壓控制振蕩電路的時鐘頻率的變動值，大於相對於電源電壓大的時候的電源電壓變動值的所述各個時鐘頻率的變動值。
其理由為，所述各個時鐘頻率大致由MOS電晶體的驅動能力，也就是漏極電流來決定，並且如下式所表示，與從柵極電壓減去閾值電壓後的數值的平方成比例。
式1IDS＝α(VGS-Vt)2…(1)例如，設MOS電晶體的閾值電壓為0.5V，且電源電壓的變動值為0.05V，在電源電壓為2.0V和2.05V時，漏極電流的比為1.07倍，在電源電壓為1.0V和1.05V時，漏極電壓的比為1.21倍。
因此，第一個課題為，對於基於系統時鐘頻率的最小電源電壓，雖然有必要改變從電壓控制振蕩電路輸出的時鐘信號的周期或由電壓控制延遲電路生成的延遲值與參考時鐘信號的周期的設定裕量(margin)，但在專利文獻1、專利文獻2以及專利文獻4中，由於設定裕量被固定而不能對應。
另外，在專利文獻3記載的裝置中，從輸入的時鐘信號生成參考信號以及輸入信號時，雖然安裝了能夠根據控制信號來改變兩信號的相位差的輸入信號生成電路，但其共用於具有與半導體電路的機種對應的各種延遲值的監視電路，不具有上述說明的、根據系統時鐘頻率改變時鐘周期設定裕量的功能。並且，所述輸入信號生成電路由PLL(Phase-locked loop)和選擇器構成，因此會產生電路規模大幅度地增大的問題。
專利文獻4記載的裝置雖然能夠設定電平控制信號，使初始值成為啟動最小電源電壓，在半導體電路的啟動時，縮短電源電壓會聚為最佳值為止的時間，但此僅考慮到電源啟動的時候，無法對應多個系統時鐘頻率的切換。也就是說，第二個課題為，將系統時鐘頻率從較高的頻率改變為較低的頻率時，首先，系統時鐘頻率先變化，根據該頻率電源電壓被調整到小，頻率變化大的時候電源電壓的變化也變大，電源電壓為了會聚為正常動作的最小電源電壓得花費極長的時間。另外，會產生以下問題將系統時鐘頻率從較低的頻率改變為較高的頻率時，在增大電源電壓之前，將系統時鐘頻率提高的話，會導致內部電路的誤動作。
發明內容
本發明的目的在於提供一種能夠根據系統時鐘頻率任意地設定時鐘周期設定裕量，對於多個系統時鐘頻率的切換，在短時間內使電源電壓會聚為正常動作的最小電源電壓而不使內部電路誤動作的電源電壓控制裝置。
根據本發明的一個方面，一種電源電壓控制裝置，包括電壓控制振蕩單元，生成時鐘信號；第一分頻單元，對系統時鐘信號進行分頻；第二分頻單元，對所述電壓控制振蕩單元的輸出進行分頻；比較單元，對所述第一分頻單元的輸出信號和所述第二分頻單元的輸出信號進行相位比較或頻率比較；電源電壓生成單元，基於所述比較單元的輸出，生成用於供給所述電壓控制振蕩單元以及一個或多個內部電路的電源電壓；以及控制單元，設定所述第一以及第二分頻單元的分頻比，以能夠根據系統時鐘頻率改變所述系統時鐘信號和由所述電壓控制振蕩單元生成的時鐘信號的時鐘周期設定裕量。
根據本發明的一個方面，提供一種電源電壓控制裝置，包括電壓控制振蕩單元，生成時鐘信號；比較單元，對參考時鐘信號和所述電壓控制振蕩單元的時鐘輸出信號進行相位比較或頻率比較；電源電壓生成單元，基於所述比較單元的輸出，生成用於供給所述電壓控制振蕩單元以及一個或多個內部電路的電源電壓；第二預置值存儲單元，存儲被設定得比最小動作電源電壓高預定值的第二預置值，該最小動作電源電壓與多個系統時鐘頻率對應；控制單元，在所述系統時鐘頻率的切換時，讀出被存儲在所述第二預置值存儲單元的第二預置值，將該第二預置值作為電源電壓預置值輸出；以及數字/模擬轉換器，根據所述控制單元的輸出，生成提供給所述電壓控制振蕩單元以及一個或多個內部電路的電源電壓。
根據本發明的一個方面，提供一種電源電壓控制裝置，包括電源電壓生成單元，生成提供給內部電路的電源電壓；預置值存儲單元，將與多個系統時鐘頻率對應的最小預定的動作電源電壓作為預置電源電壓設定值進行存儲；以及控制單元，進行控制，以在系統時鐘頻率從高頻率切換為低頻率之後，讀出被存儲在預置值存儲單元中與所述低頻率對應的預置電源電壓設定值，將該預置電源電壓設定值作為動作電源電壓值輸出，並且在系統時鐘頻率從低頻率切換到高頻率之前，讀出被存儲在預置值存儲單元中與所述高頻率對應的預置電源電壓設定值，將該預置電源電壓設定值作為動作電源電壓值輸出。
根據本發明的一個方面，提供一種半導體集成電路裝置，包括本發明上述第一方面的所述電源電壓控制裝置。
接下來，通過以下結合附圖所進行的描述，本發明的上述與其它目的和特性將會變得更加明顯，以下所進行的描述中，以舉例的方式說明了一些實例，其中圖1是表示本發明實施方式1的電源電壓控制裝置的結構的電路圖；圖2是表示上述實施方式的電源電壓控制裝置的電壓控制振蕩電路的結構的電路圖；圖3是表示上述實施方式的電源電壓控制裝置的分頻電路的結構的電路圖；圖4是表示上述實施方式的電源電壓控制裝置的相位比較器的結構的電路圖；圖5是表示上述實施方式的電源電壓控制裝置的頻率比較器的結構的電路圖；圖6是表示上述實施方式的電源電壓控制裝置的DC-DC轉換器的結構例子的電路圖；圖7是表示上述實施方式的電源電壓控制裝置的系統時鐘頻率與電源電壓以及預置值之間關係的圖；圖8是表示本發明實施方式2的電源電壓控制裝置的結構的電路圖；圖9是表示本發明實施方式3的電源電壓控制裝置的結構的電路圖；圖10是表示現有的電源電壓控制裝置的結構的圖；圖11是表示現有的電源電壓控制裝置的結構的圖；圖12是表示現有的電源電壓控制裝置的結構的圖；圖13是表示現有的電源電壓控制裝置的結構的圖。
具體實施例方式
下面，參照附圖詳細說明本發明的實施方式。
(實施方式1)圖1是表示本發明實施方式1的電源電壓控制裝置的結構的電路圖。本實施方式是適用於對具有多個MOS電晶體的內部電路供給規定的電源電壓的電源電壓控制裝置的例子。
在圖1中，100是電源電壓控制裝置，200是從電源電壓控制裝置100接受電源電壓VD，VS的供給並進行動作的內部電路。
電源電壓控制裝置100包括生成時鐘信號的電壓控制振蕩電路110、對系統時鐘信號fSCK進行分頻的分頻電路121(分頻電路1)、對電壓控制振蕩電路110的時鐘輸出信號fOSC進行分頻的分頻電路122(分頻電路2)、對分頻電路121的輸出(參考時鐘信號fref)和分頻電路122的輸出(振蕩時鐘信號fv)進行相位比較或頻率比較的相位比較器/頻率比較器130、以及生成用於供給內部電路的電源電壓的電源電壓生成電路140。
電源電壓生成電路140包括由控制電路141、存儲多個第一預置值和多個第二預置值的存儲器142、可逆計數器143以及寄存器144構成的控制器145、對從控制器145輸出的數字值進行DA轉換以生成電源電壓的DA轉換器146以及DC-DC轉換器147。
分別使對多個系統時鐘頻率的分頻電路121和分頻電路122的分頻比作為第一預置值存儲在存儲器142中，並分別使對多個系統時鐘頻率的電源電壓預置值作為第二預置值存儲在存儲器142中。
控制器145的控制電路141接受來自外部的動作模式信號，基於存儲器142內的第一預置值對分頻電路121輸出分頻比信號1和控制信號，對分頻電路122輸出分頻比信號2和控制信號，對電壓控制振蕩電路110和相位比較器/頻率比較器130分別輸出控制信號並控制各個部分，由此比較各個時鐘信號的相位或頻率。另外，控制電路141使用存儲器142內的第二預置值來對可逆計數器143的計數值以及寄存器144進行設定，由此對供給內部電路200的電源電壓VD，VS以及供給電壓控制振蕩電路110的電源電壓VDM，VSM進行初始設定。在本實施方式中雖然是從電源電壓生成電路140供給兩個系列的電源電壓(VD，VS以及VDM，VSM)，但也可僅提供VD和VDM或VS和VSM的其中一方，而使另一方為固定電源。
內部電路200隻要是由電源電壓控制裝置100控制其內部的MOS電晶體等的電源電壓的電路，可以是任何電路。
這樣，電源電壓控制裝置100包括以分頻比1對系統時鐘進行分頻的分頻電路121、以分頻比2對電壓控制振蕩電路110的輸出進行分頻的分頻電路122、對分頻電路121和分頻電路122的各個輸出信號進行相位比較或頻率比較的相位比較器/頻率比較器130、由可逆計數器143和寄存器144和存儲器142和控制電路141構成的控制器145、DA轉換器146、DC-DC轉換器147、以及內部電路200。另外，控制器145和DA轉換器146和DC-DC轉換器147構成電源電壓生成電路140。
圖2是表示上述電壓控制振蕩電路110的電路結構的一個例子的圖。
在圖2中，電壓控制振蕩電路110將一個NAND(「與非」)門電路112和偶數個倒相器111連接成鏈狀，構成環形振蕩器，該一個NAND門電路112在其中一方的輸入端輸入控制信號。可以使用將內部電路的關鍵路徑複製的關鍵路徑複本(critical path replica)來代替使用倒相器的環形振蕩器。通過從電源電壓生成電路140施加高電位端電源電壓VDM和低電位端電源電壓VSM，來進行自激振蕩。然後，通過改變VDM和VSM的電壓差，使電壓控制振蕩電路110的時鐘輸出信號fOSC的振蕩頻率變化。另外，控制信號為L(「低」電平)的時候，電壓控制振蕩電路110停止振蕩。
圖3是表示上述分頻電路121以及分頻電路122的電路結構的一個例子的圖。由於分頻電路121和分頻電路122採用相同結構，故以分頻電路121作為代表加以表示。
在圖3中，分頻電路121包括多個觸發器(FF)123、組合邏輯電路124以及寄存器125。從控制器145內的控制電路141接收與動作模式信號對應的分頻比信號和控制信號，例如以控制信號的上升定時將分頻比信號輸入寄存器125，該寄存值被供給組合邏輯電路124，由此決定分頻電路121的分頻比。
圖4是表示上述相位比較器/頻率比較器130中的相位比較器130A的電路結構的一個例子的圖。
在圖4中，相位比較器130A包括觸發器(FF)131～134、NAND電路135、136以及AND電路137、138的邏輯電路。該邏輯電路在振蕩時鐘信號fV的相位比參考時鐘信號fref的相位超前時，下降信號DN變成H(「高」電平)，在振蕩時鐘信號fV的相位比參考時鐘信號fref的相位遲後時，上升信號UP變成H(「高」電平)。另外，控制信號為L(「低」電平)時，相位比較器130A停止電路動作。
圖5是表示上述相位比較器/頻率比較器130中的頻率比較器130B的電路結構的一個例子的圖。
在圖5，頻率比較器130B包括對振蕩時鐘信號fV進行計數的計數器151、對參考時鐘信號fref進行計數的計數器152以及對計數器151和計數器152的計數值進行比較的計數值比較電路153。
對振蕩時鐘信號fV和參考時鐘信號fref的各自信號進行一定期間的遞增計數，並對各自的計數值進行比較。然後，在振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率高時，下降信號DN變成H(「高」電平)，在振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率低時，上升信號UP變成H(「高」電平)。另外，控制信號為L(「低」電平)的時候，頻率比較器130B停止電路動作。
圖6是表示上述DC-DC轉換器147的電路結構的一個例子的圖。
在圖6，DC-DC轉換器147配備有兩個輸出電路，高電位端電源電壓輸出電路147A包括兩個運算放大器161、162和一個PchMOS電晶體163。另外，低電位端電源電壓輸出電路147B包括兩個運算放大器171、172和一個NchMOS電晶體173，除了將低電位端電源電壓VSS供給NchMOS電晶體173的源極端之外，電路結構和高電位端電源電壓輸出電路147A相同。
若以高電位端電源電壓輸出電路147A的電路作為代表進行說明，第一運算放大器161的輸出被施加到電壓控制振蕩電路110，PchMOS電晶體163的漏極輸出被施加到內部電路200。第一運算放大器161的+輸入端被連接到DA轉換器146的輸出，第一運算放大器161的輸出端被連接到運算放大器本身的-輸入端和第二運算放大器162的-輸入端，第二運算放大器162的輸出端被連接到PchMOS電晶體163的柵極端，高電位端電源電壓VDD被提供給PchMOS電晶體163的源極端，漏極端被連接到第二運算放大器162的+輸入端。根據這個電路結構，能夠避免使內部電路的電源電壓的變動對電壓控制振蕩電路的電源電壓造成影響。
下面，對如上述那樣構成的電源電壓控制裝置100的電源電壓控制動作進行說明。本實施方式為解決所述第一及第二個課題，採用下面的方法1和方法2。
〔方法1〕在系統時鐘信號fSCK以及電壓控制振蕩電路110和相位比較器/頻率比較器130之間分別插入分頻電路121、122，根據與系統時鐘頻率對應的動作模式信號，基於第一預置值由控制電路141設定各個分頻電路121、122的分頻比，由此能夠設定與系統時鐘頻率對應的最佳的時鐘周期設定裕量。
具體地說，通過以分頻電路121對系統時鐘信號fSCK進行分頻，來生成參考時鐘信號fref，並以分頻電路122對電壓控制振蕩電路110的時鐘輸出信號fOSC進行分頻，來生成振蕩時鐘信號fV，然後對各自的時鐘信號進行相位比較或頻率比較。這裡，分頻電路121的分頻比信號1和分頻電路122的分頻比信號2，根據與系統時鐘頻率對應的動作模式信號並基於第一預置值從控制電路141輸出。相位比較或頻率比較的結果被輸入到電源電壓生成電路140的控制器145內的可逆計數器143。控制電路141使用控制器145內的第二預置值，對可逆計數器143和寄存器144進行初始設定，寄存器144的寄存值被輸入到DA轉換器146。DA轉換器146的輸出通過DC-DC轉換器147，作為電源電壓分別被施加到電壓控制振蕩電路110和內部電路200。
振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率低時，可逆計數器143進行遞增計數，在振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率高時，進行遞減計數。計數值被存儲在寄存器144中，電壓控制振蕩電路110和內部電路200上所施加的電源電壓被改變。
由於時鐘輸出信號fOSC和系統時鐘信號fSCK的時鐘周期設定裕量是由分頻比1和分頻比2決定，因此能夠根據與系統時鐘頻率對應的動作動作模式信號自由地進行設定。由此，可解決所述第一個課題。
〔方法2〕在系統時鐘頻率變化的時候，通過使用控制器145內的第二預置值進行可逆計數器143的初始設定和寄存器144的設定，以及通過系統時鐘頻率變更和電源電壓變更的流程最佳化，能夠實現內部電路誤動作的防止以及會聚到可動作的最小電源電壓的時間的縮短。由此，能夠同時實現低功耗以及連續的穩定動作。
具體地說，在系統時鐘頻率從較高的頻率切換為較低的頻率後，或在從較低的頻率切換為較高的頻率前，與其對應的動作模式信號被輸入到控制電路，控制電路141將與動作模式信號對應的第二預置值作為電源電壓預置值讀出，對可逆計數器143進行初始設定，並改變寄存器144的寄存值。與寄存值對應的電源電壓被施加到內部電路200和電壓控制振蕩電路110，同時基於第一預置值改變分頻比信號1和分頻比信號2的值。系統時鐘頻率從較低的頻率切換為較高的頻率時，在該時間點系統時鐘頻率被設定為較高的頻率，開始電源電壓控制動作。由此，可解決所述第二個課題。
根據上述兩個方法，在切換系統時鐘頻率時，能夠根據系統時鐘頻率自由地對輸入分頻電路121的系統時鐘信號fSCK和輸入分頻電路122的時鐘輸出信號fOSC的時鐘周期設定裕量進行設定，並且能夠在短時間內使電源電壓會聚到可正常動作的最低電源電壓，而不會引起內部電路200的動作誤動作。
下面對上述電源電壓控制裝置100的電源電壓控制動作進行具體的說明。
首先，電源電壓生成電路100的控制電路141接收與系統時鐘頻率對應的動作模式信號，將存儲器142內的第二預置值作為電源電壓預置值讀出，對可逆計數器143和寄存器144進行初始設定。基於第二預置值，在DA轉換器146經DA轉換的輸出被輸入到DC-DC轉換器147，DC-DC轉換器147對電壓控制振蕩電路110施加電源電壓VDM和VSM，同時對內部電路200施加電源電壓VD和VS。電源電壓VDM和VD以及電源電壓VSM和VS為相同電壓。
接下來，基於存儲器142內的第一預置值，由控制電路141對分頻電路121和分頻電路122設定分頻比。
通過以分頻電路122對電壓控制振蕩電路110的時鐘輸出信號fOSC進行分頻，來生成振蕩時鐘信號fV，並通過由分頻電路121對系統時鐘信號fSCK進行分頻，來生成參考時鐘信號fref。
接著，進行各自的時鐘信號的相位比較或頻率比較。相位比較或頻率比較的結果被輸入到電源電壓生成電路140的可逆計數器143。振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率低的時候，從相位比較器/頻率比較器130輸出上升信號UP，可逆計數器143進行遞增計數。相反地，振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率高的時候，從相位比較器/頻率比較器130輸出下降信號DN，可逆計數器143進行遞減計數。計數值被存儲在寄存器144中，該寄存值被輸入到DA轉換器146，通過DA轉換器146和DC-DC轉換器147使電壓控制振蕩電路的電源電壓變化。
也就是說，從電壓控制振蕩電路110輸出並經過分頻電路122的振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率低時，從電源電壓生成電路140輸出的VDM和VSM的電壓差變大，電壓控制振蕩電路110的振蕩頻率變高。相反地，從電壓控制振蕩電路110輸出並經過分頻電路122的振蕩時鐘信號fV的頻率比參考時鐘信號fref的頻率高時，從電源電壓生成電路140輸出的VDM和VSM的電壓差變小，電壓控制振蕩電路110的振蕩頻率變低。然後最終地，電源電壓VDM和VSM以及VD和VS以使振蕩時鐘信號fV的頻率和參考時鐘信號fref的頻率相同的方式被設定。
另外，在本實施方式的電路結構中，由於時鐘輸出信號fOSC和系統時鐘信號fSCK的時鐘周期設定裕量由分頻比信號1和分頻比信號2的值決定，因此能夠根據與系統時鐘頻率對應的動作模式信號任意地進行設定。
接下來說明對系統時鐘頻率切換時的系統時鐘頻率的電源電壓預置值的設定方法。
圖7是表示系統時鐘頻率和電源電壓以及電源電壓預置值的關係的圖。
根據圖7，對所述第二個課題進行確認，將系統時鐘頻率從較高的頻率改變為較低的頻率時(參照圖7黑圓點虛線箭頭的fcp1到fcp2)，首先，系統時鐘頻率變化，根據該頻率電源電壓被調整減小，頻率變化大時電源電壓的變化也變大，電源電壓為了會聚到正常動作的最小電源電壓而花費極長的時間。另外，會產生以下問題將系統時鐘頻率從較低的頻率改變為較高的頻率時(參照圖7黑圓點實線箭頭的fcp2到fcp1)，在增大電源電壓之前，將系統時鐘頻率提高的話，會進入圖7的誤動作區域而導致內部電路的誤動作。因此，在本實施方式中，在降低系統時鐘頻率的情況，降低系統時鐘頻率之後，將存儲器142內的第二預置值作為電源電壓預置值2讀出後設置在寄存器144中，在提高系統時鐘頻率的情況，在提高系統時鐘頻率之前，將存儲器142內的第二預置值作為電源電壓預置值1讀出後設置寄存器144中，如圖7白圓點點劃線箭頭所示，將電源電壓設定為略高於作為目標的動作電源電壓1、2的電源電壓預置值。這樣，在提高系統時鐘頻率的時候，首先設定為略高於目標的動作電源電壓的電源電壓之後，改變系統時鐘頻率，由此實現誤動作的防止。另外，通過將電源電壓會聚值置換為存儲器142內與系統時鐘頻率對應的第二預置值，由此能夠從下一次開始使用上一次的電源電壓會聚值。
在圖1，首先考慮系統時鐘頻率從高頻率fcp1切換為低頻率fcp2時，先以維持圖7所示的動作電源電壓1的方式，系統時鐘頻率從高頻率fcp1切換到低頻率fcp2，然後，與低頻率fcp2對應的動作模式信號被輸入到控制電路141，控制電路141將存儲器142內的第二預置值作為與動作模式信號對應的電源電壓預置值2讀出，在可逆計數器143和寄存器144設定電源電壓預置值2。然後，與電源電壓預置值2對應的電源電壓被施加到內部電路200和電壓控制振蕩電路110。同時，基於存儲器142內的第一預置值改變分頻電路121的分頻比信號1和分頻電路122的分頻比信號2的值。然後，電源電壓控制動作開始，電源電壓會聚到動作電源電壓2。
其次，考慮系統時鐘頻率從低頻率fcp2切換為高頻率fcp1時，在從低頻率fcp2切換到高頻率fcp1之前，與高頻率fcp1對應的動作模式信號被輸入到控制電路141，控制電路141將存儲器142內的第二預置值作為與動作模式信號對應的電源電壓預置值1讀出，在可逆計數器143和寄存器144設定電源電壓預置值1。然後，與電源電壓預置值1對應的電源電壓被施加到內部電路200和電壓控制振蕩電路110。同時，基於存儲器142內的第一預置值改變分頻電路121的分頻比信號1和分頻電路122的分頻比信號2的值。然後，系統時鐘頻率被設定為高頻率，開始電源電壓控制動作，電源電壓會聚到動作電源電壓1。
如果電源電壓變得穩定，fV和fref在一定期間為相同頻率，則將存儲了計數值的寄存器144的值置換為存儲器142內的原本的第二預置值。然後，在下一次以與所述系統時鐘頻率相同頻率進行電源電壓控制動作的時候，如果使用所述存儲的預置值，則能夠縮短會聚到可正常動作的最小電源電壓的時間。
另外，會聚為可正常動作的最小電源電壓之後，使用存儲了會聚時的計數值的寄存器144的值來施加電源電壓，並且，停止電源電壓控制電路100的無用的電路，由此能夠更進一步地實現低功耗化。例如，在實施方式1中，通過將控制信號設定為L(低電平)，能夠停止電壓控制振蕩電路110、相位比較器/頻率比較器130的電路動作。
如上述的詳細說明，根據本實施方式，電源電壓控制裝置100包括以分頻比1對系統時鐘進行分頻的分頻電路121、以分頻比2對電壓控制振蕩電路110的輸出進行分頻的分頻電路122、對分頻電路121和分頻電路122各自的輸出信號進行相位比較/頻率比較的相位比較器/頻率比較器130以及控制器145內的存儲器142，通過根據與系統時鐘頻率對應的動作模式信號，由控制信號141基於存儲器142內的第一預置值分別設定分頻電路121、122的分頻比，由此能夠設定最合適的時鐘周期設定裕量。
另外，在系統時鐘頻率變化時，通過使用控制器145內的存儲器142內的第二預置值，來進行可逆計數器143的初始設定和寄存器設定，以及通過系統時鐘頻率變更和電源電壓變更的流程最佳化，能夠實現防止內部電路誤動作以及縮短會聚到可動作的最小電源電壓的時間。由此，能夠同時實現低功耗以及連續的穩定動作。
(實施方式2)圖8是表示本發明實施方式2的電源電壓控制裝置的結構的電路圖。本實施方式是在存在多個內部電路塊，且對各個內部電路塊進行電源電壓控制的情況的一個例子。
圖8的結構是，內部電路塊1和內部電路塊2分別由電源電壓控制電路1和電源電壓控制電路2獨立地進行控制，由動作模式控制器以動作模式信號分別對各個電源電壓控制電路1和2進行控制。
各個電源電壓控制電路的電路結構以及電路動作與上述說明完全相同，故予以省略。
(實施方式3)圖9是表示本發明實施方式3的電源電壓控制裝置的結構的電路圖。本實施方式是，存在多個內部電路塊，且以一個電源電壓控制電路對多個內部電路塊(在本實施方式為2個)的電源電壓進行控制的電路結構的一個例子。對於與圖1相同的結構元件賦予相同的標號並省略重複部分的描述。
在圖9中，300是電源電壓控制裝置，400是接收來自電源電壓控制裝置300的電源電壓VD1，VS1的提供並進行動作的內部電路塊1、以及接收電源電壓VD2，VS2的提供並進行動作的內部電路塊2。
電源電壓控制裝置300的結構包括生成時鐘信號的電壓控制振蕩電路110、對系統時鐘信號fSCK進行分頻的分頻電路121(分頻電路1)、對電壓控制振蕩電路110的時鐘輸出信號fOSC進行分頻的分頻電路122(分頻電路2)、對分頻電路121的輸出(參考時鐘信號fref)和分頻電路122的輸出(振蕩時鐘信號fv)進行相位比較或頻率比較的相位比較器/頻率比較器130、以及生成用於供給內部電路塊1、2的電源電壓的電源電壓生成電路340。
電源電壓生成電路340是對內部電路塊1供給電源電壓VD1，VS1，同時對內部電路塊2供給電源電壓VD2，VS2的電路，它包括由控制電路341、存儲多個第一預置值和多個第二預置值的存儲器142、可逆計數器143、寄存器342(寄存器1)、寄存器343(寄存器2)構成的控制器345、對從控制器345內的寄存器342及寄存器343輸出的各個數字值進行DA轉換以生成電源電壓的DA轉換器346(DA轉換器1)和DA轉換器347(DA轉換器2)、DC-DC轉換器348(DC-DC轉換器1)以及DC-DC轉換器349(DC-DC轉換器2)。
分別使對多個系統時鐘頻率的分頻電路1和分頻電路2的分頻比作為第一預置值存儲在存儲器142，並分別使對多個系統時鐘頻率的電源電壓預置值作為第二預置值存儲在存儲器142。
控制器345內的控制電路341通過來自外部的測定模式切換信號而切換到電源電壓測定模式，接受與系統時鐘頻率對應的動作模式信號，基於存儲器142內的第一預置值對分頻電路1輸出分頻比信號1和控制信號，對分頻電路2輸出分頻比信號2和控制信號，對電壓控制振蕩電路110和相位比較器/頻率比較器130分別輸出控制信號並控制各個部分，比較各個時鐘信號的相位或頻率。另外，控制電路341使用存儲器142內的第二預置值，來對可逆計數器143的計數值以及寄存器342進行設定，由此進行控制，以施加對電壓控制振蕩電路110供給的電源電壓VDM，VSM。
通過測定模式切換信號使電源電壓生成電路340內的控制電路341成為電源電壓測定模式，進行與實施方式1相同的電源電壓控制動作，求出對所有的系統時鐘頻率的電源電壓會聚值，並將存儲器142內的第二預置值置換為所述電源電壓會聚值。也就是說，電源電壓設定值(電源電壓會聚值)作為第二預置值被存儲在存儲器142內。
然後，通過測定模式切換信號使電源電壓控制電路成為一般動作模式，停止電壓控制振蕩電路110、相位比較器/頻率比較器130、可逆計數器143，將分別與內部電路塊1和內部電路塊2的系統時鐘頻率對應的電源電壓設定值從存儲器142讀出到寄存器342和寄存器343。基於寄存器342的電源電壓設定值，在DA轉換器346進行DA轉換，通過DC-DC轉換器348將VD1和VS1提供給內部電路塊1。另外，基於寄存器343的電源電壓預置值，在DA轉換器347進行DA轉換，通過DC-DC轉換器349將VD2和VS2提供給內部電路塊2。
在各個內部電路塊中，在系統時鐘頻率從較高的頻率切換為較低的頻率後，或在從較低的頻率切換為較高的頻率前，與其對應的動作模式信號從動作模式控制器被輸入到控制電路，控制電路341將與動作模式信號對應的存儲器142內的第二預置值作為電源電壓設定值讀出，並改變寄存器342或343的寄存值。與寄存值對應的電源電壓被施加到各個內部電路塊。在系統時鐘頻率從低頻率切換為高頻率時，在該時刻系統時鐘頻率被設定為高頻率。
由此，根據本實施方式，通過使電源電壓控制裝置300的電源電壓生成電路340具有多個寄存器342、343、DA轉換器346、347、DC-DC轉換器348、349，並且在電源電壓測定模式時，求出對所有系統時鐘頻率的電源電壓會聚值，作為電源電壓設定值存儲在存儲器142內，在一般動作模式時，對各個內部電路塊1、2根據系統時鐘頻率讀出存儲器142內的電源電壓設定值，以及通過系統時鐘頻率變更和電源電壓變更的流程最佳化，能夠從電源電壓生成電路340供給最合適的電源電壓。
上述說明是本發明的優選實施方式的例證，本發明的範圍不限於此。
另外，雖然在本實施方式中使用了電源電壓控制裝置這個名稱，但這是為了方便說明，不用說也可以是電源電壓控制電路等。
另外，構成上述電源電壓控制裝置的各個電路部，例如時鐘信號的生成方法、觸發器等的種類、數量以及連接方法等不限於上述的實施方式。
再有，不僅是在一般的矽襯底上構成的MOS電晶體，對於由SOI(SiliconOn Insulator，矽-絕緣)結構的MOS電晶體構成的半導體集成電路也能夠實施。
因此，本發明的電源電壓控制裝置能夠根據系統時鐘頻率，在以可正常動作的最小電源電壓動作的電源電壓控制電路中，根據系統時鐘頻率以及電源電壓值最合適地設定電壓控制振蕩電路的時鐘輸出信號的振蕩頻率和系統時鐘信號的頻率的設定裕量，並且在切換系統時鐘頻率時，可在短時間內使電源電壓會聚到可正常動作的最小電源電壓，而不會引起內部電路的誤動作。因此，作為能夠同時實現低功耗化以及連續的穩定動作的手段非常有效。
本發明不局限於上述的實施例，並且在不脫離本發明的範圍的情況下，可以對本發明加以各種修改和變更。
本申請基於2005年10月27目提交的日本專利申請No.2005-312811，其全部內容在此引入以供參考。
權利要求
1.一種電源電壓控制裝置，包括電壓控制振蕩單元，生成時鐘信號；第一分頻單元，對系統時鐘信號進行分頻；第二分頻單元，對所述電壓控制振蕩單元的輸出進行分頻；比較單元，對所述第一分頻單元的輸出信號和所述第二分頻單元的輸出信號進行相位比較或頻率比較；電源電壓生成單元，基於所述比較單元的輸出而生成用於供給所述電壓控制振蕩單元以及一個或多個內部電路的電源電壓；以及控制單元，設定所述第一以及第二分頻單元的分頻比，以能夠根據系統時鐘頻率改變所述系統時鐘信號和由所述電壓控制振蕩單元生成的時鐘信號的時鐘周期設定裕量。
2.如權利要求1所述的電源電壓控制裝置，其中，包括第一預置值存儲單元，存儲第一預置值，該第一預置值與多個系統時鐘頻率對應地設定所述第一分頻單元和所述第二分頻單元的分頻比，所述控制單元對應於所述系統時鐘頻率而讀出被存儲在所述第一預置值存儲單元中的第一預置值，基於該第一預置值分別對所述第一分頻單元和所述第二分頻單元輸出分頻比信號，所述第一分頻單元和所述第二分頻單元根據從所述控制單元輸出的所述分頻比信號進行分頻。
3.如權利要求1記載的電源電壓控制裝置，其中，包括第二預置值存儲單元，存儲被設定得比最小動作電源電壓高規定值的第二預置值，該最小動作電源電壓與多個系統時鐘頻率對應，所述控制單元在所述系統時鐘頻率的切換時，讀出存儲在所述第二預置值存儲單元的第二預置值，將該第二預置值作為電源電壓預置值輸出，所述電源電壓生成單元基於所述控制單元的輸出而生成用於供給內部電路和電壓控制振蕩單元的電源電壓。
4.一種電源電壓控制裝置，包括電壓控制振蕩單元，生成時鐘信號；比較單元，對參考時鐘信號和所述電壓控制振蕩單元的時鐘輸出信號進行相位比較或頻率比較；電源電壓生成單元，基於所述比較單元的輸出而生成用於供給所述電壓控制振蕩單元以及一個或多個內部電路的電源電壓；第二預置值存儲單元，存儲被設定得比最小動作電源電壓高規定值的第二預置值，該最小動作電源電壓與多個系統時鐘頻率對應；控制單元，在切換所述系統時鐘頻率時，讀出被存儲在所述第二預置值存儲單元的第二預置值，將該第二預置值作為電源電壓預置值輸出；以及數字/模擬轉換器，根據所述控制單元的輸出而生成用於供給所述電壓控制振蕩單元以及一個或多個內部電路的電源電壓。
5.如權利要求4所述的電源電壓控制裝置，其中所述控制單元在系統時鐘頻率從高頻率切換到低頻率之後，讀出被存儲在所述第二預置值存儲單元中與所述低頻率對應的第二預置值，將該第二預置值作為電源電壓預置值輸出。
6.如權利要求4所述的電源電壓控制裝置，其中所述控制單元在系統時鐘頻率從低頻率切換到高頻率之前，讀出被存儲在所述第二預置值存儲單元中與所述高頻率對應的第二預置值，將該第二預置值作為電源電壓預置值輸出。
7.如權利要求4所述的電源電壓控制裝置，其中所述第二預置值存儲單元將利用與上一次的系統時鐘頻率對應的電源電壓控制動作求出的電源電壓會聚值與所存儲的所述第二預置值置換，用作與下一次的相同系統時鐘頻率對應的電源電壓控制動作時的電源電壓預置值。
8.如權利要求4所述的電源電壓控制裝置，其中所述第二預置值存儲單元將對系統時鐘信號進行分頻的第一分頻電路的輸出信號和對由所述電壓控制振蕩單元生成的時鐘信號進行分頻的第二分頻單元的輸出信號穩定一定期間時所使用的電源電壓值作為第二預置值進行存儲。
9.如權利要求1所述的電源電壓控制裝置，其中所述電源電壓生成單元生成用於供給所述內部電路和所述電壓控制振蕩單元的高電位端電源電壓或低電位端電源電壓中的任何一個電壓。
10.如權利要求1所述電源電壓控制裝置，其中所述電源電壓生成單元生成提供給所述內部電路和所述電壓控制振蕩單元的高電位端電源電壓和低電位端電源電壓雙方的電壓。
11.如權利要求1所述的電源電壓控制裝置，其中在電源電壓測定模式時，通過測定對所有系統時鐘頻率的電源電壓會聚值，將該電源電壓會聚值作為電源電壓預置設定值存儲在存儲器內，在一般動作模式時，對各個內部電路根據系統時鐘頻率將存儲器內的所述電源電壓預置設定值讀出並輸出，從而供給最合適的電源電壓。
12.如權利要求1所述電源電壓控制裝置，其中對多個內部電路塊的每一個獨立進行電源電壓控制。
13.如權利要求1所述的電源電壓控制裝置，其中所述控制單元在不進行電源電壓控制動作的時候進行控制，以停止所述電壓控制振蕩單元和所述比較單元的動作。
14.一種電源電壓控制裝置，包括電源電壓生成單元，生成用於供給內部電路的電源電壓；預置值存儲單元，將與多個系統時鐘頻率對應的最小規定的動作電源電壓作為預置電源電壓設定值進行存儲；以及控制單元，進行控制，以在系統時鐘頻率從高頻率切換為低頻率之後，讀出被存儲在預置值存儲單元中與所述低頻率對應的預置電源電壓設定值，將該預置電源電壓設定值作為動作電源電壓值輸出，而在系統時鐘頻率從低頻率切換到高頻率之前，讀出被存儲在預置值存儲單元中與所述高頻率對應的預置電源電壓設定值，將該預置電源電壓設定值作為動作電源電壓值輸出。
15.一種半導體集成電路裝置，包括如權利要求1所述電源電壓控制裝置。
全文摘要
能夠根據系統時鐘頻率自由地設定時鐘周期設定裕量，對於系統時鐘頻率的變化，能夠在短時間內使電源電壓會聚為正常動作的最小電源電壓而不使內部電路誤動作的電源電壓控制裝置。電源電壓控制裝置(100)包括對系統時鐘以分頻比1分頻的分頻電路(121)、對電壓控制振蕩電路(110)的輸出以分頻比2分頻的分頻電路(122)、對分頻電路121和分頻電路122的各自的輸出信號進行相位比較/頻率比較的相位比較器/頻率比較器(130)以及控制器(145)內的存儲器(142)，根據與系統時鐘頻率聯動的動作模式信號，由控制電路(141)設定各個分頻電路(121、122)的分頻比。在系統時鐘頻率變化時，使用控制器(145)內的預置值進行可逆計數器(143)的初始設定和寄存器設定。
文檔編號H03L7/06GK1956308SQ200610137500
公開日2007年5月2日 申請日期2006年10月26日 優先權日2005年10月27日
發明者伊藤稔 申請人:松下電器產業株式會社