一種淺溝槽隔離的製造方法
2023-05-29 20:26:36
一種淺溝槽隔離的製造方法
【專利摘要】本發明提供一種淺溝槽隔離的製造方法，包括：提供半導體襯底，所述半導體襯底上依次形成有墊氧化層和氮化層；在半導體襯底上刻蝕出溝槽；在所述溝槽的側壁上進行摻氮工藝；對氮化層進行第一次回蝕工藝，去除部分溝槽附近的氮化層；對所氧化層進行第一次回蝕工藝，去除部分溝槽附近的墊氧化層；在所述溝槽中形成線形氧化層；對所述氮化層進行第二次回蝕工藝，去除部分溝槽附近的氮化層；沉積介質層填充所述溝槽。由於在溝槽側壁進行了摻氮工藝，能形成均勻厚度的線形氧化層，防止在後續步驟再針對溝槽側壁的線形氧化層偏厚的問題進行蝕刻，導致底部的線形氧化層過薄導致漏電的問題。並且經過溝槽側壁經過摻氮後，STI的可靠性和絕緣性更佳。
【專利說明】一種淺溝槽隔離的製造方法
【技術領域】
[0001] 本發明涉及集成電路製造領域，特別是涉及一種淺溝槽隔離的製造方法。
【背景技術】
[0002] 在半導體製造領域，淺溝槽隔離（STI，shallowtrenchisolation)技術被廣泛應 用，在先進的快閃記憶體工藝中，在STI的製造工藝中還考量了尖角圓滑度（cornerrounding), 使得STI的頂角底角圓滑，減少尖端放電對敏感的flash器件良率造成影響。
[0003] 參考圖1，為現有的淺溝槽隔離的製造方法的流程圖，具體包括如下步驟：參照圖 2A和步驟S011，提供半導體襯底101，所述半導體襯底上依次形成有墊氧化層（padoxide) 102和氮化層（nitridelayer)103 ;參照圖2B和步驟S012,在所述半導體襯底101上刻蝕 出溝槽104 ;參照圖2C和步驟S013,對所述氮化層103進行第一次回蝕（pullback)工藝， 去除部分溝槽104附近的氮化層；參照圖2D和步驟S014,對所述墊氧化層102進行第一次 回蝕工藝，去除部分溝槽104附近的墊氧化層；參照圖2E和步驟S015,在所述溝槽中形成 線形氧化層（lineroxide)105 ;參照圖2F和步驟S016,對所述線形氧化層105進行第一次 回蝕工藝；參照圖2G和步驟S017,對所述氮化層103進行第二次回蝕工藝，進一步去除部 分溝槽附近的氮化層；參照圖2H和步驟S018,沉積介質層106填充所述溝槽。
[0004] 其中，步驟S015中，線形氧化層生長過程中由於溝槽104側壁和底部晶向不同而 線形氧化層生長厚度不均勻，溝槽側面為110面，溝槽底部100面，因而溝槽側面的線形氧 化層厚度約為底部的線形氧化層厚度的1.6倍左右，厚度差異明顯，影響後續的介質層的 填充效率。因而在現有工藝中需要利用步驟S016,對所述線形氧化層105進行一次回蝕工 藝，降低溝槽側壁上的線形氧化層的厚度，但是這樣勢必會是的底部的線形氧化層厚度更 加變薄，容易造成STI漏電的問題。因此，如何在溝槽的側壁和底部形成均勻的線形氧化層 成為一個重要的課題。
【發明內容】
[0005] 本發明提供一種淺溝槽隔離的製造方法，以解決現有技術形成線形氧化層在溝槽 側壁和底部的厚度不均勻，並且容易造成STI漏電的問題。
[0006] 為解決上述技術問題，本發明提供一種淺溝槽隔離的製造方法，包括：
[0007] 提供半導體襯底，所述半導體襯底上依次形成有墊氧化層和氮化層；
[0008] 在所述半導體襯底上刻蝕出溝槽；
[0009] 在所述溝槽的側壁上進行摻氮工藝；
[0010] 對所述氮化層進行第一次回蝕工藝，去除部分溝槽附近的氮化層；
[0011] 對所述墊氧化層進行第一次回蝕工藝，去除部分溝槽附近的墊氧化層；
[0012] 在所述溝槽中形成線形氧化層；
[0013] 對所述氮化層進行第二次回蝕工藝，去除部分溝槽附近的氮化層；
[0014] 沉積介質層填充所述溝槽。
[0015] 可選的，利用離子注入工藝對溝槽的側壁進行摻氮工藝。
[0016] 可選的，所述離子注入工藝摻雜離子能量為10?15Kev，劑量為9X1013? 5XIO140
[0017] 可選的，對所述氮化層進行第一次回蝕工藝使用的刻蝕液為磷酸。
[0018] 可選的，對所述墊氧化層進行第一次回蝕工藝使用的刻蝕液為氫氟酸。
[0019] 可選的，所述墊氧化層的厚度為50?200A。
[0020] 可選的，所述氮化層的厚度為500?3000A。
[0021] 可選的，在形成線形氧化層之後，對所述氮化層進行第二次回蝕工藝之前，還包括 利用氫氟酸進行一次回蝕工藝，用以去除在溝槽形成線形氧化層的工藝中額外在氮化層上 形成的氧化層。
[0022] 可選的，利用高密度等離子體澱積工藝填充所述溝槽。
[0023] 與現有技術相比，本發明提供的淺溝槽隔離的製造方法具有以下優點：
[0024] 所述淺溝槽隔離的製造方法在形成線形氧化層之前對溝槽側壁進行摻氮工藝，抑 制了溝槽側壁的線形氧化層的厚度生長，使STI的線形氧化層在生長過程中在溝槽側壁和 底部能均勻生長，防止在後續步驟再針對溝槽側壁的線形氧化層偏厚的問題進行蝕刻，導 致底部的線形氧化層過薄導致漏電的問題。並且經過溝槽側壁經過摻氮後，STI的可靠性 和絕緣性更佳。
【專利附圖】
【附圖說明】
[0025] 圖1為現有的淺溝槽隔離的製造方法的流程圖；
[0026] 圖2A至圖2H為現有的淺溝槽隔離的製造方法的各步驟的剖面結構示意圖；
[0027] 圖3為本發明實施例的淺溝槽隔離的製造方法的流程圖；
[0028] 圖4A至圖41為本發明實施例的淺溝槽隔離的製造方法的各步驟的相應結構的剖 面示意圖。
【具體實施方式】
[0029] 本發明的核心思想在於，提供一種淺溝槽隔離的製造方法，該淺溝槽隔離的製造 方法對在形成線形氧化層之前對溝槽側壁進行摻氮工藝，抑制了溝槽側壁的線形氧化層的 厚度生長，使STI的線形氧化層在生長過程中在溝槽側壁和底部能均勻生長。這樣，能夠防 止在後續步驟再針對溝槽側壁的線形氧化層偏厚的問題進行蝕刻，導致底部的線形氧化層 過薄導致漏電的問題。並且經過摻氮工藝的處理，大大提高了STI的可靠性和絕緣性。
[0030] 結合圖3,為本發明實施例的淺溝槽隔離的製造方法的流程圖。結合該圖，該方法 包括以下步驟：
[0031] 步驟S021，提供半導體襯底，所述半導體襯底上依次形成有墊氧化層和氮化層；
[0032] 步驟S022,在所述半導體襯底上刻蝕出溝槽；
[0033] 步驟S023,在所述溝槽的側壁上進行摻氮工藝；
[0034] 步驟S024,對所述氮化層進行第一次回蝕工藝，去除部分溝槽附近的氮化層；
[0035] 步驟S025,對所述墊氧化層進行第一次回蝕工藝，去除部分溝槽附近的墊氧化 層；
[0036] 步驟S026,在所述溝槽中形成線形氧化層；
[0037] 步驟S027,對所述氮化層進行第二次回蝕工藝，去除部分溝槽附近的氮化層；
[0038] 步驟S028,沉積介質層填充所述溝槽。
[0039] 下面將結合剖面示意圖對本發明的淺溝槽隔離的製造方法進行更詳細的描述，其 中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而 仍然實現本發明的有利效果。因此，下列描述應當被理解為對於本領域技術人員的廣泛知 道，而並不作為對本發明的限制。
[0040] 為了清楚，不描述實際實施例的全部特徵。在下列描述中，不詳細描述公知的功能 和結構，因為它們會使本發明由於不必要的細節而混亂。應當認為在任何實際實施例的開 發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的 限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是複雜和耗費 時間的，但是對於本領域技術人員來說僅僅是常規工作。
[0041] 在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要 求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非 精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0042] 具體請參考圖4A至圖41，其為本發明實施例所提供的淺溝槽隔離的製造方法的 各步驟相應結構的剖面示意圖。
[0043] 參考圖4A，結合步驟S021，首先，提供半導體襯底201，例如矽襯底、絕緣體上矽襯 底（SOI)或者其他常用的襯底，所述半導體襯底201上依次形成有墊氧化層202和氮化層 203。通常墊氧化層202用溼氧的方法生長，一方面用於作為緩衝層，另一方面也可以作為 氮化層203刻蝕時的停止層。優選的，所述墊氧化層202的厚度為50?200A,所述氮化層 203 的厚度為 500_、.3000A。
[0044] 參考圖4B，結合步驟S022,然後，在所述半導體襯底201上刻蝕出溝槽。具體的， 刻蝕所述氮化層203、所述墊氧化層202和所述半導體襯底201以在所述半導體襯底201上 形成溝槽。利用光刻和刻蝕工藝在襯底上形成溝槽的方法為本領域技術人員公知常識，在 此不再贅述。
[0045] 參考圖4C，結合步驟S023,在所述溝槽的側壁上進行摻氮工藝。具體的，利用離子 注入工藝對溝槽的側壁進行摻氮工藝，可以利用氮化層作為掩膜（Mask)直接對溝槽側壁進 行離子注入，通過轉動半導體襯底使其在〇?45°之間，即可以在溝槽指定的側壁上完成 摻氮工藝。所述離子注入工藝摻雜離子能量10?15Kev，劑量為9X1013?5X1014。優選 的，當所述離子注入工藝摻雜離子為能量12Kev，劑量為I. 6XIO14時，溝槽側壁上形成的線 形氧化層的厚度約為常規工藝在溝槽側壁上形成的線形氧化層的厚度的三分之二，和溝槽 底部的線形氧化層厚度相當。
[0046] 參考圖4D，結合步驟S024,對所述氮化層203進行第一次回蝕工藝，去除部分溝槽 附近的氮化層。可以使用磷酸作為刻蝕液進行回蝕工藝，用以防止邊溝（divot)的產生。
[0047] 參考圖4E，結合步驟S025,對所述墊氧化層202進行第一次回蝕工藝，去除部分溝 槽附近的墊氧化層。可以使用氫氟酸作為刻蝕液進行回蝕工藝，這樣，溝槽頂角部分的矽暴 露出來，在後續步驟形成的線形氧化層覆蓋的部分更多，起到更好的效果。
[0048] 參考圖4F，結合步驟S026,在所述溝槽中形成線形氧化層205。通常，可以使用熱 氧化的方法生長的所述線形氧化層205。可以修復在刻蝕出溝槽後對溝槽邊緣造成的損傷， 圓角化溝槽頂部的尖角，並且能防止STI漏電和擊穿。由於在步驟S023中對溝槽側壁進行 了摻氮工藝，在該步驟中形成的線形氧化層205在溝槽側壁和底部的厚度相當。
[0049] 此時，由於形成線形氧化層的工藝特徵，在氮化層203上也會形成很薄的一層氧 化層207, 一般在IOA以下。因此，可以在形成線形氧化層205之後，對所述氮化層進行第 二次回蝕工藝之前，利用氫氟酸進行一次回蝕工藝，參照圖4G，用以去除在溝槽形成線形氧 化層的工藝中額外在氮化層203上形成的氧化層207。由於該氧化層非常薄，並不會影響到 線形氧化層205質量。
[0050] 參考圖4H，結合步驟S027,對所述氮化層進行第二次回蝕工藝，去除部分溝槽附 近的氮化層203。可以使用氫氟酸作為第二次回蝕工藝的刻蝕液，這樣進一步去除了溝槽邊 的氮化層，使得上方的開口更大，提高後續填充工藝的填充質量。
[0051] 參考圖41，結合步驟S028,沉積介質層206填充所述溝槽。例如可以使用高密度 等離子體澱積工藝填充所述溝槽，形成淺溝道隔離結構。然後可以進行後續的工藝步驟完 成期間的製造，本申請並不涉及對這些步驟的改進，在此不再贅述。
[0052] 綜上所述，本發明提供一種淺溝槽隔離的製造方法，在形成線形氧化層之前對溝 槽側壁進行摻氮工藝，抑制了溝槽側壁的線形氧化層的厚度生長，使STI的線形氧化層在 生長過程中在溝槽側壁和底部能均勻生長，防止在後續步驟再針對溝槽側壁的線形氧化層 偏厚的問題進行蝕刻，導致底部的線形氧化層過薄導致漏電的問題。並且經過溝槽側壁經 過摻氮後，STI的可靠性和絕緣性更佳。
[0053] 顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精 神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍 之內，則本發明也意圖包含這些改動和變型在內。
【權利要求】
1. 一種淺溝槽隔離的製造方法，包括： 提供半導體襯底，所述半導體襯底上依次形成有墊氧化層和氮化層； 在所述半導體襯底上刻蝕出溝槽； 在所述溝槽的側壁上進行摻氮工藝； 對所述氮化層進行第一次回蝕工藝，去除部分溝槽附近的氮化層； 對所述墊氧化層進行第一次回蝕工藝，去除部分溝槽附近的墊氧化層； 在所述溝槽中形成線形氧化層； 對所述氮化層進行第二次回蝕工藝，去除部分溝槽附近的氮化層； 沉積介質層填充所述溝槽。
2. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，利用離子注入工藝對溝 槽的側壁進行摻氮工藝。
3. 如權利要求2所述的淺溝槽隔離的製造方法，其特徵在於，所述離子注入工藝摻雜 離子能量為10?15Kev，劑量為9X1013?5X1014。
4. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，對所述氮化層進行第一 次回蝕工藝使用的刻蝕液為磷酸。
5. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，對所述墊氧化層進行第 一次回蝕工藝和第二次回蝕工藝使用的刻蝕液為氫氟酸。
6. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，所述墊氧化層的厚度為 50?200A u
7. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，所述氮化層的厚度為 500?3000A。
8. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，在形成線形氧化層之後， 對所述氮化層進行第二次回蝕工藝之前，還包括利用氫氟酸進行一次回蝕工藝，用以去除 在溝槽形成線形氧化層的工藝中額外在氮化層上形成的氧化層。
9. 如權利要求1所述的淺溝槽隔離的製造方法，其特徵在於，利用高密度等離子體澱 積工藝填充所述溝槽。
【文檔編號】H01L21/762GK104347472SQ201310323980
【公開日】2015年2月11日 申請日期:2013年7月29日 優先權日:2013年7月29日
【發明者】範建國, 沈建飛, 季峰強 申請人:中芯國際集成電路製造(上海)有限公司