半導體功率器件的製作方法

2023-05-30 06:58:01

本發明涉及一種半導體功率器件，尤其適用於gan、gaas、ldmos等放大器。

背景技術：

在gan、gaas、ldmos等放大器器件中，要求在滿足源漏擊穿電壓bvdss的前提下，儘可能低降低器件的源漏導通電阻rds以及柵漏電容cgd，但是往往會增加其它的極間電容cgs和cds。例如，在射頻ldmos功率器件中，常採用場板技術來緩和上述矛盾，如圖1所示，與柵19相鄰的場板21設置有一肩部，該肩部在漏漂移區11上向柵19方向延伸，但是延伸的越多（即與柵重疊的越多），雖然可以減少cgd，但是增加的寄生電容cgs也會越多。因此急需解決cgd與寄生電容cgs和cds之間的矛盾。

技術實現要素：

針對上述技術問題，本發明目的在於提供一種半導體功率器件，其很好地緩解了柵漏電容cgd與寄生電容cgs和cds之間的矛盾，改善了放大器器件的性能。

為了解決現有技術中的這些問題，本發明提供的技術方案是：

一種半導體功率器件，包括半導體本體，半導體本體包括最下層的半導體襯底區、設於半導體襯底區上的半導體外延層以及最上層的半導體介質層，半導體介質層內設有源、漏、柵以及從柵向漏漂移區的水平方向上依次設置的至少一個漏極場板，與柵相鄰的第一漏極場板設置有一肩部，所述肩部在漏漂移區上向柵方向延伸與柵重疊，所述肩部與柵重疊長度不大於0.2um，所述柵和肩部上方設置有柵極場板，所述柵極場板接地。

優選的，所述柵極場板與肩部的間距大於肩部與柵的間距。

優選的，所述柵極場板的長度略大於柵的長度。

優選的，所述漏極場板間的水平距離大於零。

相對於現有技術中的方案，本發明的優點是：

本發明通過減少場板與柵重疊的尺寸，並且在柵上方設置柵極場板，這樣可以將cgd減少30%以上，並且寄生電容cgs和cds並不會明顯增加，可以大大改善放大器器件的性能。

附圖說明

下面結合附圖及實施例對本發明作進一步描述：

圖1為現有ldmos器件的結構示意圖；

圖2為本發明的結構示意圖；

圖3為本發明具體實施例的結構示意圖。

其中：1、半導體本體；11、漏漂移區；12、p型重摻雜襯底區；13、p型外延層；14、p型摻雜連接或用導電物填充的溝槽；15、p型重摻雜源區；16、p型摻雜溝道區；17、n型重摻雜源區；18、n型重摻雜漏區；19、柵；110、漏歐姆接觸區；111、源歐姆接觸區；21、第一漏極場板；22、第二漏極場板；3、半導體介質層；31、第一金屬板；32、第二金屬板；33、第三金屬板；4、柵極場板。

具體實施方式

以下結合具體實施例對上述方案做進一步說明。應理解，這些實施例是用於說明本發明而不限於限制本發明的範圍。實施例中採用的實施條件可以根據具體廠家的條件做進一步調整，未註明的實施條件通常為常規實驗中的條件。

實施例：

如圖2所示，一種半導體功率器件，包括半導體本體1，半導體本體1包括最下層的半導體襯底區12、設於半導體襯底區12上的半導體外延層13以及最上層的半導體介質層3，半導體介質層3內設有源、漏、柵19以及從柵19向漏漂移區的水平方向上依次設置的至少一個漏極場板，漏漂移區設置在漏與柵19之間，與柵19相鄰的第一漏極場板21設置有一肩部，肩部在漏漂移區上向柵19方向延伸與柵19重疊，肩部與柵19重疊長度不大於0.2um，柵19和肩部上方設置有柵極場板4，柵極場板4接地。

本實施例以ldmos器件為例進行具體說明，該結構也可以用於其他放大器件，如，gan、gaas等等，原理一致，因此不再另行舉例說明。

本發明的ldmos器件的結構如圖3所示，其包括半導體本體1，半導體本體1包括最下層的p型重摻雜襯底12、設於p型重摻雜襯底12上的p型外延層13以及最上層的半導體介質層3，p型外延層13與半導體介質層3之間形成有p型重摻雜源區15、p型摻雜溝道區16、n型摻雜漏漂移區11和n型重摻雜漏區18，其中p型重摻雜源區15和p型摻雜溝道區16相連的位置上形成有n型重摻雜源區17。p型重摻雜源區15和p型重摻雜襯底之間設置有p型摻雜連接或用導電物填充的溝槽14，這一溝槽14內的p型摻雜或者導電物與p形重摻雜襯底相接觸。源歐姆接觸區111設於p型重摻雜源區和n型重摻雜源區17的上表面，漏歐姆接觸區110設於n型重摻雜漏區18上表面。

半導體介質層3內設有沿p型摻雜溝道區16延伸的柵19以及從柵19向漏漂移區11的水平方向上依次設置的二個漏極場板，依次命名為第一漏極場板21、第二漏極場板22，二個漏極場板均位於半導體本體的漏漂移區11的上方，與柵19相鄰的第一漏極場板21設置有一肩部，該肩部在漏漂移區上11向柵19方向延伸與柵19重疊，漏歐姆接觸區110的上方連接金屬板，本發明實施例中給出了三層堆疊的金屬板，依次為第一金屬板31、第二金屬板32和第三金屬板33。

為了儘可能的減少寄生電容cgs，第一場板21與柵19重疊部分的尺寸越小越好，在本實施例中第一場板21的肩部與柵19重疊部分的長度不大於0.2um。

然而重疊部分的尺寸變小後，電容cgd會變大，這是不希望看到的，為了降低cgd，本發明在柵19和第一漏極場板21的肩部上方設置有柵極場板4，柵極場板4由導電金屬製成，柵極場板4上設置有連接位置，通過該連接位置接地，柵極場板4與肩部的間距大於肩部與柵19的間距，一般的，肩部與柵19的間距都小於0.3um，所以，柵極場板4與肩部的間距大於0.3um即可。

優選的，柵極場板4的長度最好略大於柵19的長度，為了減少寄生電容，柵極場板4的厚度越薄越好。

為了降低柵極場板4的製作成本，柵極場板4與第一金屬板31的製程可以相同，即由一塊金屬板通過光刻蝕的方法製作成柵極場板4與第一金屬板31。

其餘與柵19不相鄰的漏極場板（第二漏極場板22）均為水平條狀，第一漏極場板21與第二漏極場板22之間的水平距離均大於零，第二場板22與漏漂移區11間的距離b大於第一漏極場板21水平延伸部分與漏漂移區11間的距離a。

另外，柵19與第一漏極場板21，第一漏極場板21與柵極場板4間均沉積由氧化層，如此可進一步降低場板所產生的寄生電容（cds）。

第一漏極場板21、第二漏極場板22可接正負電壓，也可以接地。而在普通的具有單個場板的ldmos器件中，場板一般只接地，而本發明中漏極場板的連接方法更為靈活。

需要注意的是，本實施方式僅以2個漏極場板作為舉例加以說明，然而於現實應用中，該漏極場板的數量可以視應用環境做調整，一般情況下只要漏極場板數量大於2塊，且其設置方式為以水平方向往漂移延伸，在水平方向有一間距，與漂移區的距離有一高度差。

應當理解的是，本發明的上述具體實施方式僅僅用於示例性說明或解釋本發明的原理，而不構成對本發明的限制。因此，在不偏離本發明的精神和範圍的情況下所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。此外，本發明所附權利要求旨在涵蓋落入所附權利要求範圍和邊界、或者這種範圍和邊界的等同形式內的全部變化和修改例。