具有多塊擦除模式的非易失性存儲器及其方法

2023-05-30 04:37:46

專利名稱：具有多塊擦除模式的非易失性存儲器及其方法
技術領域：
本發明一般地涉及集成電路存儲器並且更具體地涉及具有多塊擦 除模式的非易失性存儲器。
背景技術：
閃速存儲器單元是一種類型的非易失性存儲器(NVM)單元，其 在浮動柵極存儲電荷。在浮動柵極上的電荷數量決定單元的閾值電壓 (VT)，因此由單元存儲邏輯狀態。每次編程或者擦除單元時；向浮動 柵極移動電子或者從浮動柵極移出電子。電絕緣浮動柵極以便無限期 的存儲電荷。然而，在多個編程以及擦除循環後，浮動柵極開始損失 其存儲電荷的能力。閃速存儲器陣列的單元一般不具有與其能夠承受 的編程和擦除操作數目相同的期望壽命。在單元塊中，閃速存儲器單 元被典型地分組在一起，並且通過同時擦除存儲器單元的整個組或塊 來擦除閃速存儲器陣列。隨著編程和擦除循環的增加，在塊中單元的 整個^分布趨於擴大。同樣，可以改變擦除速率。塊通常不承受相同 的編程和擦除操作數目，從而，塊的^分布以不同的速率擴大。因此， 由於需要更多時間將^分布收斂到需要的^範圍之內，所以擦除塊所
需的時間總量增加。結果是閃速存儲器的不同存儲器單元塊的擦除數 目不一致。
因此，需要提供即使當隨著編程和擦除循環的數目增加並且在塊 之間不一致時，提供可靠擦除操作的閃速存儲器陣列。


通過參考附圖，本發明可以更好地被理解，並且其大量目的、特 性以及優點對於本領域技術人員來說是顯而易見的。除非額外說明，不同附圖中使用相同參考標號表示相同項。
圖1以方塊圖的形式示出根據本發明實施例的閃速存儲器。
圖2是示出操作圖1中閃速存儲器的方法的流程圖。
具體實施例方式
一般地，在一個實施例中，本發明提供具有並行擦除模式(PEM) 以及正常擦除模式的閃速存儲器。在正常擦除模式中，在擦除操作期 間，僅擦除存儲器單元的一個塊或者一次擦除一個，或者串行地地擦 除存儲器單元的多個塊。PEM操作模式允許時擦除多於一個塊。在 每次擦除操作之後，遞增計數並在非易失性存儲器中存儲計數。在預 定數目的擦除操作之後，禁止PEM並且只有正常擦除模式可用於擦除 存儲器。
將PEM限定到擦除操作的最大數目以防止當不同的存儲器塊的 ^分布是使得PEM擦除操作很可能不可靠時進入PEM。此外，限制 PEM操作的數量防止諸如例如，電荷恢復電路的相關電路的過載。如 果需要在擦除期間同時釋放在多個陣列塊寄生效應中所積累的電荷， 由於擦除需要高電平，電晶體可能過載並且損壞。
以下詳細說明實施本發明的模式。該說明是本發明示意性說明， 並且不應被認為是限制性的。
圖1以方塊圖的形式示出根據本發明實施例的閃速存儲器IO。在 圖1中，為了清晰和簡明的目的，只示出為說明存儲器IO的擦除操作 必需的電路。閃速存儲器IO包括閃速存儲器單元陣列12、閃速控制器 30、寄存器42、 44和46、寄存器解碼邏輯50、存儲器解碼和感測邏 輯52以及電荷泵54。閃速存儲器單元陣列12包括存儲器塊14、 16、 18以及測試塊20。測試塊20包括可尋址位置22、 24和26。閃速控制 器30包括擦除控制器32、計數控制器34以及測試數據解碼40。塊14、 16、 18以及20中的每個包括多個閃速存儲器單元。閃速 存儲器單元在具有字線和位線的矩陣中排列。存儲器單元在字線和位
線的交叉處連接，並且包括連接到字線的控制柵極，連接到位線的漏 極端子，以及連接到塊中所有其它存儲器單元的源極端子的源極端子。 存儲器單元具有電荷存儲區域。電絕緣電荷存儲區域並且在一些實施
例中已知為浮動柵極。電荷存儲區域可以由多晶矽製造，或者可以包 括其它電荷存儲材料，諸如例如，納米晶體或者氮化物。在所示的實 施例中，存儲器IO被嵌入在具有諸如例如，微處理器核的其它電路組 件的集成電路中。在其它實施例中，存儲器IO可以被實現為"獨立"存 儲器集成電路。
一種用於防止閃速存儲器單元的過擦除的普通技術包括首先編程 所有單元。然後，使用相對短期的擦除脈衝逐步擦除單元。在每個擦 除脈衝的應用之後，驗證步驟用於檢查^以確定^是否足夠地減少。 重複擦除和驗證步驟，直到沒有單元註冊已編程的對於驗證步驟的響 應。在其它實施例中，可以使用其它擦除技術。
存儲器io具有多個接收標記為"ADDRESS"的地址信號的輸入端 子。地址包括，例如，行地址信號、列地址信號以及塊選擇信號。存 儲器解碼和感測邏輯52具有在存儲器10的讀取和編程操作期間用於 接收行和列地址信號的多個輸入端子。存儲器解碼和感測邏輯52還被 耦合到閃速控制30用於在擦除操作期間接收行和列地址信號。一般地， 存儲器解碼和感測邏輯52包括輸入和輸出電路，諸如感測放大器、行 和列解碼器等等。通過存儲器解碼和感測邏輯52,快閃記憶體控制器30和寄 存器解碼邏輯50傳送標記為"DATA"的數據信號或者將標記為 "DATA"的數據信號傳送到存儲器解碼和感測邏輯52，快閃記憶體控制器30 和寄存器解碼邏輯50。處理器(未示出)可以被耦合以提供和/或接收 數據信號DATA並且提供地址信號ADDRESS。可以在與存儲器10相 同的集成電路上實現處理器或者可以在單獨的集成電路上實現處理器o
存儲器塊14、 16和18在存儲器解碼和感測邏輯52之間雙向耦合 用於響應於接收行和列的地址信息來發送並接收數據。在所示實施例 中，閃速存儲器10的讀取和編程操作是傳統的並將不進行詳細描述。 還要注意，為了清楚及簡明的目的，不是用於讀取和編程存儲器10所 有必需的電路都在圖1中示出。在用於讀取操作或者編程操作的正常 訪問期間，存儲器塊14、 16和18接收地址信息以在塊14、 16和18 中的一個或多個之中選擇存儲器單元。在讀取操作期間由被選擇的存 儲器單元提供數據，並且在寫操作期間，由被選擇的存儲器單元接收
、,,/. i.門數據。
通過閃速控制30中的電路控制擦除操作。擦除控制32具有用於 將標記為"TSTADDR"的測試地址信號提供給測試塊20的輸出、用於將 標記為"PUMP EN"的電荷泵使能信號提供給電荷泵54的輸出以及用於 將多個塊選擇信號"BLKSELS[O:N]"提供給塊14、 16和18中的每個的 多個輸出。電荷泵用於產生用於編程操作、擦除操作或者編程和擦除 操作的電壓。在一個實施例中，塊選擇信號BLKSELS[O:N]是地址信號 ADDRESS的一部分並且用於選擇訪問存儲器塊14、 16和18中被訪問 的塊。同樣，在一個實施例中，擦除控制32產生用於擦除操作的塊選 擇信號BLKSELS[O:N]。數據信號DATA和行及列地址被耦合到擦除 控制32，其能夠在整個正常擦除模式操作中使用以便如上所述智能地 確定哪些比特需要額外的高電壓脈衝。
被標記為"TEST BLOCK"的存儲器塊20基本上與存儲器塊14、 16 和18—樣工作，除了存儲器20是隱藏的並且用戶不可訪問的。同樣， 存儲器塊20是從存儲器塊14、 16和18單獨地可尋址的，並且從閃速 控制30通過地址信號"TSTADDR"而被訪問。經由標記為"TSTDATA" 的導線可以向/從測試塊20提供數據。，存儲器塊20用於存儲測試信 息、批號、識別數字、冗餘映射、清理選項以及其它對存儲器10的製造者是有用的信息。另外，塊20包括用於存儲標記為"COUNT VALUE" 的數據的位置22，用於存儲標記為"MAXIMUM COUNT VALUE"的數 據的位置24，以及用於存儲標記為"NUMBER OF BLOCKS"的數據的 位置26。位置22、 24和26中的每個包括測試塊20的一個或多個存儲 器單元。存儲器塊20雙向耦合到閃速控制30的測試解碼器電路40。
閃速存儲器擦除操作一般地需要大量時間來完成，特別是如果存 儲器陣列非常大。通過允許同時擦除多於一個塊，並行擦除模式可以 更快地完成擦除操作。使用PEM，可以在與擦除一個塊所需時間差不 多的時間內擦除多個存儲器塊。並行擦除模式可以在，例如，產品測 試期間使用以減少循環時間以及費用。為防止損壞存儲器，將並行擦 除操作的數目限制到預定數目。將PEM操作的預定數目編程到測試塊 20的位置24中。當達到預定數目時，PEM被禁止。進一步的擦除操 作必須使用正常擦除模式來完成。注意到在所示實施例中，在存儲器 10的用戶不能訪問的閃速存儲器塊中存儲最大計數值和計數值。在另 一個實施例中，在其它存儲器類型、寄存器文件等等中存儲這些值。
在閃速控制器30中，向測試解碼電路40的數據輸入提供測試數 據TSTDATA[O:M]，測試解碼電路40耦合到比較器38和計數控制34 的控制36。計數控制34還提供標記為"ERASE DONE"的信號給狀態寄 存器46以表示擦除操作何時完成。當位置22中的計數值等於或者處 於單元24中存儲的最大計數值的閾值範圍內時，比較器38被耦合到 控制36用於提供標記為"MATCH"的匹配信號。控制器36還耦合到測 試解碼電路40的數據輸入。當比較器38檢測到匹配時，計數控制電 路34提供標記為"PEM DISABLED"的信號給狀態寄存器46的輸入以 及擦除控制32的輸入。寄存器和解碼邏輯50具有耦合到控制寄存器 42的輸入的第一輸出，耦合到塊選擇寄存器44的輸入的第二輸出，以 及耦合到狀態寄存器46的輸入的第三輸出。控制寄存器42和塊選擇 寄存器44每個都具有耦合到閃速控制器30的輸出。圖2是示出操作圖1中的存儲器10的方法的流程圖。將通過參考 圖1和圖2來討論存儲器10的操作。圖2的方法在確定步驟70開始。 在確定步驟70,開始存儲器10的擦除操作，並且確定擦除模式是PEM 還是正常模式。可以通過讀取狀態寄存器46來看禁止PEM的比特是 否連同控制在寄存器42中的PEM模式的選擇一起被激活來確定正在 使用的擦除模式。當重置存儲器10時，初始地載入禁止PEM寄存器。 同樣，閃速控制塊30詢問存儲測試塊20中的在位置22、 24和26處 的信息，以確定計數值22是否超過了最大計數值24。在正常模式期間， 存儲器10 —次擦除一個塊。在PEM期間，基本上同時擦除多於一個 的存儲器10的塊。為了進入正常模式，控制寄存器42的預定比特域 被寫入。如果在步驟70確定擦除類型是PEM，則選擇轉到步驟72的 "是"路徑，在該步驟進入PEM。如果擦除類型不是PEM，則選擇轉到 步驟88的"否"路徑，並且進入正常擦除模式。
回到步驟72，進入PEM，預定比特域被寫入，並且另外，從狀態 寄存器46的預定比特域讀取以確認存儲器10可用於擦除操作。在步 驟74，擦除控制器32提供測試地址TSTADDR以讀取塊20的位置22、 24和26。向測試解碼40提供存儲在位置22、 24和26中的數據。
在確定步驟76，確定擦除操作的數目是否小於位置24中存儲的 擦除操作最大數目。向比較器38和控制電路36提供存儲在位置22、 24和26中的數據。比較器38比較最大計數值和當前計數值，並且如 果當前計數值小於最大計數值，那麼向控制36提供邏輯低MATCH信 號，允許PEM操作並且選擇轉到步驟78的"是"路徑，在該步驟執行 PEM操作。在PEM操作期間，塊選擇寄存器44，連同位置26處存儲 的塊最大數目用於確定同時使能多少個塊選擇信號BLKSELS[O:N]。通 過，例如電荷泵能夠產生的最大電流，來確定能夠執行PEM的塊的最 大數目。如果被選擇的塊的數目超過存儲在位置26的塊最大數目，那 麼在一個實施例中，存儲器20可以最多擦除在一個PEM中的最大數 目的塊，或者要求用於測試的額外的PEM，或者順序地擦除其它塊。擦除控制32將對應的塊選擇信號BLKSEL[O:N]提供給每個要擦除的 塊。提供泵使能信號PUMPEN以使能電荷泵54，從而向被選擇的塊提 供升高的擦除電壓。能夠並行擦除的塊的數目部分地由電荷泵54的容 量來決定。在位置26存儲用於PEM操作的塊的最大數目。隨後，使 用已知擦除或者擦除/驗證操作，諸如福勒 一 諾德海姆 (Fowler-Nordheim)溝道擦除方法，來擦除被選擇的塊。對於描述本發 明來說，特定類型的擦除操作不重要，並且在其它實施例中可以不同。 當擦除操作完成時，向擦除控制32以及狀態寄存器46提供擦除完成 信號"ERASE DONE"。如果在步驟76，、確定計數值等於或者大於單 元24中存儲的最大計數值，那麼選擇轉到步驟84的"否"路徑，並且通 過從計數控制器34向擦除控制器32和狀態寄存器46斷言信號"PEM DISABLE"來禁止PEM。
在步驟80，在位置22編程遞增的擦除計數值。
在確定步驟82，確定擦除循環或者存儲在位置22的值是否小於 位置24中存儲的最大計數值。如果在位置22存儲的擦除計數值小於 最大計數值，那麼選擇轉到步驟86的"是"路徑並且在位置22存儲新的 或者遞增的計數值。如果在確定步驟82，確定在位置22存儲的擦除計 數值等於或者大於在位置24存儲的最大計數值，那麼選擇"否"路徑並 且方法結束。
從確定步驟70或者步驟84進入正常擦除模式。在步驟90，在被 選擇的數目的塊上，從1到N執行正常擦除模式操作。如上所述對於 PEM來說，在步驟90執行特定類型的擦除操作對於描述本發明來說並 不重要，並且在其它實施例中可以不同。在步驟90之後，如上所述地 執行步驟80、 82以及86。
通過將PEM限制到擦除操作的最大數目，防止了潛在的不穩定的 擦除操作。同樣，限定PEM操作的數目防止諸如例如，電荷恢復電路的相關電路過載，。
雖然已經在優選實施例的上下文中描述了本發明，但是對於本領 域技術人員來說，顯而易見地，本發明可以以多種方式修改，並且可 以採用除了上述特定陳述和描述以外的許多實施例。例如，可以反相 電晶體的導電類型。同樣，所附權利要求覆蓋了所有落在本發明範圍 內的修改。
以上描述了關於特定實施例的益處、其它優點以及解決問題的方 法。然而，益處、優點、解決問題的方法，以及聲稱的任何可以導致 出現任何益處、優點或者解決方法的元件都不被認為任何或所有權利 要求的重要的、必須的或者基本的特性或元件。如在此使用的術語"包 括"是意在覆蓋非排除的包括，從而包括元件列表的處理、方法、產品 或者裝置，不只包括那些元件，而是還可以包括沒有特別列出的或者 這些處理、方法、產品或者裝置固有的其它元件。
權利要求
1.一種方法，包括提供包括預定數目的塊的存儲器；執行擦除一個或多個塊的多個步驟；對每個擦除步驟的發生進行計數；以及在已經發生預定數目的擦除步驟後，防止發生並行地擦除多個塊的步驟。
2. 根據權利要求l所述的方法，其中所述擦除的步驟包括並行擦除多個塊的多個步驟。
3. 根據權利要求1所述的方法，進一步包括在所述防止的步驟已經發生後， 一次僅擦除一個塊。
4. 根據權利要求3所述的方法，其中一次僅擦除一個塊的步驟包括下述組中的至少一個，所述組包括僅擦除一個塊、和串行地擦除多個塊。
5. 根據權利要求l所述的方法，其中每個擦除步驟包括向所述一個或多個塊施加第一多個脈衝；檢測所述擦除是否未成功；以及如果所述檢測步驟確定所述擦除未成功，則向所述一個或多個塊施加第二多個脈衝。
6. 根據權利要求1所述的方法，其中所述多個擦除步驟包括下述組中的一個或多個，該組包括並行地擦除多個塊；僅擦除一個塊；以及串行地擦除多個塊。
7. 根據權利要求l所述的方法，其中所述擦除步驟進一步的特徵在於在完成所述擦除步驟中的一個步驟時產生擦除完成信號。
8. 根據權利要求7所述的方法，其中所述計數步驟進一步的特徵在於對所述擦除完成信號的出現進行計數。
9. 根據權利要求l所述的方法，其中所述計數步驟進一步的特徵在於產生計數，並且將所述計數存儲在所述存儲器的非易失性的且用戶不能訪問的部分中。
10. —種電路，包括具有多個塊的非易失性存儲器，其中所述非易失性存儲器具有擦除模式，所述擦除模式包括並行地擦除多個塊；僅擦除一個塊；以及串行地擦除多個塊；以及耦合到所述非易失性存儲器的存儲器控制電路，包括計數控制電路和擦除控制電路，其中.-所述計數控制電路保持對擦除模式執行數目的計數；以及當所述計數低於預定數目時，所述擦除控制電路執行擦除模式中的所選模式，並且當所述計數等於或大於所述預定數目時，當並行地擦除多個塊的模式已被選擇時，所述擦除控制電路執行串行地擦除多個塊的模式。
11. 根據權利要求IO所述的電路，進一步包括耦合到所述存儲器和所述存儲器控制電路的電壓產生器。
12. 根據權利要求ll所述的電路，其中所述電壓產生器提供擦除電壓，並且其中，所述並行地擦除多個塊的模式包括同時向所述多個塊施加第一多個擦除電壓脈衝；檢測所述多個塊的擦除是否未成功；並且如果所述檢測步驟確定所述擦除未成功，則向所述多個塊施加第二多個脈衝。
13. 根據權利要求IO所述的電路，其中所述存儲器進一步包括測試塊，該測試塊耦合到存儲所述計數的所述計數控制電路。
14. 根據權利要求13所述的電路，其中所述計數控制電路包括比較器，該比較器將所述測試塊中存儲的所述計數與所述預定數目進行比較。
15. 根據權利要求IO所述的電路進一步包括狀態寄存器，其中當執行擦除模式中的一個模式的步驟發生時，所述計數控制電路向所述狀態寄存器提供擦除完成信號，並且當所述計數等於或者大於所述預定數目時，提供並行擦除模式禁止信號。
16. —種擦除具有多個存儲器塊的非易失性存儲器的方法，包括執行擦除一個或多個塊的多個步驟，其中擦除一個或多個塊的所述多個步驟中的每個包括執行從下述擦除步驟組中選擇的擦除步驟，所述擦除步驟組包括並行地擦除多個塊；僅擦除一個塊；以及串行地擦除多個塊；以及提供對所述擦除步驟執行的發生的計數；.當所述計數等於預定數目時，防止進一步執行並行地擦除多個塊的所述擦除步驟。
17. 根據權利要求16所述的方法，其中並行地擦除多個塊的所述擦除步驟包括同時向所述多個塊施加第一多個擦除脈衝；檢測所述多個塊的擦除是否未成功；以及如果檢測步驟確定所述擦除未成功，則向所述多個塊施加第二多個擦除脈衝。
18. 根據權利要求17所述的方法，其中所述第二多個擦除脈衝具有高於所述第一多個擦除脈衝的電壓。
19. 根據權利要求16所述的方法，進一步包括在所述計數等於所述預定數目後，當並行地擦除多個塊的擦除步驟已被選擇時，執行串行地擦除多個塊的擦除步驟。
20. 根據權利要求16所述的方法，其中所述非易失性存儲器進一步包括所述非易失性存儲器用戶不能訪問的非易失性測試塊，所述方法進一步包括在所述測試塊中存儲所述預定數目；在所述測試塊中存儲所述計數；以及存儲能夠被並行地擦除的塊最大數目的數目。
全文摘要
非易失性存儲器(12)可以具有用相對很少的擦除操作並行地擦除的多個塊(14，16，18)。因為擦除操作相對較慢，所以在存儲器(12)的安裝中上述特徵為使用者節省時間。並行擦除的問題涉及具有不同編程/擦除歷史的不同塊，其結果是具有不同歷史的塊要有差別地擦除。因此，在執行預定數目的擦除循環之後，阻止並行擦除的能力。通過允許並行擦除操作直到計數到擦除操作的預定數目來實現上述要求。在達到所述預定數目之後，產生並行擦除操作模式禁止信號，以阻止進一步的並行擦除循環。在非易失性存儲器(12)的用戶不能訪問的小塊(20)中保持計數和預定數目。
文檔編號G11C11/34GK101496109SQ200780007004
公開日2009年7月29日 申請日期2007年1月22日 優先權日2006年2月28日
發明者喬恩·S·喬伊, 理察·K·埃吉基 申請人:飛思卡爾半導體公司