全差分放大器的製作方法
2023-05-30 11:21:46 2
專利名稱：全差分放大器的製作方法
技術領域：
本實用新型涉及模擬集成電路技術領域，尤其涉及全差分放大器。
背景技術：
採樣/保持電路是模(A)/數(D)轉換器的重要組成部分，它的性能決定著整個A/ D轉換器的性能。隨著科學技術的發展，系統對A/D轉換器的速度和精度要求越來越高，因 此，高性能的採樣/保持電路就顯得尤為重要。採樣/保持電路的一個設計難點在於高增益 高帶寬運算放大器的設計。運算放大器的增益決定採樣/保持電路的精度，運算放大器的 帶寬決定採樣保持電路的速度。而運算放大器的增益和帶寬又是一種相互制約的關係。兩 級運算放大器可能有較大的增益，但是帶寬卻很小，這樣就很容易導致較慢的反應速度。折 疊式共源共柵增益自舉運算放大器既有較大的增益，又能滿足速度要求所以常常被採用， 在摺疊式共源共柵增益自舉運算放大器中，信號通道和負載器件均應用增益提升輔助放大 器來提升增益。典型的增益提升輔助放大器為採用傳統共模反饋(CMFB)網絡的全差分放 大器，其電路原理圖如圖l所示。全差分放大器的兩個差分輸出信號輸入到一個共模電平 檢測電路檢測出輸出信號的共模電平；輸出共模電平與參考共模電平Vref進行比較，根據 兩者的差異來調節全差分放大器的偏置網絡，採用傳統共模反饋電路的輔助放大器的電路 結構複雜，電路面積大。
實用新型內容本實用新型所要解決的技術問題是，提出全差分放大器，本實用新型採用半導體 金屬氧化物(Metal-Oxide-Semiconductor， M0S)管共模反饋電路，具有電路結構簡單，電 路面積小優點。 —種全差分放大器，包括第一正半導體金屬氧化物NM0S管、第二 NM0S管、第一負 半導體金屬氧化物PM0S管、第二 PM0S管、第一電流源、第二電流源、第三電流源、電壓源，其 中，所述第一NMOS管的漏極與所述第二電流源的輸出端連接，源極與所述第一電流源的輸 入端連接；所述第二 NM0S管的漏極與所述第三電流源的輸出端連接，源極與所述第一電流 源的輸入端相連；所述第一PMOS管的柵極與所述第一NMOS管的漏極連接，源極與所述電壓 源連接，漏極與所述第一電流源的輸入端連接；所述第二PMOS管的柵極與所述第二NMOS管 的漏極連接，源極與所述電壓源連接，漏極與所述第一電流源的輸入端連接；所述第一電流 源的輸出端接地；所述第二電流源的輸入端及所述第三電流源的輸入端均與所述電壓源連 接。 —種全差分放大器，包括第一 PM0S管、第二 PM0S管、第一 NM0S管、第二 NM0S管、 第一電流源、第二電流源、第三電流源、電壓源，其中，所述第一PMOS管的漏極與所述第二 電流源的輸入端連接，源極與所述第一電流源的輸出端連接；所述第二 PM0S管的漏極與所 述第三電流源的輸入端連接，源極與所述第一電流源的輸出端相連；所述第一NMOS管的柵 極與所述第一PMOS管的漏極連接，源極接地，漏極與所述第一電流源的輸出端連接；所述第二 NM0S管的柵極與所述第二 PM0S管的漏極連接，源極接地，漏極與所述第一電流源的輸 出端連接；所述第一電流源的輸入端與所述電壓源連接；所述第二電流源的輸出端及所述 第三電流源的輸出端均接地。 —種全差分放大器，包括第一 NM0S管、第二 NM0S管、第三NM0S管、第四NM0S管， 第一 PM0S管、第二 PM0S管、第三PM0S管、第四PM0S管、第五PM0S管、第六PM0S管、第一電 流源、第二電流源、第三電流源、第四電流源、第五電流源、第六電流源、第七電流源、第八 電流源、第九電流源、第十電流源、電壓源，其中，所述第一NMOS管的漏極與所述第二電流 源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第二 NMOS管的漏極與所述第 三電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第一PMOS管的柵極與 所述第一NMOS管的柵極連接，漏極與所述第十電流源的輸入端連接，源極與所述第四電流 源的輸出端連接；所述第二PMOS管的柵極與所述第二NMOS管的柵極連接，漏極與所述第九 電流源的輸入端連接，源極與所述第四電流源的輸出端連接；所述第三PMOS管的柵極與所 述第四PMOS管的柵極連接，源極同時與所述第二及第五電流源的輸出端連接，漏極與所述 第三NMOS管的漏極連接；所述第四PMOS管的源極同時與所述第三及第六電流源的輸出端 連接，漏極與所述第四NMOS管的漏極連接；所述第三NMOS管的柵極與所述第四NMOS管的 柵極連接，源極同時與所述第十及第八電流源的輸入端連接；所述第四NMOS管的源極同時 與所述第九及第七電流源的輸入端連接；所述第五PMOS管的柵極與所述第三PMOS管的漏 極連接，源極與所述電壓源連接，漏極與所述第一電流源的輸入端連接；所述第六PMOS管 的柵極與所述第四PMOS管的漏極連接，源極與所述電壓源連接，漏極與所述第一電流源的 輸入端連接；所述第一、第七、第八、第九以及第十電流源的輸出端接地；所述第二、第三、 第四、第五、第六電流源的輸入端與所述電壓源連接。 —種全差分放大器，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管， 第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一電 流源、第二電流源、第三電流源、第四電流源、第五電流源、第六電流源、第七電流源、第八電 流源、第九電流源、第十電流源、電壓源，其中，所述第一NMOS管的漏極與所述第二電流源 的輸出端連接，源極與所述第一電流源的輸入端連接；所述第二 NMOS管的漏極與所述第三 電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第一 PMOS管的柵極與所 述第一 NMOS管的柵極連接，漏極與所述第十電流源的輸入端連接，源極與所述第四電流源 的輸出端連接；所述第二PMOS管的柵極與所述第二NMOS管的柵極連接，漏極與所述第九電 流源的輸入端連接，源極與所述第四電流源的輸出端連接；所述第三PMOS管的柵極與所述 第四PMOS管的柵極連接，源極同時與所述第二及第五電流源的輸出端連接，漏極與所述第 三NMOS管的漏極連接；所述第四PMOS管的源極同時與所述第三及第六電流源的輸出端連 接，漏極與所述第四NMOS管的漏極連接；所述第三NMOS管的柵極與所述第四畫OS管的柵 極連接，源極同時與所述第十及第八電流源的輸入端連接；所述第四NMOS管的源極同時與 所述第九及第七電流源的輸入端連接；所述第五NMOS管的柵極與所述第三PMOS管的漏極 連接，源極接地，漏極與所述第四電流源的輸出端連接；所述第六NMOS管的柵極與所述第 四PMOS管的漏極連接，源極接地，漏極與所述第四電流源的輸出端連接。 本實用新型與現有技術相比，電路結構簡單，節省了集成電路面積。
圖1是典型的增益提升輔助放大器電路原理圖； 圖2是本實用新型所述全差分運算放大器實施例一的電路原理圖； 圖3是本實用新型所述全差分運算放大器實施例二的電路原理圖； 圖4是本實用新型所述全差分運算放大器實施例三的電路原理圖； 圖5是本實用新型所述全差分運算放大器實施例四的電路原理圖； 圖6是圖2所示放大器工作原理示意圖； 圖7是圖2所示放大器的共模反饋電路的等效電路示意圖。
具體實施方式
以下結合附圖和優選實施例，對本實用新型做進一步詳細說明。 如圖2所示，是本實用新型所述全差分放大器實施例一的電路原理圖；包括三個
電流源II、 12、 13 ;兩個NM0S管M1、M2 ;兩個PM0S管M3、M4 ;以及一個電壓源VDD。電流源
II的電流大於電流源12和13的電流總和；PM0S管M3、 M4，電流源II以及NM0S管Ml、 M2
形成本全差分放大器的共模反饋電路。 電流源12的輸入端與電壓源VDD連接，輸出端與NM0S管M1的漏極連接；NM0S管 Ml的源極與電流源II的輸入端連接；電流源13的輸入端與電壓源VDD連接，輸出端與NMOS 管M2的漏極連接；NM0S管M2的源極與電流源II的輸入端連接；電流源II的輸出端接地； PM0S管M3的源極與電壓源VDD連接，柵極與NM0S管M1的漏極連接，漏極與電流源II的輸 入端連接；PM0S管M4的源極與電壓源VDD連接，柵極與NM0S管M2的漏極連接，漏極與電 流源II的輸入端連接，所有M0S管工作在飽和區。 如圖3所示，是本實用新型所述全差分放大器的實施例二的電路原理圖；包括三 個電流源II、 12、 13 ;兩個PM0S管M1、M2 ;兩個NMOS管M3、 M4 ;以及一個電壓源VDD，與實 施例一相同，PM0S管Ml、 M2，電流源II以及NM0S管M3、 M4形成該全差分放大器的共模反 饋電路。 電流源II的輸入端與電壓源VDD連接，輸出端與PM0S管M1的源極連接；PM0S管 Ml的漏極與電流源12的輸入端連接；PM0S管M2的源極與電流源II的輸出端連接，漏極與 電流源13的輸入端連接；電流源12的輸出端和電流源13的輸出端均接地；NM0S管M3的 漏極與電流源II的輸出端連接，柵極與PM0S管Ml的漏極連接，源極接地；NM0S管M4的漏 極與電流源II的輸出端連接，柵極與PM0S管M2的漏極連接，源極接地。 如圖4所示，是本實用新型所述全差分放大器的實施例三的電路原理圖；本實施 例包括四個NM0S管M1N、 M2N、 M3N、 M4N，六個PM0S管M1P、M2P、 M3P、 M4P、 M5P、 M6P，十個電 流源II、 12、 13、 14、 15、 16、 17、 18、 19、 110，電壓源VDD， NMOS管M1N、 M2N，電流源II， PMOS 管M5P、M6P形成本全差分放大器的共模反饋電路。 NMOS管M1N的漏極與電流源12的輸出端連接，源極與電流源II的輸入端連接； NM0S管M2N的漏極與電流源13的輸出端連接，源極與電流源II的輸入端連接；PM0S管M1P 的柵極與NMOS管MIN的柵極連接，漏極與電流源110的輸入端連接，源極與電流源14的輸 出端連接；PMOS管M2P的柵極與NMOS管M2N的柵極連接，漏極與電流源19的輸入端連接， 源極與電流源14的輸出端連接；PM0S管M3P的柵極與PM0S管M4P的柵極連接，源極同時與
6電流源12、 15的輸出端連接，漏極與NM0S管M3N的漏極連接；PM0S管M4P的源極同時與電 流源13、 16的輸出端連接，漏極與NM0S管M4N的漏極連接；NM0S管M3N的柵極與NM0S管 M4N的柵極連接，源極同時與電流源110、 18的輸入端連接；NM0S管M4N的源極同時與電流 源19、 17的輸入端連接；PM0S管M5P的柵極與PM0S管M3P的漏極連接，源極與電壓源VDD 連接，漏極與電流源II的輸入端連接；PM0S管M6P的柵極與PM0S管M4P的漏極連接，源極 與電壓源VDD連接，漏極與電流源11的輸入端連接；電流源11 、 17、 18、 19、 110的輸出端接 地；電流源12、 13、 14、 15、 16的輸入端與電壓源VDD連接。 如圖5所示，是本實用新型所述全差分放大器的實施例四的電路原理圖；本實施 例包括四個PM0S管M1P、 M2P、 M3P、 M4P，六個NM0S管M1N、 M2N、 M3N、M4N、 M5N、 M6N，十個電 流源II、 12、 13、 14、 15、 16、 17、 18、 19、 110，電壓源VDD， PM0S管M1P、 M2P，電流源II， NM0S 管M5N、M6N形成本全差分放大器的共模反饋電路。 NM0S管M1N的漏極與電流源12的輸出端連接，源極與電流源II的輸入端連接； NM0S管M2N的漏極與電流源13的輸出端連接，源極與電流源II的輸入端連接；PM0S管M1P 的柵極與NMOS管MIN的柵極連接，漏極與電流源110的輸入端連接，源極與電流源14的輸 出端連接；PMOS管M2P的柵極與NMOS管M2N的柵極連接，漏極與電流源19的輸入端連接， 源極與電流源14的輸出端連接；PM0S管M3P的柵極與PM0S管M4P的柵極連接，源極同時 與電流源12、 15的輸出端連接，漏極與NM0S管M3N的漏極連接；PMOS管M4P的源極同時與 電流源13、 16的輸出端連接，漏極與NMOS管M4N的漏極連接；NMOS管M3N的柵極與NMOS 管M4N的柵極連接，源極同時與電流源110、 18的輸入端連接；NM0S管M4N的源極同時與電 流源19、 17的輸入端連接；NMOS管M5N的柵極與PMOS管M3P的漏極連接，源極接地，漏極 與電流源14的輸出端連接；NMOS管M6N的柵極與PMOS管M4P的漏極連接，源極接地，與電 流源14的輸出端連接；電流源II、 17、 18、 19、 110的輸出端接地；電流源12、 13、 14、 15、 16 的輸入端與電壓源VDD連接。 以上四個實施例中，全差分放大器的共模反饋電路結構相同，即都由兩個PMOS 管、兩個NMOS管以及一個電流源組成。 以下結合圖2，對本實用新型的工作原理做進一步說明。 如圖6所示，是圖2所示全差分放大器放大器的工作原理示意圖；全差分放大器 的共模輸出電壓Vcm in輸入到PMOS管M3和M4的柵極，若Vcm in增加，由於電流源II、 12、 13 不是理想電流源，則結點P電壓會下降，全差分放大器共模輸出電壓V。m。ut也會下降。這樣 PMOS管M3、 M4，電流源Il，全差分放大器的輸入級NMOS管Ml、 M2形成一個負反饋，調節全 差分放大器的共模輸出電壓。 如圖7所示，是圖2所示全差分放大器共模反饋電路的等效電路示意圖；共模反饋 環路的環路增益Av可由本等效電路計算得到 Av = GmRout (Gm是摺疊式共源共柵增益運算放大器的輸入跨導；Rout是摺疊式共
源共柵增益運算放大器的輸出阻抗) Gm " gm3 (gm3是PMOS管M3的跨導) Rout = gmlr01(rOI1〃ro3)〃rOI2(gml是NMOS管Ml的跨導，r0l是NMOS管Ml的輸出 電阻，r。n是電流源II的輸出電阻，r。3是PMOS管M3的輸出電阻，r。I2是電流源12的輸出 電阻)[0032] 貝U : Av = gm3 (gmlrolroI1〃ro3〃roI2); 接下來計算輸出共模電平VCM : PM0S管M3的直流工作電流Iformula see original document page 8 忽略溝道調製效應，根據MOS器件在飽和區的電壓電流方程 ^ =《^(Fes -R)2 (K為MOS管的特性參數，Vt為MOS管的閾值電壓)，則
^GS 一 formula see original document page 8 由以上計算可知，選擇合適的電流源II、 12以及PM0S管M3、M4尺寸，就可以得到 合適的輸出共模電平VCM。
權利要求一種全差分放大器，其特徵在於，包括第一正半導體金屬氧化物NMOS管、第二NMOS管、第一負半導體金屬氧化物PMOS管、第二PMOS管、第一電流源、第二電流源、第三電流源、電壓源，其中，所述第一NMOS管的漏極與所述第二電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第二NMOS管的漏極與所述第三電流源的輸出端連接，源極與所述第一電流源的輸入端相連；所述第一PMOS管的柵極與所述第一NMOS管的漏極連接，源極與所述電壓源連接，漏極與所述第一電流源的輸入端連接；所述第二PMOS管的柵極與所述第二NMOS管的漏極連接，源極與所述電壓源連接，漏極與所述第一電流源的輸入端連接；所述第一電流源的輸出端接地；所述第二電流源的輸入端及所述第三電流源的輸入端均與所述電壓源連接。
2. —種全差分放大器，其特徵在於，包括第一 PMOS管、第二 PMOS管、第一 NM0S管、第 二 NMOS管、第一電流源、第二電流源、第三電流源、電壓源，其中，所述第一 PMOS管的漏極 與所述第二電流源的輸入端連接，源極與所述第一電流源的輸出端連接；所述第二PMOS管 的漏極與所述第三電流源的輸入端連接，源極與所述第一電流源的輸出端相連；所述第一 NMOS管的柵極與所述第一 PMOS管的漏極連接，源極接地，漏極與所述第一電流源的輸出端 連接；所述第二 NMOS管的柵極與所述第二 PMOS管的漏極連接，源極接地，漏極與所述第一 電流源的輸出端連接；所述第一電流源的輸入端與所述電壓源連接；所述第二電流源的輸 出端及所述第三電流源的輸出端均接地。
3. —種全差分放大器，其特徵在於，包括第一 NMOS管、第二 NMOS管、第三NMOS管、第 四NMOS管，第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS 管、第一電流源、第二電流源、第三電流源、第四電流源、第五電流源、第六電流源、第七電流 源、第八電流源、第九電流源、第十電流源、電壓源，其中，所述第一NMOS管的漏極與所述第 二電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第二 NMOS管的漏極與 所述第三電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第一 PMOS管的 柵極與所述第一 NMOS管的柵極連接，漏極與所述第十電流源的輸入端連接，源極與所述第 四電流源的輸出端連接；所述第二 PMOS管的柵極與所述第二 NMOS管的柵極連接，漏極與 所述第九電流源的輸入端連接，源極與所述第四電流源的輸出端連接；所述第三PMOS管的 柵極與所述第四PMOS管的柵極連接，源極同時與所述第二及第五電流源的輸出端連接，漏 極與所述第三NMOS管的漏極連接；所述第四PMOS管的源極同時與所述第三及第六電流源 的輸出端連接，漏極與所述第四NMOS管的漏極連接；所述第三NMOS管的柵極與所述第四 NMOS管的柵極連接，源極同時與所述第十及第八電流源的輸入端連接；所述第四NMOS管 的源極同時與所述第九及第七電流源的輸入端連接；所述第五PMOS管的柵極與所述第三 PMOS管的漏極連接，源極與所述電壓源連接，漏極與所述第一電流源的輸入端連接；所述 第六PMOS管的柵極與所述第四PMOS管的漏極連接，源極與所述電壓源連接，漏極與所述第 一電流源的輸入端連接；所述第一、第七、第八、第九以及第十電流源的輸出端接地；所述 第二、第三、第四、第五、第六電流源的輸入端與所述電壓源連接。
4. 一種全差分放大器，其特徵在於，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四 PMOS管，第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、 第一電流源、第二電流源、第三電流源、第四電流源、第五電流源、第六電流源、第七電流源、 第八電流源、第九電流源、第十電流源、電壓源，其中，所述第一NMOS管的漏極與所述第二電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第二 NM0S管的漏極與所 述第三電流源的輸出端連接，源極與所述第一電流源的輸入端連接；所述第一 PMOS管的柵 極與所述第一 NMOS管的柵極連接，漏極與所述第十電流源的輸入端連接，源極與所述第四 電流源的輸出端連接；所述第二PMOS管的柵極與所述第二NMOS管的柵極連接，漏極與所述 第九電流源的輸入端連接，源極與所述第四電流源的輸出端連接；所述第三PMOS管的柵極 與所述第四PMOS管的柵極連接，源極同時與所述第二及第五電流源的輸出端連接，漏極與 所述第三NMOS管的漏極連接；所述第四PMOS管的源極同時與所述第三及第六電流源的輸 出端連接，漏極與所述第四NMOS管的漏極連接；所述第三NMOS管的柵極與所述第四NMOS 管的柵極連接，源極同時與所述第十及第八電流源的輸入端連接；所述第四NMOS管的源極 同時與所述第九及第七電流源的輸入端連接；所述第五NMOS管的柵極與所述第三PMOS管 的漏極連接，源極接地，漏極與所述第四電流源的輸出端連接；所述第六NMOS管的柵極與 所述第四PMOS管的漏極連接，源極接地，漏極與所述第四電流源的輸出端連接。
專利摘要一種全差分放大器，包括兩個正半導體金屬氧化物NMOS管、兩個負半導體金屬氧化物PMOS管、三個電流源和一個電壓源；第一NMOS管的漏極與第二電流源的輸出端連接，源極與第一電流源的輸入端連接；第二NMOS管的漏極與第三電流源的輸出端連接，源極與第一電流源的輸入端相連；第一PMOS管的柵極與第一NMOS管的漏極連接，源極與所述電壓源連接，漏極與第一電流源的輸入端連接；第二PMOS管的柵極與第二NMOS管的漏極連接，源極與電壓源連接，漏極與第一電流源的輸入端連接；第一電流源的輸出端接地；第二電流源的輸入端及第三電流源的輸入端均與電壓源連接。本實用新型與現有技術相比，電路結構簡單，節省了集成電路面積。
文檔編號H03F3/45GK201523360SQ20092013229
公開日2010年7月7日 申請日期2009年5月25日 優先權日2009年5月25日
發明者周莉 申請人:中興通訊股份有限公司