一種薄膜電晶體及其製造方法、陣列基板、顯示裝置與流程

2023-05-30 02:00:51

【技術領域】

本發明涉及顯示技術領域，尤其涉及一種薄膜電晶體及其製造方法、陣列基板、顯示裝置。

背景技術：

由於低溫多晶矽具有較高的電子遷移率、較快的響應速度、良好的穩定性等優點，目前，顯示裝置中應用的薄膜電晶體多採用低溫多晶矽作為有源層。

圖1為現有技術中的薄膜電晶體的結構示意圖，如圖1所示，該薄膜電晶體包括設置於襯底基板10』上的緩衝層20』，設置於緩衝層20』上的有源層30』，設置於有源層30』上的柵極絕緣層40』，設置於柵極絕緣層40』上的柵極50』，設置於柵極50』上的層間絕緣層60』，以及設置於層間絕緣層60』上的源極70』和漏極80』，源極70』和漏極80』分別通過貫穿柵極絕緣層和層間絕緣層的過孔90』與有源層30』連接。其中，有源層30』包括溝道區31』，位於溝道區31』兩側的兩個低摻雜區(ldd，lightlydopeddrain)32』，以及位於兩個低摻雜區32』的遠離溝道區31』一側的兩個重摻雜區33』，兩個重摻雜區33』分別用於與源極70』和漏極80』連接。

本申請的發明人發現，針對具有上述結構的薄膜電晶體，在其處於關閉狀態時，在高偏置電壓情況下漏電流較大，會影響顯示裝置的顯示效果。具體地，漏電流較大的主要原因如圖2和圖3所示，圖2為低摻雜區與溝道區之間的界面處積累的電子進入溝道區的能級圖，圖3為低摻雜區與溝道區之間的界面處積累的空穴進入溝道區的能級圖，由圖2和圖3可知，電子在低摻雜區與溝道區之間的界面處大量積累，在偏置電壓較大的情況下，部分能量較高的電子可以隧穿進入溝道區，部分能量稍低的電子可以躍遷到懸掛鍵等能隙缺陷態能帶上進入溝道區，同樣的情況下，空穴在漏極與溝道區之間的界面處大量積累，由於空穴質量較重，大部分空穴通過躍遷到懸掛鍵等能隙缺陷態能帶上進入溝道區，從而導致低溫多晶矽薄膜電晶體在高偏置電壓情況下，漏電流較大。

技術實現要素：

有鑑於此，本發明實施例提供了一種薄膜電晶體及其製造方法、陣列基板、顯示裝置，用以解決現有技術中在高偏置電壓情況下薄膜電晶體的漏電流較大的問題。

第一方面，本發明實施例提供一種薄膜電晶體，該薄膜電晶體包括：

有源層，所述有源層包括：溝道區、第一摻雜區和第二摻雜區；

所述第二摻雜區位於所述第一摻雜區遠離所述溝道區的一側，且所述第二摻雜區的摻雜離子濃度大於所述第一摻雜區的摻雜離子濃度；

所述有源層還包括第三摻雜區，所述第三摻雜區位於所述溝道區與所述第二摻雜區之間，其中，所述第三摻雜區的摻雜離子濃度小於所述第一摻雜區的摻雜離子濃度。

可選地，所述第一摻雜區包括第一子摻雜區和第二子摻雜區，所述第二子摻雜區位於所述第一子摻雜區朝向所述第二摻雜區的一側，

所述第三摻雜區位於所述第一子摻雜區與所述第二子摻雜區之間。

進一步地，所述第一子摻雜區沿第一方向的寬度大於所述第二子摻雜區沿所述第一方向的寬度；

其中，所述第一方向為所述溝道區朝向所述第二摻雜區的方向。

可選地，所述第三摻雜區位於所述第一摻雜區與所述第二摻雜區之間。

可選地，所述第三摻雜區位於所述溝道區與所述第一摻雜區之間。

可選地，所述第三摻雜區包括第三子摻雜區和第四子摻雜區，其中，所述第三子摻雜區位於所述溝道區與所述第一摻雜區之間，所述第四子摻雜區位於所述第一摻雜區與所述第二摻雜區之間。

可選地，所述第三摻雜區在平行於所述溝道區表面的平面內呈多個分隔的塊狀區域。

可選地，所述有源層與所述柵極之間設置柵極絕緣層，所述柵極絕緣層包括第一凸起區域；所述第三摻雜區為所述第一凸起區域在垂直於所述襯底基板所在平面的方向上的正投影區域。

可選地，所述有源層與所述柵極之間設置柵極絕緣層，所述柵極絕緣層包括第二凸起區域；所述溝道區為所述第二凸起區域的在垂直於所述襯底基板所在平面的方向上的正投影區域；在垂直於所述襯底基板所在平面的方向上，所述柵極的正投影位於所述第二凸起區域的正投影內。

可選地，所述第一摻雜區的摻雜離子與所述第三摻雜區的摻雜離子相同；所述第一摻雜區的摻雜離子與所述第二摻雜區的摻雜離子不同。

可選地，所述第一摻雜區的摻雜離子為磷離子。

進一步地，所述第一摻雜區中磷離子的摻雜濃度為1×1013～5×1013個/cm2；所述第三摻雜區中磷離子的摻雜濃度為5×1012～1×1013個/cm2。

可選地，所述第二摻雜區的摻雜離子為硼離子。

進一步地，所述第二摻雜區中硼離子的摻雜濃度為5×1014～1×1015個/cm2。

可選地，所述第三摻雜區沿第一方向的寬度範圍為：0.3μm—1μm；其中，所述第一方向為所述溝道區朝向所述第二摻雜區的方向。

可選地，所述溝道區為溝道摻雜多晶矽區域。

第二方面，本發明實施例提供一種陣列基板，該陣列基板包括：襯底基板和以上任一項所述的薄膜電晶體。

第三方面，本發明實施例提供一種顯示裝置，該顯示裝置包括以上所述的陣列基板。

第四方面，本發明實施例提供一種薄膜電晶體的製造方法，所述方法包括：在襯底基板上形成柵極、源極、漏極和有源層；

其中，形成所述有源層的方法，包括：

通過摻雜工藝，在所述有源層上形成溝道區，以及，在所述溝道區的一側形成第一摻雜區、第二摻雜區和第三摻雜區；

其中，所述第二摻雜區位於所述第一摻雜區遠離所述溝道區的一側，且所述第二摻雜區中的摻雜離子濃度大於所述第一摻雜區中的摻雜離子濃度；

所述第三摻雜區位於所述溝道區與所述第二摻雜區之間，其中，所述第三摻雜區中的摻雜離子濃度小於所述第一摻雜區的摻雜離子濃度。

進一步地，所述摻雜工藝為離子注入工藝。

可選地，所述形成所述有源層的方法，具體包括：

在所述襯底基板上形成有源層；其中，所述有源層包括：溝道區、第一區域、第二區域和第三區域；所述第二區域位於所述第一區域遠離所述溝道區的一側，所述第三區域位於所述溝道區與所述第二區域之間；

進行第一次離子注入，在所述第二區域處形成第二摻雜區；

在形成所述第二摻雜區的有源層上沉積形成柵極絕緣層，所述柵極絕緣層包括第一凸起區域和第二凸起區域；其中，在垂直於所述襯底基板所在平面的方向上，所述第一凸起區域的正投影與所述第三區域的正投影完全重合，並且，所述溝道區為所述第二凸起區域的在垂直於所述襯底基板所在平面的方向上的正投影區域；

所述柵極絕緣層上的第二凸起區域範圍內沉積形成柵極，使得在垂直於所述襯底基板所在平面的方向上，所述柵極的正投影位於所述第二凸起區域的正投影內；

進行第二次離子注入，在所述第一區域處形成第一摻雜區，並在所述第三區域處形成第三摻雜區，以使得所述第三摻雜區的摻雜離子濃度小於所述第一摻雜區的摻雜離子濃度，且所述第一摻雜區的摻雜離子濃度小於所述第二摻雜區的摻雜離子濃度。

可選地，所述第一次離子注入的摻雜離子為硼離子；所述第二次離子注入的摻雜離子為磷離子。

本發明實施例提供的薄膜電晶體及其製造方法、陣列基板、顯示裝置，該薄膜電晶體包括有源層，有源層包括溝道區、第一摻雜區和第二摻雜區；第二摻雜區位於第一摻雜區遠離溝道區的一側，且第二摻雜區的摻雜離子濃度大於第一摻雜區的摻雜離子濃度；有源層還包括第三摻雜區，第三摻雜區位於溝道區與第二摻雜區之間，進而使得載流子(電子或者空穴)在到達溝道區與第一摻雜區的界面處之前，需要先經過第一摻雜區與第三摻雜區之間的界面，由於第三摻雜區的摻雜離子濃度小於第一摻雜區的摻雜離子濃度，因此，載流子在經過第一摻雜區與第三摻雜區之間的界面時，需要跨越一個較大的勢壘，進而對載流子起到了一定的阻擋作用，能夠有效減少到達溝道區的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區的載流子的數目，起到減小漏電流的作用。

【附圖說明】

為了更清楚地說明本發明實施例的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。

圖1是現有技術中薄膜電晶體的截面示意圖；

圖2是現有技術中薄膜電晶體處於關閉狀態時電子由高摻雜區進入溝道區的能級圖；

圖3是現有技術中薄膜電晶體處於關閉狀態時空穴由高摻雜區進入溝道區的能級圖；

圖4是本發明實施例中薄膜電晶體的截面示意圖一；

圖5是本發明實施例中有源層的截面示意圖一；

圖6是本發明實施例中薄膜電晶體處於關閉狀態時圖5所示的有源層中電子由第二摻雜區進入溝道區的能級圖；

圖7是本發明實施例中有源層的截面示意圖二；

圖8是本發明實施例中薄膜電晶體處於關閉狀態時圖7所示的有源層中電子由第二摻雜區進入溝道區的能級圖；

圖9是本發明實施例中有源層的截面示意圖三；

圖10是本發明實施例中薄膜電晶體處於關閉狀態時圖9所示的有源層中電子由第二摻雜區進入溝道區的能級圖；

圖11是本發明實施例中有源層的截面示意圖四；

圖12是本發明實施例中薄膜電晶體處於關閉狀態時圖11所示的有源層中電子由第二摻雜區進入溝道區的能級圖；

圖13是本發明實施例中第三摻雜區的俯視圖；

圖14是本發明實施例中薄膜電晶體的截面示意圖二；

圖15是本發明實施例中有源層的俯視圖；

圖16是本發明實施例中顯示裝置的俯視圖；

圖17是本發明實施例中形成有源層的方法流程圖；

圖18是本發明實施例中形成有源層的各步驟對應的結構圖。

【具體實施方式】

為了更好的理解本發明的技術方案，下面結合附圖對本發明實施例進行詳細描述。

應當明確，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其它實施例，都屬於本發明保護的範圍。

在本發明實施例中使用的術語是僅僅出於描述特定實施例的目的，而非旨在限制本發明。在本發明實施例和所附權利要求書中所使用的單數形式的「一種」、「所述」和「該」也旨在包括多數形式，除非上下文清楚地表示其他含義。

應當理解，儘管在本發明實施例中可能採用術語第一、第二、第三等來描述xxx，但這些xxx不應限於這些術語。這些術語僅用來將xxx彼此區分開。例如，在不脫離本發明實施例範圍的情況下，第一xxx也可以被稱為第二xxx，類似地，第二xxx也可以被稱為第一xxx。

第一方面，本發明實施例提供一種薄膜電晶體，具體地，如圖4所示，圖4是本發明實施例中薄膜電晶體的截面示意圖一，該薄膜電晶體包括有源層1，有源層1包括溝道區10、第一摻雜區11和第二摻雜區12；第二摻雜區12位於第一摻雜區11遠離溝道區10的一側，且第二摻雜區12的摻雜離子濃度大於第一摻雜區11的摻雜離子濃度；有源層1還包括第三摻雜區13，第三摻雜區13位於溝道區10與第二摻雜區12之間，其中，第三摻雜區13的摻雜離子濃度小於第一摻雜區11的摻雜離子濃度。可選地，第三摻雜區13沿第一方向的寬度範圍為：0.3μm—1μm；其中，第一方向為溝道區10朝向第二摻雜區12的方向。

其中，第二摻雜區12用於與源極或者漏極進行連接，由於在第一摻雜區11～第三摻雜區13中，第二摻雜區12的摻雜濃度最大，載流子濃度最大，進而可以有效降低有源層1和源極或者漏極的接觸電阻，提升薄膜電晶體的性能；第一摻雜區11的摻雜濃度小於第二摻雜區12的摻雜濃度，載流子濃度較小，電電阻較大，進而可以在薄膜電晶體處於關閉狀態時，降低薄膜電晶體的漏電流；第三摻雜區13的摻雜離子濃度小於第一摻雜區11的摻雜離子濃度，因此，載流子(電子或者空穴)在經過第一摻雜區11與第三摻雜區13之間的界面時，需要跨越一個較大的勢壘，進而對載流子起到了一定的阻擋作用，能夠有效減少到達溝道區10的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區10的載流子的數目，起到進一步減小漏電流的作用。

需要補充的是，如圖4所示，該薄膜電晶體還包括設置於襯底基板0上的緩衝層2，有源層1設置於緩衝層2上，設置於有源層1上的柵極絕緣層3，設置於柵極絕緣層3上的柵極4，設置於柵極4上的層間絕緣層5，以及設置於層間絕緣層5上的源極6和漏極7，源極6和漏極7分別通過貫穿柵極絕緣層3和層間絕緣層5的過孔8與有源層1的兩個第二摻雜區12連接。其中，緩衝層2的作用在於不僅可以將襯底基板0與有源層1隔絕，避免襯底基板0中的雜質進入有源層1，影響有源層1的性能，還可以減少有源層1與襯底基板0之間的熱擴散，降低在製作有源層1的過程中採用的工藝(例如，準分子雷射退火工藝)產生的高溫對襯底基板0產生的影響。緩衝層2的材質可以為氧化矽或者氮化矽。

可選地，如圖4所示，該薄膜電晶體還包括遮光結構9，遮光結構9位於襯底基板0上且與有源層1的溝道區11的位置相對應，緩衝層2覆蓋於遮光結構9上，遮光結構9可以有效遮擋由背光模組射出的光線，避免因該部分光線照射到溝道區11上，使溝道區11產生光電效應，對溝道區11的電學性能產生影響。

下面本發明實施例對有源層1包括的溝道區10、第一摻雜區11、第二摻雜區12以及第三摻雜區13的相對位置進行舉例描述，本領域技術人員基於以下內容在不付出創造性勞動的前提下獲得的其他實施方式，均屬於本申請保護範圍之內。

例一，如圖5所示，圖5是本發明實施例中有源層的截面示意圖一，第一摻雜區11包括第一子摻雜區11a和第二子摻雜區11b，第二子摻雜區11b位於第一子摻雜區11a朝向第二摻雜區12的一側，第三摻雜區13位於第一子摻雜區11a與第二子摻雜區11b之間。當有源層1具有此結構時，薄膜電晶體處於關閉狀態時，其中的載流子的躍遷和/隧穿方式如圖6所示，圖6是本發明實施例中薄膜電晶體處於關閉狀態時圖5所示的有源層中電子由第二摻雜區進入溝道區的能級圖，圖6僅以載流子為電子為例進行說明，圖6中從左至右的五個區域依次對應溝道區10、第一子摻雜區11a、第三摻雜區13、第二子摻雜區11b和第二摻雜區12，由圖6可知，電子在達到溝道區10之前，需要先跨越第二子摻雜區11b、第三摻雜區13和第一子摻雜區11a，第三摻雜區13的摻雜濃度小於第二子摻雜區11b和第一子摻雜區11a，第一子摻雜區11a和第二子摻雜區11b的摻雜濃度小於第二摻雜區12的摻雜濃度，進而使得第三摻雜區13的勢壘高度高於第二子摻雜區11b和第一子摻雜區11a的勢壘高度，第二子摻雜區11b和第一子摻雜區11a的勢壘高度高於第二摻雜區12的勢壘高度，第三摻雜區13、第二子摻雜區11b和第一子摻雜區11a對電子起到了一定的阻擋作用，其中第三摻雜區13的阻擋作用尤為明顯，能夠有效減少到達溝道區10的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區10的載流子的數目，起到減小漏電流的作用。

進一步地，如圖5所示，第一子摻雜區11a沿第一方向x的寬度大於第二子摻雜區11b沿第一方向x的寬度；其中，第一方向x為溝道區10朝向第二摻雜區12的方向。如此設置可以使得第三摻雜區13位於溝道區10與第二摻雜區12之間的較為中間的位置，進而使得第三摻雜區13對載流子的阻擋效果較佳，降低漏電流的效果較好。

例二，如圖7所示，圖7是本發明實施例中有源層的截面示意圖二，第三摻雜區13位於第一摻雜區11與第二摻雜區12之間。當有源層1具有此結構時，薄膜電晶體處於關閉狀態時，其中的載流子的躍遷和/隧穿方式如圖8所示，圖8是本發明實施例中薄膜電晶體處於關閉狀態時圖7所示的有源層中電子由第二摻雜區進入溝道區的能級圖，圖8僅以載流子為電子為例進行說明，圖8中從左至右的四個區域依次對應溝道區10、第一摻雜區11、第三摻雜區13和第二摻雜區12，由圖8可知，電子在達到溝道區10之前，需要先跨越第三摻雜區13和第一摻雜區11，第三摻雜區13的摻雜濃度小於第一摻雜區11，第一摻雜區11的摻雜濃度小於第二摻雜區12，進而使得第三摻雜區13的勢壘高度高於第一摻雜區11的勢壘高度，第一摻雜區11的勢壘高度高於第二摻雜區12的勢壘高度，第三摻雜區13和第一摻雜區11對電子起到了一定的阻擋作用，其中第三摻雜區13的阻擋作用尤為明顯，能夠有效減少到達溝道區10的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區10的載流子的數目，起到減小漏電流的作用。

例三，如圖9所示，圖9是本發明實施例中有源層的截面示意圖三，第三摻雜區13位於溝道區10與第一摻雜區11之間。當有源層1具有此結構時，薄膜電晶體處於關閉狀態時，其中的載流子的躍遷和/隧穿方式如圖10所示，圖10是本發明實施例中薄膜電晶體處於關閉狀態時圖9所示的有源層中電子由第二摻雜區進入溝道區的能級圖，圖10僅以載流子為電子為例進行說明，圖10中從左至右的四個區域依次對應溝道區10、第三摻雜區13、第一摻雜區11和第二摻雜區12，由圖10可知，電子在達到溝道區10之前，需要先跨越第一摻雜區11和第三摻雜區13，第一摻雜區11的摻雜濃度小於第二摻雜區12的摻雜濃度，第三摻雜區13的摻雜濃度小於第一摻雜區11，進而使得第三摻雜區13的勢壘高度高於第一摻雜區11的勢壘高度，第一摻雜區11的勢壘高度高於第二摻雜區12的勢壘高度，第三摻雜區13和第一摻雜區11對電子起到了一定的阻擋作用，其中，第三摻雜區13的阻擋作用尤為明顯，能夠有效減少到達溝道區10的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區10的載流子的數目，起到減小漏電流的作用。

例四，如圖11所示，圖11是本發明實施例中有源層的截面示意圖四，第三摻雜區13包括第三子摻雜區13a和第四子摻雜區13b，其中，第三子摻雜區13a位於溝道區10與第一摻雜區11之間，第四子摻雜區13b位於第一摻雜區11與第二摻雜區12之間。當有源層1具有此結構時，薄膜電晶體處於關閉狀態時，其中的載流子的躍遷和/隧穿方式如圖12所示，圖12是本發明實施例中薄膜電晶體處於關閉狀態時圖11所示的有源層中電子由第二摻雜區進入溝道區的能級圖，圖12僅以載流子為電子為例進行說明，圖12中從左至右的五個區域依次對應溝道區10、第三子摻雜區13a、第一摻雜區11、第四子摻雜區13b和第二摻雜區12，由圖12可知，電子在達到溝道區10之前，需要先跨越第四子摻雜區13b、第一摻雜區11和第三子摻雜區13a，其中，第三子摻雜區13a以及第四子摻雜區13b的摻雜濃度小於第一摻雜區11和第二摻雜區12，進而使得第三子摻雜區13a和第四子摻雜區13b的勢壘高度高於第一摻雜區11和第二摻雜區12的勢壘高度，第三子摻雜區13a和第四子摻雜區13b對電子起到了一定的阻擋作用，能夠有效減少到達溝道區10的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區10的載流子的數目，起到減小漏電流的作用。

需要說明的是，在例二所示的實施方式中，具有最高摻雜濃度的第二摻雜區12與具有最低摻雜濃度的第三摻雜區13相鄰設置，由於二者之間的摻雜濃度相差較大，電阻突變很大，且通常二者摻雜的為不同元素，進而會使得二者之間形成的pn結的耗盡層太薄，被載流子穿過後容易對pn結造成破壞，進而導致有源層1的性能受到影響；在例三所示的實施方式中，雖然第二摻雜區12、第一摻雜區11和第三摻雜區13依次設置，電阻突變不大，載流子穿過後不會對第二摻雜區12與第一摻雜區11之間形成的pn結造成破壞，但第三摻雜區13的設置位置較偏，進而會使得減小漏電流的效果較差；在例四所示的實施方式中，第三摻雜區13包括第三子摻雜區13a和第四子摻雜區13b，其中第三子摻雜區13a和第四子摻雜區13b的載流子濃度均很小，電阻很大，本申請的發明人經過探索發現，設置多個電阻很大的區域時，漏電流的減小僅比設置一個電阻很大的區域有微弱的優勢，但卻會對薄膜電晶體處於開態時的工作電流造成較大的降低；而例一中的實施方式可以有效減輕或者避免上述各種情況的出現，因此，本發明實施例中優選例一中的實施方式，即第一摻雜區11包括第一子摻雜區11a和第二子摻雜區11b，第二子摻雜區11b位於第一子摻雜區11a朝向第二摻雜區12的一側，第三摻雜區13位於第一子摻雜區11a與第二子摻雜區11b之間。

可選地，如圖13所示，圖13是本發明實施例中第三摻雜區的俯視圖，第三摻雜區13在平行於溝道區表面的平面內呈多個分隔的塊狀區域130。如此設置不僅可以使得當薄膜電晶體處於關閉狀態時，載流子在經過第三摻雜區13到達溝道區10的過程中，載流子每遇到一個塊狀區域a，其前進方向就會發生改變，進而使得載流子的行進路線會增加，其到達溝道區10的可能性就會降低，可以更好的減小漏電流。

下面本發明實施例對有源層1包括的溝道區10、第一摻雜區11、第二摻雜區12以及第三摻雜區13的摻雜方式進行舉例描述，本領域技術人員基於以下內容在不付出創造性勞動的前提下獲得的其他實施方式，均屬於本申請保護範圍之內。

可選地，第一摻雜區11的摻雜離子與第三摻雜區13的摻雜離子相同；第一摻雜區11的摻雜離子與第二摻雜區12的摻雜離子不同，從而不僅可以使得第一摻雜區11和第三摻雜區13可以在一次摻雜工藝(例如，離子注入工藝)中進行，簡化薄膜電晶體的製作工藝，而且還可以使第一摻雜區11與第二摻雜區12之間，或者，第三摻雜區13與第二摻雜區12之間形成pn結，該pn結的設置可以在降低薄膜電晶體在關閉狀態的漏電流的同時不影響其在開態時的工作電流。

示例性地，第一摻雜區11的摻雜離子為磷(p)離子，第三摻雜區13的摻雜離子也為磷(p)離子。第一摻雜區中磷離子的摻雜濃度為1×1013～5×1013個/cm2。第三摻雜區13中磷離子的摻雜濃度為5×1012～1×1013個/cm2。當採用離子注入工藝對第一摻雜區11進行摻雜時，離子束的能量為55kev，當採用離子注入工藝對第三摻雜區13進行摻雜時，離子束的能量為55kev。第一摻雜區11和第三摻雜區13可以通過一次離子注入工藝中進行摻雜獲得。

示例性地，第二摻雜區12的摻雜離子為硼(b)離子。第二摻雜區12中硼離子的摻雜濃度為5×1014～1×1015個/cm2。當採用離子注入工藝對第二摻雜區12進行摻雜時，離子束的能量為25kev。

可選地，溝道區10為溝道摻雜多晶矽區域。示例性地，溝道區10的摻雜離子為b離子，摻雜濃度為1×1012～5×1012個/cm2，當採用離子注入工藝對溝道區10進行摻雜時，離子束的能量為8kev。

由以上所述可知，第一摻雜區11和第三摻雜區13可以通過一次離子注入工藝中進行摻雜獲得，基於此，本發明實施例提供一種可選的技術方案：如圖14所示，有源層1與柵極4之間設置柵極絕緣層3，柵極絕緣層3包括第一凸起區域31；第三摻雜區13為第一凸起區域31在垂直於襯底基板0所在平面的方向上的正投影區域。從而使得在離子注入過程中，第三摻雜區13對應的柵極絕緣層3的位置為第一凸起區域31，第一凸起區域31的厚度比第一摻雜區11對應的柵極絕緣層3部分的厚度大，使得第一凸起區域31對注入的離子的阻擋大於第一摻雜區11對應的柵極絕緣層3部分對注入的離子的阻擋，進而使得注入第三摻雜區13的離子的量小於注入第一摻雜區11的離子的量，實現了第一摻雜區11和第三摻雜區13可以通過一次離子注入工藝中進行摻雜獲得。

此外，為了減輕在通過離子注入工藝形成第一摻雜區11和第三摻雜區13的過程中，離子束對溝道區10的影響，可選地，如圖14所示，圖14是本發明實施例中薄膜電晶體的截面示意圖二，有源層1與柵極4之間設置柵極絕緣層3，柵極絕緣層3包括第二凸起區域32；溝道區11為第二凸起區域32的在垂直於襯底基板0所在平面的方向上的正投影區域；在垂直於襯底基板0所在平面的方向上，柵極4的正投影位於第二凸起區域32的正投影內。進而使得溝道區11對應的第二凸起區域32的厚度較大，對注入的離子的阻擋效果較好，進而可以減輕在通過離子注入工藝形成第一摻雜區11和第三摻雜區13的過程中，離子束對溝道區10的影響。

另外，可選地，本發明實施例中的薄膜電晶體可以具有雙溝道結構，薄膜電晶體的有源層1的俯視圖如圖15所示，圖15是本發明實施例中有源層的俯視圖，其中，有源層1包括兩個溝道區10，每個溝道區10的兩側均對應設置有第三摻雜區13、第一摻雜區11和第二摻雜區12，如此設置可以有助於進一步減小薄膜電晶體的漏電流。

第二方面，本發明實施例提供一種陣列基板，該陣列基板包括：襯底基板和以上任一項所述的薄膜電晶體。陣列基板還包括橫向設置的多條柵線，以及縱向設置的多條數據線，二者限定出多個像素單元，每個像素單元中設置有一個薄膜電晶體以及一個像素電極，薄膜電晶體的源極與數據線連接，漏極與像素電極連接，柵極與柵線連接。當一條柵線上施加掃描信號後，其連接的一行薄膜電晶體開啟，各數據線上的數據信號寫入至對應的像素電極中。

第三方面，本發明實施例提供一種顯示裝置，如圖16所示，圖16是本發明實施例中顯示裝置的俯視圖，該顯示裝置包括以上所述的陣列基板100。本申請實施例提供的顯示裝置可以是例如智慧型手機、可穿戴式智能手錶、智能眼鏡、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀、車載顯示器、電泳顯示器、電子書等任何具有顯示功能的產品或部件。本申請實施例提供的顯示面板和顯示裝置可以為柔性，也可以為非柔性，本申請對此不做限定。

第四方面，本發明實施例提供一種薄膜電晶體的製造方法，所述方法包括：在襯底基板上形成柵極、源極、漏極和有源層；其中，形成有源層的方法，包括：通過摻雜工藝，在有源層上形成溝道區，以及，在溝道區的一側形成第一摻雜區、第二摻雜區和第三摻雜區；其中，如圖4所示，第二摻雜區12位於第一摻雜區11遠離溝道區10的一側，且第二摻雜區12中的摻雜離子濃度大於第一摻雜區11中的摻雜離子濃度；第三摻雜區13位於溝道區10與第二摻雜區12之間，其中，第三摻雜區13中的摻雜離子濃度小於第一摻雜區11的摻雜離子濃度。

其中，第二摻雜區12用於與源極或者漏極進行連接，由於在第一摻雜區11～第三摻雜區13中，第二摻雜區12的摻雜濃度最大，載流子濃度最大，進而可以有效降低有源層1和源極或者漏極的接觸電阻，提升薄膜電晶體的性能；第一摻雜區11的摻雜濃度小於第二摻雜區12的摻雜濃度，載流子濃度較小，電電阻較大，進而可以在薄膜電晶體處於關閉狀態時，降低薄膜電晶體的漏電流；第三摻雜區13的摻雜離子濃度小於第一摻雜區11的摻雜離子濃度，因此，載流子(電子或者空穴)在經過第一摻雜區11與第三摻雜區13之間的界面時，需要跨越一個較大的勢壘，進而對載流子起到了一定的阻擋作用，能夠有效減少到達溝道區10與第一摻雜區11的界面處的載流子，避免載流子在溝道區10與第一摻雜區11的界面處的大量積累，進而減小後續通過躍遷和/或隧穿進入溝道區10的載流子的數目，起到進一步減小漏電流的作用。

可選地，上述摻雜工藝為離子注入工藝。離子注入工藝是指在真空中、低溫下，使摻雜離子加速形成離子束，使離子束射向待摻雜結構，離子束射到待摻雜結構以後，受到待摻雜結構的抵抗而速度慢慢減低下來，並最終停留在待摻雜結構中。離子注入工藝具有能精確控制雜質的總劑量、深度分布和面均勻性，而且是低溫工藝(可防止原來雜質的再擴散等)，同時可實現自對準技術(以減小電容效應)的優點。

可選地，如圖17和圖18所示，圖17是本發明實施例中形成有源層的方法流程圖，圖18是本發明實施例中形成有源層的各步驟對應的結構圖，上述形成有源層的方法具體包括：

步驟s1、在襯底基板上形成有源層；其中，有源層包括：溝道區10、第一區域a、第二區域b和第三區域c；第二區域b位於第一區域a遠離溝道區10的一側，第三區域c位於溝道區10與第二區域b之間。

步驟s2、進行第一次離子注入，在第二區域b處形成第二摻雜區12。

步驟s3、在形成第二摻雜區12的有源層1上沉積形成柵極絕緣層3，柵極絕緣層3包括第一凸起區域31和第二凸起區域32；其中，在垂直於襯底基板0所在平面的方向上，第一凸起區域31的正投影與第三區域c的正投影完全重合，並且，溝道區10為第二凸起區域32的在垂直於襯底基板0所在平面的方向上的正投影區域。

步驟s4、柵極絕緣層3上的第二凸起區域32範圍內沉積形成柵極4，使得在垂直於襯底基板0所在平面的方向上，柵極4的正投影位於第二凸起區域32的正投影內。

步驟s5、進行第二次離子注入，在第一區域a處形成第一摻雜區11，並在第三區域c處形成第三摻雜區13，以使得第三摻雜區13的摻雜離子濃度小於第一摻雜區11的摻雜離子濃度，且第一摻雜區11的摻雜離子濃度小於第二摻雜區12的摻雜離子濃度。在第二次離子注入過程中，第三區域c對應的柵極絕緣層3的位置為第一凸起區域31，第一凸起區域31的厚度比第一區域a對應的柵極絕緣層3部分的厚度大，使得第一凸起區域31對注入的離子的阻擋大於第一區域a對應的柵極絕緣層3部分對注入的離子的阻擋，進而使得注入第三區域c的離子的量小於注入第一區域a的離子的量，進而形成第一摻雜區11和第三摻雜區13，且第三摻雜區13的摻雜離子濃度小於第一摻雜區11的摻雜離子濃度。

可選地，第一次離子注入的摻雜離子為硼離子；第二次離子注入的摻雜離子為磷離子。示例性地，第一次離子注入工藝中離子束的能量為25kev，形成的第二摻雜區12中硼離子的摻雜濃度為5×1014～1×1015個/cm2；第二次離子注入工藝中離子束的能量為55kev，形成的第一摻雜區中磷離子的摻雜濃度為1×1013～5×1013個/cm2，形成的第三摻雜區13中磷離子的摻雜濃度為5×1012～1×1013個/cm2。

需要補充的是，由之前描述可知，如圖4所示，薄膜電晶體包括設置於襯底基板0上的遮光結構9，位於遮光結構9上的緩衝層2，有源層1設置於緩衝層2上，設置於有源層1上的柵極絕緣層3，設置於柵極絕緣層3上的柵極4，設置於柵極4上的層間絕緣層5，以及設置於層間絕緣層5上的源極6和漏極7，源極6和漏極7分別通過貫穿柵極絕緣層3和層間絕緣層5的過孔8與有源層1的兩個第二摻雜區12連接，遮光結構9與有源層1的溝道區11的位置相對應。針對具有上述結構的薄膜電晶體，示例性地，其製造方法具體可以包括：在襯底基板上形成遮光層，對遮光層進行圖形化，形成遮光結構；形成緩衝層；形成有源層；形成柵極絕緣層；形成柵極金屬層，對柵極金屬層進行圖形化，形成柵極；形成層間絕緣層；形成貫穿柵極絕緣層和層間絕緣層的兩個過孔；形成源漏極金屬層，對源漏極金屬層進行圖形化，形成源極和漏極，源極和漏極分別通過貫穿柵極絕緣層和層間絕緣層的過孔與有源層的兩個第二摻雜區連接。

本發明實施例提供的薄膜電晶體及其製造方法、陣列基板、顯示裝置，該薄膜電晶體包括有源層，有源層包括溝道區、第一摻雜區和第二摻雜區；第二摻雜區位於第一摻雜區遠離溝道區的一側，且第二摻雜區的摻雜離子濃度大於第一摻雜區的摻雜離子濃度；有源層還包括第三摻雜區，第三摻雜區位於溝道區與第二摻雜區之間，進而使得載流子(電子或者空穴)在到達溝道區與第一摻雜區的界面處之前，需要先經過第一摻雜區與第三摻雜區之間的界面，由於第三摻雜區的摻雜離子濃度小於第一摻雜區的摻雜離子濃度，因此，電子或者空穴在經過第一摻雜區與第三摻雜區之間的界面時，需要跨越一個較大的勢壘，進而對載流子起到了一定的阻擋作用，能夠有效減少到達溝道區的載流子，進而減小後續通過躍遷和/或隧穿進入溝道區的載流子的數目，起到減小漏電流的作用。

以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。