相聯存儲器的製作方法
2023-05-26 14:53:51
專利名稱：相聯存儲器的製作方法
技術領域：
本發明涉及一種相聯存儲器。即在這種存儲器中，它是根據至少一部分存儲單元內的內容來尋址包含其信息的存儲單元的，並不是根據這些存儲單元在存儲器中的位置進行尋址的。因此，這裡沒有具體地址，或者說，不依賴於其具體位置。
在常規的相聯存儲器中，將其存儲單元劃分成相關區及存儲區。不用尋址，即將信息寫入相聯存儲器，通常將其單元區設計成為移位寄存器。
自從四十年代期間發明了計算機以來，電子計算機正以革命性的速度得到了發展。儘管如此，但人們還是難以理解現今的計算機在結構上幾乎與當初的第一臺計算機沒有什麼兩樣。
多年來，人們在硬體上作出了許多改進。VLSI的出現以及金屬印刷術的提高使得有可能將五年前的超級計算機集成在僅只一塊晶片上。其大小在指數性地縮減著，如今其線寬可作到小於1微米。其時鐘頻率及有源電晶體的數目已經提高了許多數量級。其物理上的一些限制將把其線寬限制到0.2微米上。
在此同時，在採用矽這方面，其計算機的結構並沒有什麼改進。相反，為了實現快速，大多數計算機一直在採用較多數目的矽片。如此下去，在下一個五年內，單片處理機的速度將不會有所進展。並行處理機的出現都提高了硬體的價格。因為複雜程度提高了，並且對於大多數類型的程序而言，程序設計的成本提高得過高了。
正像所看到這種相互關係，其硬體價格降低了，但一些新系統的編程成本卻大大提高了，並且將很快達到一種相當高的程度，況且目前在世界上還沒有足夠多的程序設計人員。
計算機是一個複雜的不同硬體及軟體單元的組合體。由於在發展的不同的典型機器和階段中，產生了一些特定的標準，並且進入到系統設計中;因為這種不一致性，於是就有了許多接口設計。
所有這些接口和典型機器的設計都有其不同的特性，因而更增加了它的複雜性。程序設計人員及用戶甚至不能使用機器或者出現任何隱藏著的錯誤。
但是，最近研製了一種簡化處理機。簡化處理機包括有效存儲器，其中存儲器有包括算法表達式的一些結構的程序，並且在一些簡化步驟中簡化這種結構。因此，在一個給定的順序中就像其他種計算機一樣不執行程序。
按以上的有限尺寸研製簡化處理機一直存在不少困難。
本發明的主要目的是提出一種具有存儲單元的相聯存儲器，在其存儲單元中，可以在其實質上具有任意位置的目標存儲器中放入存儲欄位的數據元件上作出相關搜索。
本發明的進一步的目的是提出一種可以成為計算機一個有效部分的相聯存儲器，因而，不僅存儲信息，而且也參與邏輯運算。
本發明的另一目的是提出一種以下稱之謂目標存儲器的，特別適用於簡化處理機的有源存儲器。
本發明的另一目的是提出一種相聯存儲器其中所選取的部分存儲單元可以起到相關聯部件的作用。
本發明的另一目的是提出一種相聯存儲器其中可將其存儲單元或存儲欄位是否處於可運行狀態或非運行狀態作出標記。
本發明的另一目的是提出一種可以用VLSI技術(VLSI＝超大規模集成)實現的相聯存儲器。
為達到上述目的，該發明設想了一種相聯存貯器具有用於外部控制的第一控制總線裝置以及用於數據的第二存儲總線裝置;它們包括用於存儲合成信息的幾個存儲單元;在每個存儲單元中用於至少存儲一個標記符的裝置，該標記符至少指示上述存儲單元是處於選擇狀態或是處於非選擇狀態;在這些存儲單元中為建立上述標記符用於作出搜尋操作的裝置，以及連接所有上述存儲單元的優先級解碼器;該解碼器從上述存儲單元的幾個之中選擇出一個來。
為了在上述存儲單元之間進行「與」(AND)及「或」(OR)的邏輯操作，至少要有一個全局總線，以及在每個存儲單元中用於與上述總線相通信並控制上述存儲單元參與實際邏輯操作的裝置。每個存儲單元最好包括一定數目的數據目標存儲欄位，每個欄位均能夠存儲一個數據字及至少一個標記符，並且呈現標籤形式。每個存儲單元最好至少包括一個狀態存儲欄位。用以指示上述存儲單元中所存內容的狀態。
將存儲單元的這些欄位至少連接到一個第二總線上，每個欄位均有一個比特(bit)的位寬;這些總線是用來進行「線與」(WLRED，AND)或「線或」(WLRED OR)邏輯操作而提供的，為了讀寫存儲器總線上的內容，將這些欄位及優先級解碼器連接到第二總線上。這些存儲單元受到分布在所有存儲單元上的外部控制所控制，這些數據字將能夠通過在連接到所有存儲單元上的存儲器總線上給出的外部合成信息傳送到該存儲器中去或從該存儲器中傳送出來。
本發明也設想了一個用於相聯存貯器的存貯器位單元，其中存貯器位單元值Vstore是可設置的，該值可為「真」也可為「偽」。該存貯器位單元具有能以幾個不同的功能狀態進行設置的結構，並且包括總是有電源電壓的第一連接，至少可在三個不同的控制狀態中設置每種連接的第二，第三及第四連接，以及在該第二，第三及第四連接上的每個控制狀態的組合都在這些功能狀態之中以單個形式對該存貯器位單元進行設置。
該存貯器位單元能夠完成許多功能，既便是它僅包括有四種連接，而且其中三個是可控的。它包括有很少的元件。這就有可能作出具有大量位單元的一種小型存貯器件。
以下給出本說明書中用到的表示符清單及其它們的含義element 在數據結構中較大型的部件。
(部件)list 部件的次序，每個部件均可依次排成一個清單。
(清單)closure 定義一個過程的分散結構實體。
(閉包) 所有的閉包都有一個唯一定義該包的根。在這閉包上進行簡化機器中的簡化工作。通過這些變換該機器的整個狀態。
storate bit cell(存貯位單元) 僅僅存貯如像「0」或「1」這樣的一份信息的存貯器單元。
Storage cell包括許多位單元的目標貯器單元。
(存貯單元) 它存貯可以涉及存入其它存貯單元的其它單元包的單元閉包。
Cell cosure 在一個存儲單元中的內容。
(單元包)Storage field 在一個存儲單元中的欄位。
(存貯欄位)Closure element 存入一個存儲時間元欄位中的一個數據部件。
(包部件)Closure identifier 唯一指定一個閉包的包單元部件。
(包標識符)Canonical closure 不能再簡化的閉包，即不含有任何指定某(標準閉包) 些其它單元包可以再將此單元包進一步進行簡化的閉包標識符的一個單元閉包。
goal 將要執行的一個閉包，即已簡化了的。
(目標)father(父) 在一個值/指定欄位中，至少具有一個閉包標識符的一個閉包。
Son(子) 通過一個指定為兒子的閉包標識符連接到另一個閉包上的一個閉包。
兒子也可以成為父親。父親也可以是兒子。一個兒子可以有多個父親。一個父親可以有多個兒子。一般最多可有四個兒子。
closure position(包位置) 不論閉包是處於根位置還是處於節點位置。
root 在一個閉包樹中，最頂部的那個閉包單元。
(根)node 在一個閉包樹中，不是處於根位置上的閉包單元。
(節點)where 含有一個閉包位置的一存貯單元欄位。
(何處)type 在一個貯單元中的型號代碼。
(型)lazy(遲緩) 指示存入該存儲單元中的單元閉包是否是可執行的或者是延遲鑑定的或者是無效的一個存儲單元中的一個部件。
identifier(標識符) 用來指示存入一個存貯單元中的目標的一個特種閉包部件。
environment 可以將有相同環境的目標匯集成組。
(環境)Value/des(值/指定) 一種閉包部件，存貯著或者是取值，即直接表示，什麼都沒有，或者是指定到其它閉包，即間接表示。
Core cell
(芯單元) 能夠完成含有簡化閉包的結構運算的一種結構運算單元。
numword 表示一種取值或一種指定的部分部件字。
(數目字)tagword(標籤字) 具有指示該數目字中特徵表示的標籤的部分部件字。
object storage 指示存儲著目標的存貯單元的存貯器。
(目標存貯器)為充分理解本發明及其本發明實現之目的及其優點，現結合如下圖作出如下說明
圖1示意性說明根據本發明的存貯器的一個實施方案設計;
圖2示意性說明在依本發明的存儲器中一個存貯單元的實施方案;
圖3是在一個存儲單元中可能使用不同存貯欄位的示意性說明;
圖4是在目標存貯器中依照本發明的存貯單元如何可以表示一種功能的示意性說明;
圖5是在一個存儲單元中一個位單元的第一個實施方案的電路圖;
圖6是在一個存貯單元中一個位單元的電路圖及連接到它上面的驅動及讀出電路;
圖7A是依照本發明在存貯器中包括有優先級解碼器的一個電路框圖;
圖7b說明圖7A所示框圖之連接;
圖8是依照本發明在存貯器中一個部件頭的一個實施方案的電路圖;
圖9是依照本發明在存貯器中一個閉包頭的一個實施方案的電路圖。
根據本發明之相聯存貯器尤其適宜與簡化型計算機相結合。這種計算機在美國的專利申請(NO……)中有所描述。這種計算機不像通常所使用的計算機那樣具有任意的彼此分隔著的存貯器。而這種計算機是使用依本發明的這種存貯器作為一種有效存貯器單元的一個集合體。
依照本發明設計該相聯存貯器時的策略是用若干存貯單元建立起一個存貯器件。每個這樣的存貯單元應含有一個單元閉包或者是一個空間無用的存貯單元。這些存貯單元不應被配置在任何特定的次序上，但應被假設是一組可利用的資源。
沒有具體的地址或者說不依賴於其具體位置這一點被認為是非常重要的。在所有現有的RAM型器件中，這樣的依賴性遲早會出現問題。
所有存貯單元皆通過存貯器總線裝置進行通信。為了降低成本，這一點是很重要的。其它設計，如像採用若干埠等，都將增大存貯器的面積。然而，存貯器總線裝置在每個存貯周期內可以僅只完成一個操作。
該簡化機構將具有一個由單元閉包組成的狀態。每個單元閉包都有一個標識符，並且將這些單元閉包通過標識符連接在一起，形成一個圖形。藉助於其標識符可以通過尋址閉合跟隨該圖形。因此，該存貯器總線將被用作該圖形所有頂點的共同通路。
每個閉包都有一個環境。這種環境可以包括一個在提供該包環境的包樹中指定其根包的標識符。按這種方式，整個結構都是可以從該樹中的一個包內，通過其根，在僅僅一個操作中，進行存取。可將具有相同的環境的閉包連在一起構成組。
所有的「尋址」都必須根據內容的信息來進行，因為這裡沒有具體的依賴關係，也就是說，該存儲器是相關聯的。單元閉包，也就是一個存儲單元內的內容，包括若干存儲部件，並可存入該存儲單元中的存儲欄位內。每個存儲部件均能夠含有附帶某些標號信息的一些標識符。使每個存儲欄位都彼此相關聯。因此，這裡沒有信息流的方向。這就有可能使用該單元標識符、單元環境、單元類型，寫入存儲單元欄位的值或者將其組合作為搜索鍵。
存儲部件可以包括一個指示已經將該存儲部件選擇作為存取機構的目標的外部選擇位。某些搜索操作設置這些存儲單元欄位中的選擇位。
這種存取類型可含有一個或幾個存儲單元。一個多單元操作可以在屬於不同存儲單元的許多選擇的存儲部件中存儲一個標識符，並且在之中存入不同的欄位。
當在簡化型計算機中包括有根據本發明的以下稱之謂目標存儲器的存儲器時，其簡化機構可具有由許多閉包組成的狀態，在此若干標識符形成一個圖形。然而，該基本的簡化規則有許多，而且又不能把它們包括到每個存儲單元之內。因此，該簡化機構為所有閉包共用。採用中央控制器使得該目標存儲器中的所有目標存儲單元都能夠產生出長的存儲器總線。該中央控制器也有可能在時間上及電平上控制總線上的信號。該中央控制器並不是本發明的一部分，因此不再對此詳述。
外部控制器控制目標存儲器的功能。該存儲器總線與所有的存儲單元相通信。在某些情況下，要求讀出幾個存儲單元。為此，提出一種機構用於在幾個可用的存儲單元中僅只選擇出一個來。通過連接到所有單元上的優先級解碼器來完成這種選擇。
依照本發明的目標存儲器與常規的RAM型存儲器相比具有相當高得多的智能。這種相關聯就是使它有可能與常規RAM型存儲器所提供的「讀」及「寫」相比給出更多的服務。以下將對此作進一步解解。圖5及圖6示出特別適用於目標存儲器的位單元結構，以下將作進一步描述。
按存儲單元劃分該目標存儲器，每個均包括若干存儲欄位。所提供的服務均處在高電平上。例如，有可能找到無論什麼存儲欄位存入到單個存儲單元之內都會出現所有的特定數據部件，並且整個地將所找到的特定數據部件進行重寫;也就是說，在整個目標存儲器中，僅採用一個存儲器指令寫到一個新的數值上。由於該目標存儲器是相關聯的，於是可以在與所受影響的存儲單元數無關的情況下於兩個具體的存儲周期內完成這個重寫操作。
參見圖1，該存儲器，以下稱之謂目標存儲器，由存儲單元組成的排的存儲器面1所組成。因此，用這些存儲單元構成堆棧的許多排。將它們全部連接到由驅動及讀出放大器驅動的一個垂直存儲器總線t1，t2，id，env，v0，v1，v2，v3上。圖6詳細示出了這種對於一個位單元的電路實施方案。同樣是把所有的存儲單元連接到一個優先級解碼器2上，當運行若干個存儲單元時，從中選擇出一個存儲單元來。通過在幾個周期內完成的相關存取控制該存儲器。在這期間裡完成全部的目標存儲器存取。
根據本發明，可以將目標存儲器中的存儲單元用來存儲數字內容和在實際進行計算中取作有效部分。在每個存儲單元1中存儲上合成的數字信息以及至少一個符號。這些符號或是(選中)CHOSEN或是(未選中)NON CHOSEN。這些存儲單元中或其中部分存儲單元中的合成的數字信息稱作存儲欄位，存儲這些存儲部件，並且通過具有值CHOSEN符號的標號信息的讀出或寫入對它們可作讀出或寫入。在沒有這種標號位在內的情況下，也可給出存取。然後，通過連接到這些部件(見圖2)上的一個位總線a及b上的邏輯操作的結果控制該存取。
中央控制器(未示出)用作外部控制，它參與搜索操作以及從存儲單元中對信息進行讀出及向存儲單元將信息進行寫入。該中央控制器在美國特批專利申請NO……中有所描述，它涉及包括一個目標存儲器的處理器，但並不是依照本發明的這種目標存儲器的部件，故在此不再詳述。該中央控制器最好是從連接到該目標存儲器上的存儲單元及器件中的內容之中得出輸入信號的一個布爾門陣列，並且根據它的輸入信號向該目標存儲器提供控制信號。然而，要注意，依照本發明之目標存儲器可以與任何通常類型的處理器相協同操作;只要這種處理器具有適合於該目標存儲器的接口及控制程序。
根據本發明所用的存儲器總線裝置，最好把簡化處理器中的簡化操作放在連接到目標存儲器中所有存儲單元上的結構運算器，以下稱為芯單元3，中進行。該存貯器總線裝置在每個存貯周期裡僅可完成一個操作。這將是最簡單，也是最便宜的一種實現這種連接的方式。然而，其他的設計也是可以採用的，如像採用若干埠等等，但是這樣的裝置將會增大存貯器的面積。存貯單元的字長可以是相當的長，例如，238位。因此，在芯單元和存貯單元之間，可以把讀存儲器總線裝置劃分成若干總線節，如像t1，t2，id，env，v0，v1，v2，v3，可以將它們相互給予不同的任務。然而，在本發明的範圍之內，是具有僅僅少數一些位的短字長，如像三十二位的八，十六，並且僅有一個或一些符號。然而，對於可在一個芯單元中實現的操作來說，有可能在目標存貯器中保留一個欄位，即，可以在目標存貯器的部件中模擬該芯單元。該芯單元對於在僅一個操作中其寄存器之間的交換及傳送數據來說，具有若干特徵。這樣的一些特徵在一個模擬芯單元的目標存貯欄位中將佔用若干個存貯周期。
為在存貯單元1之間作邏輯操作給出兩個總體一位總線4，5。這些操作可以是「與」(AND)及「或」(OR)。可用第三個總線14與優先級解碼器相連接。然而，這並不是把總線的數目限制到三個，但它可能僅是一個或幾個。這些相互分隔開的存貯單元可以讀總線4，5及14並也參與邏輯操作。如果將要在任意的總線a或b上作測試的話，則總線4將具有信號「真」值。所有的存貯單元都可以讀及寫該總線4(模)。如果選取了多個存貯單元，則總線5將具有「真」值。如果任意存貯單元都要求通信，則總線14將具有信號「真」值(即「1」)。
圖2示出了一個存貯單元。該存貯單元被劃分成若干存貯欄位6。每個存貯欄位6都有若干存儲位單元7，以下稱作位單元，以及一個部件頭8。將表示部分合成數字信息的數據存入位單元7。該位單元7是與存入部件頭8中表示(選中)CHOSEN或(未選中)NON CHOSEN的符號連在一起的。可將這些存儲欄位給予相互間不同的任務。將要存入每個存儲欄位的字長，例如，可以是38位這樣的量級。作為「頭」8中的附加符號也可用位單元7中的一些位作為有關該存貯欄位內其它信息的用法信息。因此，可以把稱作標籤的字放在這些位之中。可用6個位作為標籤字並且一般把32個位用作正常的存入位單元7中的信息。把每個位單元用兩條線連接到驅動及讀出放大器上(見圖6)，如像圖5中所示的位單元實施方案中的線d及d'。因此，走向用來存儲是38位長信息的部件的每個信息總線部分含有76條線。將每個這樣的總線部分連接到放入一個存貯單元面中的一列內的存貯部件上。
由圖1可看出，所有的存貯欄位不一定必須要有相同的大小。因此，連接到總線部分t1及t2上的存貯欄位小於連接到其他總線部分上的存貯欄位。將存貯欄位6的部件頭8連接到該存貯單元的本機的一位總線a及b上。可以其它方式選取這些總線的數目。重要的是至少要有一條總線。採用這些總線進行在存儲欄位選中(SHOSED)的那些存貯單元之中的「線與」(WIRED AND)及「線或」(WIRED OR)的邏輯操作。
由圖2可看出，每個存儲單元都有一個閉包頭11，並且把總線a及b連接到它上面。也把該閉包頭11至少用一個一位寬的總線連接到優先級解碼器上去，在該所示出的實施方案中就是兩條總線12及13;同時，也把它連接到總體總線4及5上。該閉包頭11起到一個緩衝器的作用。這些存貯單元可以讀這些總線上的操作結果，或參加邏輯操作。
中央控制器通過控制總線控制存貯單元。通過驅動及讀出放大器的接口(見圖6)，可以在目標存貯器中的所有存貯單元和芯單元3之間交換合成的數字信息。將外部連接上的信息寫入存貯單元。並把存貯單元中的信息從該存貯單元讀出到外部連接上去。
可從其頭8中控制每個存貯部件中的位單元7，這樣這些位單元就可以如下操作休止 此時的每個位單元維持所存貯的位值。
讀 此時讀出該位單元中所存貯的位值，寫 此時將位值寫入位單元，比較 此時將由存入位單元的位值合成的數據字與另一個數據相比較。
頭8的控制取決於邏輯狀態;每個邏輯狀態均是第二個總線a及b上的數據，較早的符號，當比較操作時的比較結果以及對目標存貯器的外部控制信號的函數。
根據邏輯狀態，該符號是可以進行設置的。每個邏輯狀態均是第二總線a及b上的數據，較早的符號，當比較操作時的比較結果以及對目標存貯器由外部中央控制器(未示出)給的外部控制信號的函數。
因為這裡沒有具體的依賴性，所以全部「尋址」都必須根據內容信息，即目標存貯器是相關聯的。因此，這裡沒有清楚的信息流方向。正如以下將進一步解釋的那樣，有可能使用單元標識符，環境、類型、信息值或它們的組合作為搜索鍵。
在存入具有值「選中」(CHOSEN)的存貯單元的一個存貯欄位中的部件內的一個或幾個符號位，指示該部件一直被選作用於該存取機構的目標。可以採用某些搜索操作來設置這些符號。
這種類型的存取可包含有一個或幾個存儲單元。這些多單元操作中的一個操作就是一種存儲操作，它可在許多所選擇的部件中存儲一個標識符。
由圖2可看出，線acc連接到「頭」8上，並橫向連接一個部件內全部的位單元。正如將在描述圖5及6中將進一步解釋的那樣，通過該線acc上的信號控制全部的位單元。每個位單元包括有兩個線d及d'，並且把它們連接到目標存儲器中其他存儲單元內所相應的全部位單元上去。
優先級解碼器對每個存儲單元均包括有一個節。每節都有關於REQEST(請求)的第一連接;在它上面，位值「真」表示NEED(需要)，而位值「偽」表示NO NEED(不需要)。每節都有關於GRANT(準許)的第二連接;在它上面，位值「真」表示CHOSEN(選中)，而「偽」表示NOT CHOSEN(未選中)。
該優先級解碼器2對於具有相當於NEED(需要)的REQEST(請求)的存貯單元來說，最多設置一個相當於CHOSEN(選中)的GRANT(準許)。可以這樣CHOSEN(選取)，按結構測量，第一節具有REQEST(請求)則將相當於選取NEED(需要)。圖7A及7B示出了一個優先級解碼器的實施方案，以下將作進一步詳述。
在許多情況下，約定目標存貯器總線是與所有的存貯單元相通信的。然而，有些情況，在存貯單元之內的幾個存貯單元或存貯部件應該予定，然後再進行讀出。這由優先級解碼器2來完成。從每個單元那裡有一個REQEST(請求)信號，而後，優先級解碼器2再返回一個GRANT(準許)信號。
用讀操作，寫操作及搜索操作來控制該目標存儲器。可把這些操作組合成更為複雜的操作。在內部總線a及b上及總體總線4及5上均可完成某些邏輯操作。
通過進行比較作出搜索，而後，得出結果FIT(吻合)或DIF-FERDNT(不一致)。可按如下的一種方式實現該搜索。
(1)單個地對每個存儲部件進行搜索，並且是與其他存儲部件中的合成信息相互無關的。
(2)可通過與一個存儲單元中所有的存儲部件進行比較實現搜索。在每個部件中，其結果必須是FIT(吻合)。
(3)可通過與一個存儲單元中所有的存儲部件進行比較來實現搜索。至少在一個存儲部件中，其結果必須是FIT(吻合)。可按如下方式進行比較(1)將兩個位模式作比較。僅當所有相應的位均相類同時，該比較結果方為FIT(吻合)。
(2)將兩個位模式進行比較或僅將其中的一個作編碼，以致其中的一位標明該位模式信息對應於ARBITRARY och特定信息值V。在比較之中，若其中的一個信息值對應於ARBITRARY，則其結果為FIT(吻合)。否則，僅當兩個特定信息值V完全相同時，該結果方為FIT(吻合)。
其總線的作用是執行目標存儲字的讀出或寫入。通過access(存取)作用控制該bus(總線)。該access(存取)作用取決於第二總線a及b上的符號和/或其值。
在一個位總線a上提供的「線或」(WIRED OR)功能具有一個布爾(booleans)清單。它在一個存貯單元中的所有存貯部件之間計算邏輯或(OR)。具體講，它對應於由分布在部件頭8中的電晶體設置的線。
在一位總線b上提供的「線與」(WIRED AND)功能具有一個布爾清單。它在一個存貯單元中的全部存貯部件之間計算邏輯與(AND)。具體講，它對應於由分布在部件8中的電晶體設置的線。
優先級解碼器2的優先級功能具有一個作為對應於大小的布爾清單自變量及結果的布爾清單。其自變量具有一個有著最高優先級的第一部件。此後，便將跟隨若干較低優先級的位。該自變量的第一「真值」位導致其結果中所相應的真值位。所有其他位則均為「偽值」。
通常通過該部件中的第一搜索值使用存貯單元中的部件，而後再在所尋找到的部件中完成讀寫操作。
根據本發明所用的目標存儲器，圖3以圖表形式示出了一個存儲單元的實施方案，並將用來解釋在一個存儲單元中不同存儲欄位的作用。圖3中存儲單元的這些欄位並不像圖2中存儲單元的那些欄位具有相同的量級和分割，因為圖2表示的是硬體，而圖3表示的是存儲單元的使用。如圖3所示，該存儲單元可存儲兩種類型的存儲部件，並且包括具有特別適用於將要被存儲的那些部件的一些存儲欄位。在圖3中，對這些欄位一直作為其中將要被存儲起來的部件給以相同的命名。
第一種部件描述存儲單元的不同狀態。也可把這些部件叫作狀態存儲部件。一個這樣的部件就是LAZY(遲緩)，它指示是否該單元是空間著的。在這種情況下，將該單元的其餘內容視為被動信息，exec(執行)即為可執行狀態，或者wait(等待)即為將對該單元的求值推遲，一直等待到有了可對它執行之前的結果。另外的第一種部件在Type(類型)，它有類型代碼(Par，seg，apply，list等等)。由圖2可看出，可以在具有存儲器總線型的一個存儲欄位中提供所有的狀態存儲部件，或者如圖1所示，可以在具有存儲器總線t1及t2的兩個存儲欄位中提供所有的狀態存儲部件。
第二種部件描述標識、環境或取值。這些就是IDENTTY，ENVIRONMENT，VALUE/DES。這些部件中的每一個都有一個代碼字，並把它們依次劃分入一個數目字及一個標籤字之中。也可以把這些第二種部件叫作數據目標存儲部件，因為是把數據目標存入這些部件的。
該標籤字指示該數目字的特徵。有兩種標籤字。一種是間接標籤字，即用於標識符、環境及標識目標的那些標籤字。另一種是直接標籤字，即用於簡單取值等這樣的標籤字。間接標籤字的例子是cls，canon及open。如果標籤字是cls，它的意思就是在該標識符欄位中的數目字表示可以被簡化的一個閉包。如果標籤字是canon，它的意思就是在該標識欄位中的數目字表示的是不可以再作簡化的一個閉包。如果標籤字是open，它的意思就是該標識欄位表示具有插入清單的一個閉包。直接標籤的例子是discr、cont、unused及nothing。如果標籤字是discr，它的意思就是該數目字是一個整數。如果標籤字是cont，它的意思就是該數目字是一個浮點值。如果標籤字是unused，它的意思就是該標識欄位中的數目字缺乏意義。如果標籤字是nothing，它的意思就是該標識欄位中的數目字表示的是沒有，即相互矛盾;例如，包括具有標記nothing的欄位的一個閉包的一致性將永遠是nothing(沒有)。
如果在存貯單元中的標識欄位包括有標識符部件，那麼則可以把該存貯單元中的過程狀態傳送給芯單元。每個存貯單元均可有一個將該單元連接到另外的單元包中去的欄位VALVE/DES中的閉包部件。環境欄位將包括可有一個指示在給出該環境的閉包網絡部分，即樹，之中的根包的標識符。然而，該環境欄位也可有其他用途。可用該環境通過存貯在所有單元立包環境中的創立標識符保持其結構的創立者跟蹤。例如在子樹內的所有的包單元中，所有具有相同命名的符號都應代表相同的事情，並通過因具有相同的環境而把它們構成組。依這種方式，就能夠僅在一個操作之中，通過該根包，得到整個結構。
可將其指示功能視作從父親到兒子的直接鍵，即一個閉包部件唯一對一個單元閉包進行標識。就是這樣，以閉包方向圖的形式表示具有這種相關聯的目標存貯器的機器行為。
因此，如果給定一個閉包的環境，那麼在其根包之中就可以找到這個環境。對根包在其存貯單元中的欄位WHERE內給出一個特定符號(例如「1」)。對節點包在該欄位WHERE內給出另一個符號(例如「0」)。
圖4示出的例子就是存貯兩個並行取值組合清單的函數id1＝list(par(123)par(456))的一個存貯單元。第一個並行組合par(123)有標識符id2，第二個並行組合par(456)有標識符id3。在該標籤為cls的樹中，包括有標識符id1的單元包的根存貯單元，在LAZY(遲緩)欄位中具有循環exec(執行)在該WHERE欄位中具有一個「1」置位，在該TYPE欄位中具有list標記，並在第一個value/des雙欄位中具有id2及id3。因此，將這些欄位的標籤記為Canon，因為這些欄位的內容是間接地連接到其他包單元中去的。包括有標識符id2的單元包的節點存貯單元，在該WHERE欄位中具有一個「0」置位，在該Type欄位中具有標記par，並具有存入其第一個Value/des三欄位的離散值1，2，3。因此，將這些欄位的標籤標記discr。包括有標識符id3的單元包的節點存貯單元，在該WHERE欄位中具有一個「0」置位，在Type欄位中具有標記par，並具有存入第一個Value/des三欄位中的離散值4，5，6。因此，也把這些欄位的標籤標記discr。
整個目標存貯器希望用VLSI-工藝(VLSI＝超大規模集成)實現。因此，每個位單元均有適於以VLSI-工藝實現的，並且對於大量位單元的高密度集成是最佳的一種設計。正如圖5所示之，該位單元僅有四條連接線，即接通電源電壓的第一連接線Vcc，以及每個都至少可設量到三個不同的控制狀態上的第二、第三及第四連接線acc，d，d＊，以下將對此作進一步詳述。
圖5所示之位單元的實施方案是一個四電晶體CMOS單元。在該實施方案中，這些電晶體都是n-型電晶體。然而，從以下給出的元件清單中可清楚地看出，該位單元電路中的元件可以是許多不同種的元件。這四個電晶體的CMOS單元是靜態的，並且有電阻性負載。該單元從每邊看上去都是一個可控制的觸發器。在存取線acc與電源線Vcc之間，分別並行給出兩條串聯著的，每條均有源/漏通路的MOS FET及負載的T1，L1及T2，L2。電晶體T1的漏極接到電晶體T2的柵極，電晶體T2的漏極接到電晶體T1的柵極。將二極體D1接到線d與電晶體T1的漏極、負載L1及電晶體T2的柵極的交接點n1之間。將二極體D2接在線d＊與電晶體T2的漏極、負載L2及電晶體T1的柵極的交接點n2之間。二極體D1及D2的每一個又都是通過將MOS FET的漏極與柵極彼此相連給出的，並且分別接到線d或d＊上。
該電路部件的基本特性是二極體D1及D2使電流只能按照相對於線d及d＊的一個方向流動，並且這些電晶體都是有源部件，其中的電流都是可以由它們的柵極電位的變化進行控制的。在交接點n1與n2上，可存儲相關於一個位信息的電位。每個負載都是類同於電阻這樣的元件。
圖5實施方案中所示的電壓Vcc是一個高電位。因而控制二極體D1及D2使電流分別從線d或d＊流向節點n1或n2。當柵極電位提高時，有源元件T1或T2的電阻則降低，於是節點電位也下降。然而，在其他實施方案中，可以選擇這些電位和電流，使得具有與圖5所示實施方案中所示的方向完全相反的方向。
可以許多不同的方式選擇圖5這種電路的元件。可以在如下元件之中選取二極體D1和D2(1)將n-溝道MOS FET中的漏極及柵極相互相接起來(正電壓)。
(2)將p-溝道MOS FET中的漏極及柵極相互連接起來(負電壓)。
(3)、pn-二極體(有向二極體的正電壓、負電壓)。
(4)Schottlky(肖特基)-二極體(有反向二極體的正電壓，負電壓)。
可用如下元件作有源部件T1及T2(1)n-溝道MOS FET(正電壓)(2)p-溝道MOS FET(負電壓)(3)npn電晶體(正電壓)(4)pnp電晶體(負電極)可用如下元件作負載L1及L2
(1)電阻(2)將其漏極與柵極相互連接起來的n-溝道增強型MOS FET(正電壓)(3)將其漏極與柵極相互連接起來的p-溝道增強型MOS FET(負電壓)(4)將其漏極與柵極相互連接起來的n-溝道耗盡型MOS FET(正電壓)(5)將其漏極與柵極相互連接起來的p-溝道耗盡型MOS FET(負電壓)(6)將其柵極作為控制極，源極與漏極作為驅動連接的n-溝道MOS FET(正電壓)(7)將其柵極作為控制極，源極與漏極作為驅動連接的p-溝道MOS FET(負電壓)(8)將其基極作為控制極，發射極與集電極作為驅動連接的npn電晶體(正電壓)(9)將其基極作為控制極，發射極與集電極作為驅動連接的pnp電晶體(負電壓)有正電壓和負電壓的意思是指Vec相對於地電位分別為正或負。以下用到的「低」及「高」電壓是相對來說，將位單元中的電壓是否視作為正向或負向，即相對於地電位來說，第一連接上的電壓Vcc是正的還是負的。
圖6示出有位單元驅動線d，d＊及acc的位單元電路的第二實施方案。相對於圖5中的元件都記作相同的標引號。用虛線圍起來的表示位單元7＊。負載分別就是MOS FET I1及I2的源/漏通路。在此實施方案中它們是p-型，也就是說，相對於n型的電晶體T1及T2來說，正好是相反的一種類型。電晶體I1的柵極接到節點n2上，電晶體I2的柵極接到節點n1上。
考慮圖5及圖6的位單元實施方案，該位單元可以存儲取值Vstore。該取值可以是「真值」也可以是「偽值」。該位單元具有通過在線acc，d及d＊上設置不同的電位就可以將其置於幾個不同的功能狀態上的一種結構。
這些控制狀態是高電平、低電平、流入所有線的單元之中，以及也從線acc的單元中流出。線acc是一條來自「頭」8的存取線，並且在存儲部件中連接到所有的位單元7上。第三及第四條線d及d＊當進行寫入或讀出時，具有彼此相互反向的信號，並且存取線acc處於低電平。
圖6中的虛線方塊說明的是「頭」8中的驅動及讀出放大器。在「頭」8中對存取線acc進行控制，並依次受提供電壓Vr及V3以及予充電信號prech的外部中央控制器的控制。第一電晶體T3，在此實施方案中是n-型，將其源極接到電壓Vr上，將其漏極接到存儲單元中為所有位單元7＊共用的存取線acc上，將其柵極接上予充電信號prech，可以把這個信號視作時鐘信號。第二電晶體T4，在此實施方案中是n-型，將其源極接到電壓OV上，將其漏極接到存儲單元中為所有位單元7＊共用的存取線acc上，其柵極則受外部控制信號的控制，當在存取線上設置的電壓為OV時，該外部控制信號電壓V3將為高電平。如上所述，將把線acc連接到存儲單元中的所有位單元上;因此，所有的位單元將有關於線acc的相同的控制。為了對線acc進行控制，在第一階段給出一個予充電，將MOS FET T3控制到它的導通狀態上，因而將線acc設置在電壓V1上。在下一個階段裡，將取決於作何種控制的高電平或低電平的信號V3，對於線acc來說，就是低電壓或高電壓，饋送給MOS FET T4。在放大器AMP中，將線acc上的電壓電平進行放大，然後再傳送給外部電路作進一步的操作。
圖8示出整個部件頭的實施方案，並且以下將作進一步描述。信號對「頭」8以及對以下要描述的驅動及讀出電路9的控制信號的方法並不是本發明的一部分，故將不再進一步詳述。
圖6中的另一個虛線方塊圖示出了位單元線d及d＊的一個驅動及讀出電路9的實施方案。然而，要注意，該電路9僅只對驅動及讀出線d及d＊說明了一種可能的方式。將輸入/輸出(IN/OUT)連接到圖1所示的芯單元3上。因此，電路9是在目標存貯器1與芯單元3之間的接口中給出的許多類似電路中的一種。
對於線d的寫電路包括一個第一對電晶體T5及T6在本實施方案中，第一個是n-型的，第二個是p-型的，並將它們的漏極接到線d上，而且給出一個電壓分壓。將電晶體T5的源極接到電位Vr上，將其柵極接到予充電信號prech上。另一個電晶體T6把它的漏極接到電位Vcc上，把它的柵極接到控制信號V4上。當把電位Vcc饋送給線d上時，該控制信號V4則走向低電平，如像以下將進一步解釋的那樣。對於線d的，寫電路，還包括在電源電壓Vcc與n-型電晶體T11的漏極之間連接的p-型電晶體T9及n-型電晶體T10的一條串行連接的源/漏通路。該n-型電晶體T11將它的源極接到地電位上，將它的柵極接到來自外部控制的輸入寫上。將電晶體T9及T10的漏極之間的交接點接到電晶體T6的柵極上，並且具有電壓V4。將電晶體T9的柵極送入反向予充電信號prech，在該予充電階段裡，通過電晶體T9的導通，將電晶體T6的柵極與電源電壓Vcc相連通。
對於線d＊的寫電路包括一個第二對串聯的電晶體T7及T8，在本實施方案中其第一個是n-型的，其第二個是p-型的，並且把它們的漏極接到線d＊上，而且也給出一個電壓分壓。電晶體T7將它的源極接到電位Vr上，對它的柵極饋送入予充電信號prech。另一個電晶體T8將它的漏極接到電位Vcc上，並對它的柵極饋送一個控制信號V5。當應該把電位Vcc傳送給d＊時，該控制信號V5則走向低電平。
對於線d＊的寫電路在電源電壓Vcc與電晶體T11的漏極之間也包括有一條串行連接著的P-型電晶體T12與n-型電晶體T13所連接的源/漏通路。在電晶體T12與T13的漏極之間的交接點接到電晶體T8的柵極上，並且在它上面的電壓是V5。對電晶體T12的柵極饋送給反向的予充電信號prech＊。在該予充電階段裡，通過電晶體T12的導通，則把電晶體T8的柵極與電源電壓Vcc相連通。
將用於輸入及輸出的外部線IN/OUT接到兩個三態反相器上。將其輸出端接到線IN/OUT上的三態反相器中的一個三態反相器具有一條兩個n-型電晶體T14，T15及兩個p-型電晶體T16，T17相串接著的源/漏通路。將電晶體T16的柵極接到給出信號bitin的外部控制線上，而將電晶體T15的柵極送入反相的信號bitin＊。將其輸出端接到線IN/OUT的第二個三態反相器具有一條兩個n-型電晶體T18，T19及兩個p-型電晶體T20，T21相串接著的源/漏通路。將電晶體T19的柵極接到給出信號bitin的外部控制線上，而將電晶體T20的柵極送入反相的信號bitin＊。將該第二個三態反相器的輸出端接到電晶體T13的柵極上，並通過反相器INV接到電晶體T10的柵極上。
讀放大器包括一個n-型電晶體T22。將其T22的源極接地，柵極接恆定電壓Vbias。該電壓Vbias使電晶體T22保持常導通，從而起到一個電流源的作用。而T22的漏極則接到一條分別由n-型電晶體及p-型電晶體T23，T24及T25，T26組成的兩個相串接著的源/漏通路的並行連接上，並且將它們的端點都接到電源電壓Vcc上。p-型電晶體T24的柵極接到電晶體T23的漏極交接點上。將電晶體T23的柵極接到位單元7＊的線d上，而將電晶體T25的柵極接到線d＊上。
將每個時鐘周期，信號prech及prech＊，分成一個予充電階段。在此予充電階段裡，信號prech處於高電平;而在一個製作階段裡，信號prech處於低電平，並且來自外部控制的其他控制信號決定將要作出的操作。因此，在予充電階段上，分別通過電晶體T5，T7及T3將線d，d＊及acc予充電到電壓Vr上。
當要把數據送入位單元7＊及從位單元7＊中送出時，則需要用信號bitin及bitin＊進行控制。當信號bitin處於低電平，而信號bitin＊處於高電平時，則通過第一個三態反相器從位單元向線IN/OUT傳送數據。當信號bitin處於高電平，而信號bitin＊處於低電平時，則通過第二個三態反相器從線IN/OUT向位單元傳送數據。
在階段二中的讀操作上，當把線d，d＊及acc予充電到Vr上之後，則將線d及d＊保持浮動著，並通過高電壓V3使電晶體T4導通將線acc設置到電壓OV上。這就使得具有最低電位的節點n1上的電位低到一個Vr與OV之間的電位上。因此，電流從線d流向節點n1再流向線acc。這個電流使線d放電，即線d上的電壓將會下降。這種電壓的減小可通過讀放大器T22至T26來測量。在電晶體T26及T26的漏極之間的交接點上給出該讀出結果，並且把它饋送給第一個三態反相器T14至T17的輸入端上。當信號bitin處於低電平，而信號bitin＊處於高電平時，則給出讀出的傳輸，並且把經放大的位值送到輸入/輸出線IN/OUT上。重要的是，在階段二期間的有效方式中，並不驅動線d及d＊;因此，在一條線上是不能取得電壓削減的。
因此，對於讀操作來說，起始都是將d及d＊給在電位Vr上。將d及d＊完全保持在電位Vr上;但是其中之一則有所下降，因為「電流流入」進入線d，d＊放電的那一個線的單元之中了。由於這裡把Vr定義作「低」，那麼低電位就是說比「低」還要低一些。d及d＊給出讀出值。d低於d＊-則給出FALSE(偽);d高於d＊，則給出TRUE(真)。對於不寫、寫偽、寫真、不寫並且不比較這些操作來說，在線d及d＊上的信息電位不給出任何信息。
在階段二期間，對於寫操作來說，當把線d，d＊及acc予充電到Vr上之後，則通過高電壓V3使電晶體T4的導通，將線acc置位到電壓OV。在輸入/輸出線IN/OUT上，給出所要存儲的值。信號bitin高，而bitin＊低，則啟動第二個三態反相器T18至T21將線IN/OUT上的值傳送給它的輸出端上。在電晶體T11柵極上的控制信號write處於高電平時，則把電晶體T10及T13的源級都接到OV上。
來自第二個三態反相器T18至T21的高電平信號，即要寫入的「O」或「偽」，控制電晶體T13成導通狀態，並將電壓V5設置到低電平電壓，於是將電晶體T8控制成導通狀態，因而把線d＊置位到電壓Vcc，即高電平。來自第二個三態反相器的反相信號饋送到電晶體T10的柵極，該信號處於低電平，因此，將使電晶體T10截止。在予充電階段裡，被連接到電源電壓Vcc上的電壓V4將被保持在這個電壓上。電晶體T6將保持截止，並且通過電晶體T5，以予充電期間，連接到線d上的電壓Vr將被保持住。
來自第二個三態反相器T18至T21的低電平信號，即要進行寫入的「1」或「真」，將控制用於線d的寫電路T5、T6、T9、T10，並將它通過反相器INV置位到高電壓Vcc上;而寫電路T7、T8、T12、T13將線d＊保持在予充電階段設置在上面的電壓Vr上。
從以上實施例中可看出，在圖6所示的實施方案中，以如下操作方式使用存貯器節點n1及n2。在操作周期的第二個階段裡，將根據使用控制信號V3，V4及V5中究竟是哪一個來對節點n1，n2中的一個節點或兩個節點進行充電還是進行放電;即，是否將線acc置位於OV上或是否將線d及d＊中的一條線(或兩條線)置位到Vcc上。
如上所述，每個操作周期都是由予充電周期及執行周期組合成的。因此，以下要提及的是，將線acc置位於高電平，這就意味著，信號V3不是在執行周期裡控制電晶體T4把電壓OV置位在線acc上。同樣，以下要提及的是，將線d或d＊置位於低電平，這是意味著，控制信號V4或V5不是在執行周期裡對線d或d＊控制電晶體T6或T8處於與高於電壓Vr的電壓Vcc相接通的狀態。然而，當把線d或d＊置位於高電平時，則將控制電晶體T6或T8把電壓Vcc接通到線上。
存儲單元面積可能會擴大一些，例如包括有256個存貯單元，這裝置就是，分別把每對電晶體T5，T6及T7，T8連接到用作所有存貯單元如像256個存貯單元中的一個位單元的一條線上去。因此，必須調整電晶體的尺寸，以適應於總線總容量和所要求的速度。
為了保持Vr和讀出放大器反相器之間的已知關係，可以從少量的反相器之中提高電壓Vr。在「頭」中的存取電路應控制這些位單元，並且也從這些位單元之中獲取信息。
通過控制狀態可設置如下功能狀態狀態休止該單元只是進行值Vstore的存貯，讀偽值Vstore＝可讀「偽值」，讀真值Vstore＝可讀「真值」，不讀該單元只是進行值Vstore的存貯，寫偽將所存貯的值Vstore置位於「偽值」，寫真將所存貯的值Vstore置位於「真值」，不寫該單元只是進行值Vstore的存貯，比較偽將所存貯的值Vstore對「偽值」作比較，比較真將所存貯的值Vstore對「真值」作比較，不比較該單元只是進行值Vstore的存貯。
以下是對於一個位單元不同操作方式的操作表操作方式 a d d＊休止 低 低 低讀偽 低 流入 高讀真 低 高 流入不讀 高 任意 任意寫偽 低 低 高寫真 低 高 低不寫 高 任意 任意比較偽 任意 低 高比較真 任意 高 低不比較 任意 低 低對於「比較偽」和「比較真」來說，如果比較結果是DIFFERENT(有差)，則線acc應有流出狀態。
對於「比較偽」或「比較真」操作來說，線acc(存取線)給出比較結果。將線acc予充電到Vr，並將輸入數據加在線d上，將其反相數據值加在線d＊上。如果存入位單元中的值是不同的，那麼輸入數據將通過二極體D1或D2中的一個，並通過相應的n-型電晶體T1或T2對線acc充電。由「頭」8中的放大器(Amp)檢測這一點。當檢測到比較的是FIT(吻合)時，線acc將保持在電位Vr上。
流入及流出表示的是在一個時序期間裡當線處於詢問狀態時，分別讓電荷流入及流出。通常這是在「休止」操作模式中分別通過把線起始時置於高電平或低電平進行的，然後再變成為實際的模式，而後，電流將分別對處於詢問狀態的線進行放電或充電。當沒有電流時，也就不會傳送可觀的電荷了。因此，在該時序期間裡，不會有任何電壓變化。
圖7A及7B所示之優先級解碼器2的實施方案分成為4-方框。如圖7A所示，每個4-方框均有一對左邊的線granta及rega和四對右邊的線rega，granto……至reg3，grant3。
如圖7B所示，第一個4-方框20有四對右邊線，每對均接到一個4-方框的一對左邊線上，形成四個4-方框，在此只示出外邊的兩個，即21和22。用反相放大器23及24，將方框20，21及方框20，22相互連接起來。放大器23對方框鏈中的較低級方框給出信息，但在該鏈中對較高級方框的優先級要求才是需要的;而放大器24對方框鏈中的較高級方框給出信息，於是給出準許信息。因此，在第二列4-方框中的方框21，……22的數目是四個。
而後，第二列中的每個方框又以如第二列中的方框連接到4-方框20一樣的方式連接到第三列方框的四個4-方框上去。於是第三列中的4-方框數是十六個。在此只示出最外邊的4-方框25及26。
而後，第三列中的每個方框再以同樣方式接到第四列方框中的四個4-方框上去。這樣，第四列中的4-方框數將是六十四個。在此只示出最外邊的4-方框27及28。
由圖7B可看出，將第四列中4-方框的右邊線接到目標存貯器上(原英文第35頁上第8行看不清)用作存貯單元1的總線12及13。
要用256個閉包，則需提供八十五個方框。最低的方框28用於最低的存貯單元，低到存貯單元數為0;最高的方框28用於最高的存貯單元，即高到存貯單元數255。
圖7A及7B所示的結構採用domino予充電邏輯，在此整個優先權解碼器包括一串domino級，並相應於從最低方框28中的情況rego，經所有優先級解碼器方框，再對所有存貯單元(存貯單元數為0除外)返回給出一個偽準許信號的請求信號傳輸。
如圖7A所示，每個方框均有5排MOSFET電晶體，每排都比下面一排多有一個MOSFET電晶體，只是第五排例外，第五排與第四排有相同數目的MOSFET電晶體。
在四個最低排中最右邊的MOSFET，Troo到Tr3o中的每個電晶體都是p-型的，並且將其柵極接到時鐘信號源上，將其漏極接到正電源電壓上將其源極分別接到準許線grant0，grant1，grant2或grant3上，在最高排中的MOSFET Tr40不是把它的源極接到準許線granti上，i是0和3之間的數，而是接到線raga上，再通過反相器23接到該方框串的下一個較低級的方框上。
其餘的MOSFET，如圖所示，第一排中的Tr01，第二排中的Tr1，1及Tr1，2，第三排中的Tr2，1Tr2，2及Tr2，3第四排中的Tr3，1，Tr3，2，Tr3，3及Tr3，4第五排中的Tr4，2，Tr4，3，Tr4，4及Tr4，5都是n-型的，並且把它們的源極均接地，而對於四個最低排，分別把它們的漏極接到準許線grant0，grant1，grant2或grant3上，但對於第五排，則把它們的漏極接到raga上。
將線grant0接到每個MOSFET，Tr0，1，Tr1，1，Tr2，1，Tr3，1的柵極上。將線req0接到每個MOSFET，Tr1，2，Tr2，2，Tr3，2及Tr4，2的柵極上。將線req1接到每個MOSFET Tr2，3，Tr3，3及Tr4，3的柵極上。將線req2接到每個MOSFET Tr3，4及Tr4，4的柵極上。將線req3接到MOSFET Tr4，5的柵極上。
在兩個階段上運行優先級解碼器。在第一階段上，當時鐘信號處於低電平時，則把所有的granti予充電到高電平(真)上。然後，所有信號reqi將是低電平(不需要)。在第二階段上，結束該予充電，即時鐘信號呈現高電平。然後，任何或某些輸出端reqi將走向高電平，並把所有的granti置位高於低電平的電平上(未選中)，同時把reqa置位到低電平上。如果reqa走向低電平，那麼圖7中左鄰4-方框內的reqi則被置位到高電平。4-方框20中的信號reqa及granta並沒有什麼重要性。然而，4-方框20內的granta是接地的，在該4-方框20中的信號reqa，在圖1及2的線14上，給出結果「ANY」因為當接到任意單元包上的任意reqi走向高電平時，它必須走向低電平。
圖8示出部件頭8的詳細實施方案。本實施方案適用於簡化型處理器中的目標存儲器。該部件頭8對存儲單元7控制其存取線acc，並且讀該存取線acc及線ANY14;在此稱作「任意-型」它在總線a及b上完成「線-與」及「線-非或」的操作，並且它也讀該總線a及b。然而，它包括一個內部動態存儲器位。
一個n-溝道MOSFETn0在電壓Vr，與圖6中的電壓Vr是一樣的，與存取線acc之間接有它的源/漏通路。將時鐘脈衝cpb饋送給MOSFETn0的柵極。一個n-溝道MOSFETn1在地與存取線acc之間接有它的源/漏通路。
在電源電壓Vcc與地之間串行連接著一個由兩個p-溝道MOSFETp2及p3相併行耦聯的源/漏通路、一個p-溝道MOSFETp4的源/漏通路以及一個n-溝道MOSFETn6的漏/源通路。
將連接最近的位單元的任意-型線接到MOSFETp2的柵極上。將來自中央控制器(未示出)的匹配線接到MOSFETp3的柵極上。存取線acc通過一個由p-溝道MOSFETp1及n-溝道MOSFETn6形成的串行相接的源/漏通路並將它們的柵極都接到該存取線acc上的反相器1NY1，並且接到MOSFETp4的柵極上，n-溝道MOSFETn7將它的源/漏通路接在反相器1NY1與地之間。將來自中央控制器的eval，s線，即求值選擇線，接到MOSFETn7的柵極上。將來自中央控制器的set，s線，即置位選擇線，接到MOSFETn5的柵極上。
將MOSFETp4及n5的漏極之間的交接點i1，也叫作選擇節點，接到p-溝道MOSFETp6的漏極上。該MOSFETp6將它的源極經過一個p-溝道MOSFETp7的漏/源通路接到電源電壓+Vcc，將來自中央控制器的reset，b線接到MOSFETp6的柵極上。將與圖2所示的線b相同的線b接到MOSFETp7的柵極上。
p-溝道MOSFETp8將它的漏極接到與圖2所示的線a相同的線a上，並把它的源極接到交點i2上。將來自中央控制器的wand，a線，即「線與a」線，接到它的反相柵極上。p-溝通MOSFETp9將它的漏極接到線b上，並把它的源極接到交接點i2上。將來自中央控制器的wand，b線，即「線-與b」線，接到它的反相柵極上。p-溝道MOSFETp10將它的漏極接到交接點i2上，並把它的源極接到電源電壓+Vcc上。交接點i1經過一個反相器1NV2接到MOSFETp10的反相柵極上。該反相器1NY2是將p-溝道MOSFETp14及n-溝道MOSFETn8的串行相接的源/漏通路連接在電源電壓+Vcc與地之間並把它們的柵極都接到i1交接點上。
將兩個p-溝通MOSFETp11與p12的串行相接的漏/源通路連接在線a與電源電壓+Vcc之間。將來自中央控制器的線wor，即「線或」線，接到MOSFETp12的柵極上。將交接點i1接到MOSFETp11的柵極上。p-溝道MOSFETp13將它的源漏通路連接在線a與交接點i之間。將來自中央控制器的線S，a，即「選擇a」線，接到MOSFETp13的柵極上。
將n-溝道MOSFETn2，p-溝通MOSFETp15，p-溝道MOSFETp16的串行相接的漏/源通路連接在地與電源電壓+Vcc之間。將MOSFETn2及p15的源極之間的交接點i3接在MOSFETn1的柵極上。將兩個p-溝道MOSFETp17與p18的串行連接接在交接點i3與電源電壓+Vcc之間。將交接點i1，該選擇節點，連接在MOSFETp18的柵極上。將來自中央控制器的線r/w，b，即讀/寫b線，接到MOSFETp15的反相柵極上。將來自中央控制器的線r/w，s，即讀/寫選擇線，接到MOSFETp17的柵極上，將來自中央控制器的當讀或寫操作之後用來使節點i3復位的線r/w，r，即讀/寫復位線，接到MOSFETn2的柵極上。
圖8所示之部件頭實施方案中的邏輯功能說明如下，在每個負向時鐘脈衝上，MOSFETn0對存取線acc進行充電，而MOSFETn1在讀或寫上將它取值到低。該MOSFETn2使i3予充電到低。從而保持MOSFETn1截止，即不導通，處於備用狀態。
MOSFETp17及p18通過選擇節點實現讀/寫控制。這是用於各種形式的指令情況的，例如匹配指令，清除閉包單元的符號或讀該閉包單元的標識符以及是否不設置符號，根據總線a及b的信息決定何處應產生不同的動作。
匹配功能是對取值進行比較。例如，比較在芯單元中的及在存儲單元中稱作目標的取值，而後考慮這些定義著兩種設置的取值。如果這些設置是不相交的，那麼其匹配結果就是「偽值」。也把這種情況認為是不是沒有全部對該閉包的各部分作評測。
MODFETn5對選擇節點i1予充電，並且MOSFETp2和p4在MOSFETn7的柵極上由來自外部控制器的控制下對它進行評測，MOSFETp8至p10根據來自中央控制器的控制信號完成總線a和/或總線b上的「線與」。MOSFETp11和p12在中央控制器的控制下完成總線a上的「線或」。
反相器1NV2將選擇節點上的選擇位進行反相。因為要完成「線或」及「線與」這兩種操作，所以需要這種反相。MOSFETp13將總線a上的值傳送到選擇節點上。由於一直把它予充電到一個低電平狀態，所以只需要傳送高電平狀態。最後，當受到控制時，則用MOSFETp6及p7選擇高電平。這對於指令及這種單元的標記都是需要的，因為而後應在完成讀出的同時把該選擇節點復位。也可把這個特徵用於必須在部件頭中完成的邏輯與(AND)操作這樣的一些其它類型的指令。
直接將信號任意型(any-type)接到最近的位單元上。它含有所存儲的值的類型。在匹配期間，將MOSFETp3控制成截止，因此，在有信號任意型(any-type)的線上的高電平值將產生一個真匹配。同樣地，為了測試是該存儲單元是不被用著的，在有信號任意型(any-type)的線上的高電平狀態，同時將MOSFETp3控制成截止，都將使得在選擇節點上的選擇信號保持到低電平上，為了測試涉及到的一致性，將MOSFETp3控制成接通狀態，即導通狀態。
圖9所示之閉包頭11的實施方案能夠完成總線a上的或總線b上的優先級操作及方式(MODE)操作。同樣，本實施方案適用於與簡化型計算機的協同。可以同時在不同的總線上完成這兩種總線上的操作。方式(MODE)操作，即圖1及2所示電路中總線4(MODE)的操作，對總線a上的高電平狀態或低電平狀態都是敏感的，但它僅僅對總線b上的低電平狀態是敏感的。該閉包頭也可以把總線5(見圖1)上的總體信號MORE復位，並且把老的總線數據讀回和寫回到總線a和b上。
根據兩級domino原理設計該完成MODE操作的電路以及完成優先級操作的電路。第一級決定哪條總線應該是輸入並校正其極性，而第二級完成實際操作，因此，該閉包頭按照兩個階段進行操作，即第一予充電階段，第二操作階段。所以，給出一些予充電n-溝道MOSFETn20，n21，n22及n23，並且通過來自中央控制器的時鐘信號prech控制它們的柵極。n20予充電總線a，n21則對總線b，n22則對優先級解碼器2的總線req，而n23則把一個接觸網F1控制到「低」。
接觸網F1由兩個並行耦聯著的一對分別串行相接的p-溝通MOSFETp20，p21及p22，p23的源/漏通路所組成。該網F1一方面通過MOSFETp23的源/漏通路接地，另一方面接電源電壓+Vcc。將總線a接到MOSFETp20的柵極上，並且通過反饋器1NY20接到MOSFETp23的柵極上。因此，這是把總線a上的反相信號a＊饋送到該p23的柵極上。將來自中央控制器的信號mode，a送入MOSFETp21的柵極，並將來自中央控制器的它的反相信號mode a＊送入MOSFETp22的柵極。該接觸網F1實向該a＊mode，a的功能，反之a＊＊ mode，a＊的功能。
將兩個p-溝道MOSFETp24及p25的串行相接的源/漏通路連接在電源電壓+Vcc與總線b之間。將總線a接到MOSFETp24的柵極上，並把來自中央控制器的信號ba送入MOSFETp25的柵極。
將網絡F1與MOSFETn23漏極之間的節點接到n-溝道MOSFETn24的柵極上。該n24將它的源極接地，並把它的漏極接到圖1與2中所示之給出mode-信號的總線4(MODE)上。將兩個p-溝道MOSFETp26與p27串行相接的源/漏通路連接在電源電壓+Vcc與總線b之間。總線4上的mode-信號再通過兩個反相器1NV21及1NV22，放大該mode-信號後，再接到MOSFETp27的柵極上。將來自中央控制器的信號mode，b送入MOSFETp26的柵極。
信號mode，a進行總線a上的mode操作。信號mode，a＊也進行總線a上的mode操作，但是構成一個該總線上的反相值a＊。如果將總線a置位於「低」，則信號ba將該總線置位於「高」。如果該總線mode是「低」，那麼信號mode，b將該總線b置位於「高」。信號prech用來將總線a及b予充電到「低」。
因此，藉助於該接觸網絡F1，對是否在信號a上或是在信號a＊上要進行該MODE操作作出選擇。而後，恰好通過該目標存儲器中所有的閉包頭11可以把該總線MODE4置位於地電平。電晶體p26柵極上的控制信號mode，b將再把該總線b拉到一個高電平上。以此方式，有可能在總線a上以及在總線b上作出兩個不同的測試。如果在總線a上的測試指示在實際操作中決定的一個結果是「高」，那麼可把該總線b位於高。例如，可以在總線a和b中的一條總線上作「線或(WIREDOR)，同時在另一條總線上作「線與」(WIRED AND)，並且一定狀態上作出一個邏輯操作，該狀態可以是，若總線a上的結果例如是「偽」，則總線b可指示「偽」。另外的狀態是根據總線b上的結果作出另外的操作。
將兩個p-溝道MOSFETp28及p29串行相接的源/漏通路連接在電源電壓+Vcc與總線b之間。將來自優先級解碼器2的信號grant經過一個反相器1NV23接到「與非」(NAND)門NAND1的一個輸入端上。並把信號req接到它的第二個輸入端上。該「與非」(NAND)門包括有兩個將它們的源/漏通路串行相接的n-溝道MOSFETn25及n26以及兩個將它們的源/漏通路並行相接的p-溝道MOSFETp32及p34，而且它們連接在MOSFETn26的漏極與電源電壓Vcc之間。將MOSFETn25的源極接地。將信號grant＊送入MOSFETn26與p34的柵極，並把信號req送入MOSFETn25與p32的柵極。將該「與非」(NAND)門的輸出端接到MOSFETp28的柵極上，並接到p-溝道MOSFETp33的柵極上;該p33將它的源/漏通路連接在電源電壓Vcc與線MORE5之間。將來自中央控制器的信號grant，b送入MOSFETp29的柵極上。
將兩個p-溝道MOSFETp30與p31串行相接的源/漏通路連接在電源電壓+Vcc與接到優先級解碼器2上的總線req之間。將來自中央控制器的信號prio送入MOSFETp30的柵極，並把總線b接到MOSFETp31的柵極上。
來自中央控制器的信號prio用於把一個請求信號送給優先級解碼器2，也就時說，如果總線b處於「低」電平，則給出一個高電平的信號req。該「與非」(NAND)門p32，p34，n25，n26感知到，是否信號req是高電平，而信號grant是低電平，也就是說，是否要求有優先權，但卻沒被選中。在這種情況下，該「與非」(NAND)門走向低電平，並將總線5(MORE)置位於「高」電平上，即指示這裡需要有優先權，使用信號grant，b為的是如果信號req為「高」，並且信號grant為低，則把總線b置位於「高」。此後，首先從中央控制器中給出信號prio，然後是信號grant，b，於是在目標存儲器中頂多一個存儲單元使總線b處於「低」電平。
至此，參照具體的實施方案已對本發明作出了描述。本領域內的專業技術人員將會理解，不脫離本發明的精神實質及範圍可作出種種變型和等同替換。此外，不脫離本發明的基本技術可作出各種改型。
權利要求
1.一個具有用於外部控制的第一控制總線裝置(any-type，Vr，cpb，set.S，match，r/W.S，r/W.b，r/w.r，wand，a，wand.b，Wor，S.a，reset.b，mode，a mode，a*，prech，ba，mode，b，grant.b，prio等)。用於數據的第二存儲器總線裝置(t1，t2，id.enV，V0，V1，V2，V3)的相聯存儲器，其特徵是它包括有用於存儲合成信息的若干存儲單元(1)，在每個存儲單元中至少用於存儲一個符號的裝置(LAZY.8)，這些符號至少對上述存儲單元指示選擇狀態或非選擇狀態。在設置上述符號的上述單元之中，用於進行搜索操作的裝置，以及將所有上述存儲單元耦聯到優先級解碼器(2)上，並且由該優先級解碼器從上述若干存儲單元中選擇出一個來。
2.根據權利要求1中的存儲器，其特徵是為在上述存儲單元之間進行「與」(AND)及「或」(OR)類型的邏輯操作至少給出一條總體總線(4，5)，以及在每個存儲單元中用於與這些總線相通信的裝置(11)，並控制上述存儲單元參與實際邏輯操作。
3.根據權利要求1或2中的存儲器，其特徵是每個存儲單元均包括有一些數據目標存儲欄位(IDENTITY，ENVIRONMENT，VALVE/DES.O，VALVE/DES.1，VALVE/DES2，VALVE/DES.3)每個數據目標存儲欄位均能夠存儲數據字和至少一個呈標籤形式的符號。
4.根據權利要求1至3中的任一個中的存儲器，其特徵是每個存儲單元至少包括有一個指示上述存儲單元中內容的一個狀態或幾個狀態的狀態儲欄位(LAZY，WHERE，TYPE)。
5.根據權利要求3或4中的存儲器，其特徵是為了在上述存儲欄位與上述優先級解碼器(2)之間能夠進行「線與」(WIRED AND)和「線或」(WIRED OR)類型的邏輯操作，對每個存儲單元中的存儲欄位(b)至少給出一個第二總線(a，b)，並且每個存儲欄位均能夠讀這些總線，而且參與實際邏輯操作。
6.根據權利要求1至5中任一個的存儲器，其特徵是通過控制總線裝置將上述存儲單元連接到中央控制器上，該控制總線是分布到所有存儲單元上的，因而數據字能夠在該控制總線裝置上通過給出的合成信息向上述存儲器總線裝置上的存儲器進行傳送或傳出。
7.根據權利要求3至6中任一個的存儲器，其特徵是上述存儲欄位有存儲上述呈標籤形式的符號的控制部件頭(8)，以及一些存儲上述數據字中若干位的位單元，並且將每個位單元彼此相連接，而且接到上述「頭」上。
8.根據權利要求7中的存儲器，其特徵是上述部件(8)可控制上述位單元在如下操作時完成其一個操作休止 每個位單元保持所存儲的位值，讀 讀出在位單元中所存儲的位值，寫 將位值寫入位單元，比較 將用存入位單元的位值合成的數據字與另外的數據相比較。
9.根據利要求8中的存儲器，其特徵是上述來自該部件頭(8)的控制取決於在上述第二總線(a，b)上的數據函數的每個邏輯狀態，呈現標籤形式的先頭符號、進行比較操作時的比較結果以及對該存儲器來自中央控制器的控制信號。
10.根據權利要求8中的存儲器，其特徵是可根據上述第二總線(a，b)上的數據函數的每種邏輯狀態、呈現標籤形式的先頭符號、進行比較操作時的比較結果以及對該存儲器來自中央控制器的控制信號來設置這些呈標籤形式的符號。
11.根據權利要求7至10中的存儲器，其特徵是連接到上述部件頭(8)上的第一線(acc)與存儲欄位(b)的所有位單元相交連，並且之中所有上述位單元均受該線上的信號所控制，而且將連接上述位單元的其它線(d，d＊)接到上述存儲器中其他存儲單元內的相應位單元上。
12.根據權利要求1至11任一個中的存儲器，其特徵是上述優先級解碼器(2)包括每個存儲單元的一部分，每部分均有關於「請求」(REQVEST)的第一連接，在這個連接上，位值「真」表示需要優先，而位值「偽」表示不需要優先，以及關於「準許」(GRANT)的第二連接，在這個連接上，位值「真」表示選中，而位值「偽」表示未選中。
13.根據權利要求1至12任一個中的存儲器，其特徵是通過對呈現標籤形式的各符號進行比較，並通過對上述部件頭(8)的控制作出搜索，從而得到結果FIT(吻合)或DIFERENT(有差別)，而且以如下方式中的一種作出該搜索(1)對每個存儲欄位(6)單個地進行搜索，並且與其他存儲欄位中的合成信息無關。(2)可採用對一個存儲單元中所選擇的存儲欄位(b)進行比較來作出搜索。該比較結果在每個所選擇的存儲欄位中必須是FIT(吻合)。(3)可採用對一個存儲單元中所選擇的存儲欄位(6)進行比較來作出搜索。該比較結果至少在一個所選擇的存儲欄位中必須是FIT(吻合)。
14.根據權利要求13中的存儲器，其特徵是按如下方式中的一種進行比較(1)比較兩個位模式，只有當所有相應的位均相類同時，比較結果方為FIT(吻合)。(2)將要進行比較的兩個位模式或僅僅其中一個作編碼，這樣一來，至少一個位狀態其位模式信息相應於ARBITRARY(任意)及SPECIFIC(特定)信息值V，如果在比較時，一個信息值對應於ARBITRARY，那麼其比較結果就是FIT，否則只有當兩個特定的信息值V相同時其比較結果方為FIT。
15.根據權利要求1至14任一個中的存儲器，其特徵是它有多個位單元，每個位單元均能存儲一個位值，該位值或者是「真」或者是「偽」，該位單元包括總是給出電源電壓的第一連接線(VCC)，每個均可設置在不同的控制狀態上的第二、第三及第四連接線(acc，d，d＊);該單元的電路因而是在上述第二、第三及第四連接線上的每種上述控制狀態組合，對於上述存儲器位單元在一組功能狀態中，以單個形式進行置位。
16.根據權利要求15中的存儲器，其特徵是上述這些控制狀態是高電平、低電平、無電流流入單元，電流流入所有上述第二、第三及第四連接線的單元之中以及還有電流從至少一條連接線上的單元中流出的控制狀態。
17.根據權利要求16中的存儲器，其特徵是上述第二條線是存取線(acc)，上述第三及第四條線(d，d＊)當對上述單元進行讀或寫時，具有彼此相互反相的信號。
18.根據權利要求15至17任一個中的存儲器，其中一個位值是可存儲的，該位值或者是「真」或者是「偽」，其特徵在於由上述控制狀態設置如下功能狀態休止 上述單元正在對上述位值進行存儲，讀 可讀上述位值，不讀 上述單元正在對上述位值進行存儲，寫偽 將上述所存儲的位值置位於「偽」，寫真 將上述所存儲的位值置位於「真」不寫 上述單元正在對上述位值進行存儲，比較偽 將上述所存儲的位值對值「偽」作比較，比較真 將上述所存儲的位值「真」作比較，不比較 上述單元正在對上述位值進行存儲。
19.根據權利要求15至18任一個中的存儲器，含有通過第三及第四線(d，d＊)從每邊均可控制的觸發器，其特徵在於該觸發器具有可基本上將第一及第二節點設置在第一及第二電壓電平上，並且該觸發器有它自己的在上述第一線(VCC)及第二線(acc)之間的電源電壓，並且可將上述第二線控制到不同的電壓電平上。
20.根據權利要求17至19任一個中的存儲器，其特徵是在上述第二線(acc)與上述第一線(VCC)之間接有並行著的第一及第二串行連接，每個串行連接均由一個電晶體和一個負載的源/漏通路所組成(T1，L1，和T2，L2)，在第一串行連接中負載和電晶體漏極之間的交接點是第一節點n1，並且接到第二串行連接中電晶體的柵極上，而第二串行連接中電晶體的漏極則接到第一串行連接中電晶體的柵極上。將第一整流元件(D1)接在第三線(d)與上述第一節點之間，使電流只在相對於上述第三線的一個方向上流動，而第二整流元件(D2)則接在第四線(d＊)與第二節點(n2)之間，使電流只在相對於上述第四線的一個方向上流動。
21.根據權利要求20中的存儲器，其特徵是上述整流元件(D1及D2)在如下元件中選取(1)將n-溝道MOSFET中的漏極與柵極相連接(正電壓)，(2)將p-溝道MOSFET中的漏極與柵極相連接(負電壓)，(3)pn-二極體(帶有反向二極體的正電壓，負電壓)，(4)schottky(肖特基)-二極體(帶有反向二極體的正電壓，負電壓)。
22.根據權利要求20或21中的存儲器，其特徵是上述電晶體(T1及T2)，在如下元件中選取(1)n-溝道MOSFET(正電壓)(2)p-溝道MOSFET(負電壓)(3)npn雙電晶體(正電壓)(4)pnp雙極電晶體(負電壓)
23.根據權利要求20至22任一個中的存儲器，其特徵是上述負載(L1及L2)，在如下元件中選取(1)電阻，(2)將其漏極與柵極相連接的n-溝道增強型MOSFET(正壓)，(3)將其漏極與柵極相連接的p-溝道增強型MOSFET(負電壓)，(4)將其源極與柵極相連接的n-溝道耗盡型MOSFET(正電壓)，(5)將其源極與柵極相連接的p-溝道耗盡型MOSFET(負電壓)，(6)將其柵極作為控制極，源極和漏極作為驅動連接的n-溝道MOSFET(正電壓)，(7)將其柵極作為控制極，源極和漏極作為驅動連接的p-溝道MOSFET(負電壓)，(8)將其基極作為控制極，發射極和集電極作為驅動連接的pnp雙極電晶體(正電壓)。(9)將其基極作為控制極，發射極和集電極作為驅動連接的npn雙極電晶體(負電壓)。
全文摘要
提出一種用於外部控制具有一個第一控制總線裝置，用於數據具有一個第二存儲器總線裝置的相聯存儲器。該存儲器有若干用於存儲合成信息的存儲單元(1)，優先級解碼器(2)與所有存儲單元相耦聯，並且從若干上述存儲單元中選擇出一個來，至少給出一條總體總線(4、5)。在每個存儲單元中設有閉包頭(11)用於同上述總線相通信，並且控制上述存儲單元參與實際邏輯操作。
文檔編號G11C11/419GK1061865SQ9110856
公開日1992年6月10日 申請日期1991年8月2日 優先權日1990年8月2日
發明者卡爾斯特·拉斯·岡納 申請人:卡爾斯特電子公司