一種基於FPGA的電纜局部放電脈衝信號時頻分析系統及方法與流程
2023-05-31 02:12:51 1
本發明屬於電纜局部放電檢測領域，特別涉及一種基於fpga的電纜局部放電脈衝信號時頻分析系統，還涉及一種視頻分析方法。
背景技術：
電力系統在國民生產生活中發揮著巨大作用。高壓電纜是電力傳輸的主要途徑，電纜的正常工作是供電系統的基礎。局部放電檢測是電力電纜系統正常運行的保障之一。局部放電現象會引起電纜不同程度的損壞，影響電力能源的輸送和使用，造成經濟損失。
電纜局部放電的形成原因有電纜局部受潮、絕緣損傷、電纜頭氣泡、電纜表面毛刺等。局放的檢測對電纜故障的排查有重要的意義。每一種局部放電的類型對應不同的脈衝信號特徵，可以從時域和頻域提取一定的特徵參量來對局放脈衝進行甄別和分析。現場檢測獲得的局放脈衝樣本往往包含多种放電類型和噪聲在內，將脈衝數據樣本映射到時頻空間中將更加容易分離各類放電。因此對脈衝數據的時頻域特徵提取，是局部放電的分類評估的前提和基礎。
fpga(field－programmablegatearray)，即現場可編程門陣列，它是作為專用集成電路(asic)領域中的一種半定製電路而出現的，fpga以並行運算為主，以硬體描述語言來實現；相比於pc或單片機(無論是馮諾依曼結構還是哈佛結構)的順序操作有很大區別，因此在對數據延遲要求較高的應用中，有其獨特的優勢，fpga含有高層次的內置模塊(比如加法器和乘法器)和內置的記憶體，可以滿足用戶的各種需求。
本發明採用的多個內部存儲器桌球操作有效的解決了不間斷數位訊號處理的問題，採用雙路選擇器有效的降低了fpga內部硬體資源使用量，降低了功耗。
從統計概率密度的角度而言，在信號處理中可以使用均值和標準差來表徵信號的時域或頻域特徵，均值表示信號能量的聚集中心，標準差表示信號能量的分散程度。本發明採用表徵脈衝信號的時間標準差——等效時長t和表徵頻率標準差——等效帶寬f來作為其特徵參量。假設s(ti),i＝0,1,...,n-1為放電脈衝波形的離散時間序列，則等效時長t和等效帶寬f的計算公式是：
其中t0是時間分布中心，是歸一化後的離散時間序列，是對進行離散傅立葉變換後的頻域序列：
傳統的arm及dsp進行時頻轉換耗時過長，無法做到不間斷處理，從而導致效率較低。
技術實現要素：
有鑑於此，本發明的目的之一是提供一種基於fpga的電纜局部放電脈衝信號時頻分析系統；本發明的目的之二是提供一種基於fpga的電纜局部放電脈衝信號時頻分析方法。解決了傳統的arm或dsp實現時頻變換耗時過多的問題，可以優質高效的完成時頻變換。
本發明的目的之一是通過以下技術方案實現的：
一種基於fpga的電纜局部放電脈衝信號時頻分析系統，包括
多個外部adc，用於採集局部放電脈衝信號，並輸入至fpga的對應通道中；
外部mcu，通過gpmc或者emif總線將脈衝寬度信息傳輸給fpga，由fpga截取局部放電脈衝信號；
fpga，包括多個並行排列的內部存儲器，用於存儲計算所需的局部放電脈衝信號數據；還包括由多個乘法器、除法器及傅立葉變換模塊串行組成的函數計算模塊，用於完成每一個脈衝信號的時頻變換計算；內置的控制邏輯具有多個讀取地址及寫入地址線，用於操作內部存儲器；
所述fpga將多個存儲器存儲的數據計算完成後按照先後順序，有序排列輸出到外部存儲器進行存儲，在外部mcu需要數據時，讀出數據通過gpmc或者emif總線傳輸給外部mcu。
進一步，所述mcu通過gpmc或emif總線傳輸局部放電脈衝信號的寬度以及將數據顯示在顯示屏。
本發明的目的之二是提供一種基於fpga的電纜局部放電脈衝信號時頻分析方法，包括以下步驟：
步驟1.採集adc信號s(ti)，將原始採集的信號記為s(ti),ti為信號序號，fi為頻譜橫坐標解析度，設採樣頻率為100mhz，脈衝長度為1000，則ti＝(0,1,…999)fi＝(0,100k,…,99.9m)；
步驟2：，根據先後順序存入fpga的內部存儲器中，當第一個模塊開始存儲數據時，對每一個數據做平方運算s2(ti)，將得到的結果按先後順序相加一組脈衝數據計算完成，此時數據已存入第一個內部存儲器中，然後讀出第一個內部存儲器中的數據計算得到數組，存入第一個內部存儲器中覆蓋掉原來的值，此時將第一個內部存儲器中的數據分兩通道輸出，0通道最終輸出t值，1通道最終輸出f值；
步驟3：0通道信號輸入乘法器做平方運算將得到的結果與信號序號相乘，然後按先後順序相加得將脈衝信號序列號減去此信號進行平方運算(ti-t0)2得到一組數據，按照先後順序和相乘得數組，將得到的數組相加送入fpga內部的sqrt模塊即得出
步驟4：1通道信號輸入dft模塊進行離散傅立葉變換，得到數組，將此數組輸入兩個乘法器及加法器得到同時將fi輸入乘法器做平方操作得fi2，將此值與相乘並求和，即得將此值輸入sqrt模塊即得出
步驟5：fpga將步驟4和步驟5得到t、f數值存入外部存儲器中。
本發明的有益效果是：
本發明解決了傳統的arm或dsp實現時頻變換耗時過多的問題，利用fpga內部並行處理以及可配置的特點，在fpga內部資源足夠的前提下，可以優質高效的完成時頻變換，計算耗時比dsp縮短5倍，比arm縮短10倍以上，解決了傳統的arm或dsp實現時頻變換耗時過多的問題，可以優質高效的完成時頻變換。
本發明的其他優點、目標和特徵在某種程度上將在隨後的說明書中進行闡述，並且在某種程度上，基於對下文的考察研究對本領域技術人員而言將是顯而易見的，或者可以從本發明的實踐中得到教導。本發明的目標和其他優點可以通過下面的說明書和權利要求書來實現和獲得。
附圖說明
為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步的詳細描述，其中：
圖1為本發明的系統組成框圖；
圖2為fpga的內部通道組成示意圖；
圖3為fpga的函數計算模塊內部框圖；
圖4為函數計算流水線時序框圖。
具體實施方式
以下將參照附圖，對本發明的優選實施例進行詳細的描述。應當理解，優選實施例僅為了說明本發明，而不是為了限制本發明的保護範圍。
如圖1所示，本發明的基於fpga的電纜局部放電脈衝信號時頻分析系統，包括
(1)多個外部adc：用於採集局部放電脈衝信號，並輸入至fpga的對應通道中；
(2)外部mcu：通過gpmc或者emif總線將脈衝寬度信息傳輸給fpga，由fpga截取局部放電脈衝信號；
(3)fpga：包括多個並行排列的內部存儲器，用於存儲計算所需的局部放電脈衝信號數據；還包括由多個乘法器、除法器及傅立葉變換模塊串行組成的函數計算模塊，用於完成每一個脈衝信號的時頻變換計算；內置的控制邏輯具有多個讀取地址及寫入地址線，用於操作內部存儲器；
fpga將多個存儲器存儲的數據計算完成後按照先後順序，有序排列輸出到外部存儲器進行存儲，在外部mcu需要數據時，讀出數據通過gpmc或者emif總線傳輸給外部mcu。
圖2為fpga內部每個通道的組成模塊，包括內部存儲器和函數計算模塊。其中，為了達到不間斷實時處理局部放電信號，在每個通道內部例化了5個存儲器做桌球操作，這是由於dft模塊的計算時間基本是數據存儲時間的5倍，也就是說，當1個脈衝採集完成後，需要5倍的時間去計算這1脈衝，才能得到計算結果。當然，存儲器個數由每個局部放電脈衝處理完成的時間決定，並不做強制限定。
本發明的一種基於fpga的電纜局部放電脈衝信號時頻分析系統進行時頻分析的方法，包括以下步驟：
步驟1.採集adc信號s(ti)，如圖3所示，將原始採集的信號記為s(ti),ti為信號序號，fi為頻譜橫坐標解析度，設採樣頻率為100mhz，脈衝長度為1000，則ti＝(0,1,…999)fi＝(0,100k,…,99.9m)；
步驟2：，根據先後順序存入fpga的內部存儲器中，當第一個模塊開始存儲數據時，對每一個數據做平方運算s2(ti)，將得到的結果按先後順序相加一組脈衝數據計算完成，此時數據已存入第一個內部存儲器中，然後讀出第一個內部存儲器中的數據計算得到數組，存入第一個內部存儲器中覆蓋掉原來的值，此時將第一個內部存儲器中的數據分兩通道輸出，0通道最終輸出t值，1通道最終輸出f值；
步驟3：0通道信號輸入乘法器做平方運算將得到的結果與信號序號相乘，然後按先後順序相加得將脈衝信號序列號減去此信號進行平方運算(ti-t0)2得到一組數據，按照先後順序和相乘得數組，將得到的數組相加送入fpga內部的sqrt模塊即得出
步驟4：1通道信號輸入dft模塊進行離散傅立葉變換，得到數組，將此數組輸入兩個乘法器及加法器得到同時將fi輸入乘法器做平方操作得fi2，將此值與相乘並求和，即得將此值輸入sqrt模塊即得出
步驟5：fpga將步驟4和步驟5得到t、f數值存入外部存儲器中。
如圖4所示，圖四的clock信號為此函數計算模塊所使用的全局時鐘信號，flag1為s(ti)信號在內部存儲器中的寫使能，flag2為在內部存儲器中的寫使能，busy為正在對ram1中的數據進行傅立葉計算，fourier為計算完之後的後續計算使能信號，整個函數計算流程由三個使能信號控制完成。
綜上，本發明的目的是為了高效不間斷的對局部放電信號進行時頻變換，解決傳統的arm及dsp進行時頻轉換耗時過長，無法做到不間斷處理的問題，並設計了多路流水線並行處理的方式將fpga內部資源使用量降低。
最後說明的是，以上實施例僅用以說明本發明的技術方案而非限制，儘管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本技術方案的宗旨和範圍，其均應涵蓋在本發明的權利要求範圍當中。