一種用於同時選中多條位線的列解碼器的製作方法

2023-05-30 22:51:16 1

專利名稱：一種用於同時選中多條位線的列解碼器的製作方法
技術領域：
本發明涉及一種存儲器中的列解碼器，具體涉及一種能同時選中 多條位線的列解碼器。
背景技術：
現有技術中，半導體存儲器都是通過其中的存儲陣列來存儲數 據。而一般情況下，存儲陣列都是通過行解碼器和列解碼器分別選中 其中的某一行和某一列，從而確定陣列上的一個被選中的單元並對其 進行讀寫等操作。圖1所示為現有技術的存儲陣列結構的選中方法示
意圖，如圖1所示，存儲器包括行解碼器102和列解碼器103。行譯 碼器的作用在於選中存儲陣列中的一行(104)，同樣地，列解碼器也選 中了存儲陣列中的一列(105)。這樣由選中的一行和一列可以確定唯一 一個被選中的存儲單元106。
圖2所示為一個傳統的列解碼器的選通的結構。如圖2所示， 對於一個有2n列的存儲陣列201來說，採用了分兩層進行解碼的方 式，即列解碼器包括第一列解碼器202和第二列解碼器203，對應的， 分別與第一列解碼器202和第二列解碼器203選通管也分為定義為第 一層列選通管和第二層列選通管，圖2中，選通管組204-206均為第 一層列選通管，207-209均為第二層列選通管。具體結構如下
首先，2n條位線一共被分為了2n-m組，每組2m條位線受2m個列
選通管控制，如圖2中的選通管組204-206。而每組中的2m個列選通 管組又同時受一個更上層的列選通管的控制，比如選通管組204中的 所有列選通管都受第二層選通管207的控制；選通管組205中的所有 列選通管都受第二層選通管208的控制……
其次，列地址線A。一A。被分為兩組低m位地址線Ao""A^， 通過一個m-2m的解碼器後產生2m個控制信號(SelO-Sd2"M)，來分別 控制選通管組204-206內每組中的第1個、第2個……第2"^個第一層列選通管；而高n-m位地址線Am-An.p通過一個(n-m)-211.111的解碼 器後產生2n—m個控制信號(Sd，0-Sd，2n-m-l)，來控制第二層列選通管 207-209。這樣，雖然一共只有2m+2^個控制信號，卻能夠控制2n 條位線了 。以選中位線210為例，只要控制地址信號使得SelO和Sel'0 為高電平，即MOS管207和211處於開啟狀態即可。此時雖然SelO 為高電平使得第一層列選通管211、 213、 215都處於開啟狀態，但由 於208、 209處於關斷狀態，因此位線212、 214並不會被選中。
由於X-2X解碼器的輸出只會同時存在一個有效電平。因此圖2 中Sd0-Sel2m-1以及Ser0-Sd'2n-m-l信號每次只會分別存在一個高電 平信號，使得每次只會有一條位線被選中。再加上由行解碼器選中的 某條字線，事實上每次只有一個單元能夠被選中，以及對其進行讀寫 操作。
然而，在某些情況下，只能每次對一個存儲單元進行操作是不夠 的。尤其是隨著新型存儲器(電阻存儲器)的出現時，需要提供這樣一 種解碼器，能夠同時選中多個單元來進行寫或者激活(Forming)的操 作。這時，傳統的解碼器就無法完成這一功能。因此，需要引入新的 解碼結構來提高工作的效率。

發明內容
本發明要解決的技術問題是提出一種能同時選中多條位線的列 解碼器。
為解決以上技術問題，本發明提供的列解碼器包括與m條地 址線連接的第一列解碼器，與n-m條地址線連接的第二列解碼器，其
特徵在於，所述列解碼器還包括2m個分別與第一列解碼器的輸出端
連接的電平轉換器，所述電平轉換器恆定輸出使地址線選中的有效選
中電平；其中，n、 m為大於零的整數，n大於m。
根據本發明所提供的列解碼器，其中，所述2"^個電平轉換器的 輸出端分別與2m條不同位線上的第一選通管輸入端串聯，第二列譯
碼器的輸出端分別與2n—m個第二選通管輸入端連接，2m個第一選通管分別與2n-m個第二選通管串聯連接。所述第一選通管和所述第二選
通管為MOS管。所述m條地址線為低位地址線，所述n-m條地址線 為高位地址線。
根據本發明所提供的列解碼器，其中，所述電平轉換包括輸入端、 控制端和輸出端；所述控制端接第一電平時，電平轉換器恆定輸出有 效選中電平；所述控制端接第二電平時，電平轉換器輸出端輸出的電 平與輸入端的電平相同。所述電平轉換器進一步包括第一反向器，與 第一反向器串聯的第二反向器。所述有效選中電平為使第一選通管與 第二選通管導通的電平。所述所述2m個電平轉換器的控制端可以連 接在一起，由一外接電平控制。所述第一電平為高電平，所述第二選 中電平為低電平。
本發明的技術效果是本發明提出的列解碼器包括第一列解碼器 和第二列解碼器，通過在第一列解碼器的每個輸出端和對應控制的第 一選通管控制端之間增加一個電平轉換器，而該電平轉換器在外接一 電平時，能夠使與之連接的第一選通管選通，因此，控制所有電平轉 換器接該電平的情況下，不論第一列解碼器的輸入地址線的電平的輸 入狀態為何，第一列解碼器的控制端和與電平轉換器連接的第一選通
管都能夠實現導通，即串聯於2m條不同位線上的、其控制端分別與 2"^個不同電平轉換器連接的2m個第一選通管同時與2"m個第二選通
管串聯連接，因此可以通過第二列解碼器選通其中某一個第二選通 管，就可以同時選通2m個第一選通管所屬的位線。因此，利用本發 明所提供的列解碼器，可以實現同時對2m個或者多倍2m個存儲單元
進行寫或者激活(Forming)等操作。尤其在對新型的電阻存儲器進行激 活操作時，可以大大提高工作的效率。


圖1是現有技術的存儲陣列結構的選中方法示意圖2是一個傳統的列解碼器的選通的結構圖3是本發明所提出的一種列解碼器的實施例及其控制的選通管陣列結構示意圖4是本發明實施例的列解碼器中電平轉換器的電路示意圖。
圖中標號101:存儲陣列，102:行解碼器，103:列解碼器，104: 行解碼器在存儲陣列中選中的某一行，105:列解碼器在存儲陣列中 選中的某一列，106:由行解碼器和列解碼器選中的存儲單元；201:
存儲陣列，202、 203:列解碼器，204-206:第一層列選通管，207-209: 第二層列選通管，210、 212、 214:位線，211、 213、 215: —組選通 管中的選通管；301:第一列解碼器，302:第二列解碼器，303:電 平轉換器，304:第一列選通管組，305:第二列選通管組，306:存 儲陣列，307-309:第一列選通管組中的一組選通管，3071-3074、 3081-3084、 3091-3094: —組選通管中的選通管，310-312:第二列選 通管組中的選通管，313-315: —組位線，3131、 3141、 3151: —組 位線中的一條位線，316:列解碼器，317:本發明中提出的列解碼器 與受其控制的兩層列選通管組成的結構；401、 402:反相器。
具體實施例方式
在下文中結合圖示在參考實施例中更完全地描述本發明，本發明 提供優選實施例，但不應該被認為僅限於在此闡述的實施例。相反， 提供這些實施例以便此公開是徹底的和完全的，將本發明的範圍完全 傳遞給相關領域的技術人員。
在此參考圖是本發明的理想化實施例的示意圖，本發明所示的實 施例不應該被認為僅限於圖中所示的區域的特定形狀。
由背景介紹的分析可知，傳統的列解碼器只能同時選中某一條位 線，因此每次只能對一個存儲陣列中的一個單元進行操作。而如圖2 所示，原來的列解碼器202、 203的輸出信號每次只輸出一個有效電 平，這樣第一層列選通管204-206和第二層列選通管207-209每次只 能選中一條位線。
但如果列選通管的選通信號SdO—Sel2"M不是每次只有一個有 效，而是同時有效的話，那就有可能實現每次選中2m條位線。本發明就是基於這種思想提出的一種新型的列解碼器。下面結合圖來具體 說明本發明中的列解碼器的結構和工作過程。
圖3所示為本發明所提出的一種列解碼器的實施例及其控制的
選通管陣列結構示意圖。如圖3所示，實線框316為本實施例的列譯 碼器，它包括第一列解碼器301、第二列解碼器302以及電平轉換器 303，其中，m條地址線輸入至第一列解碼器301，另外n-m條地址 線輸入至第二列解碼器302，第 一列解碼器301和第二列解碼器302 分別對低m位地址線Ao—A^和高n-m位地址線A^A^進行解碼， 第一列解碼器301具有2m個輸出端，其每個輸出端分別與一個電平 轉換器303的輸入端連接，因此第一列解碼器301同時與2"^個電平 轉換器串聯連接。307、 308、 309分別表示第一列選通管組304中的 一組選通管。2"個電平轉換器303輸出信號為SelO、Sdl……Sel2m-2、 Sd2m-1，分別用來控制所有第一選通管組組選通管307、 308……309 中的第1個選通管、第2個選通管……第2m個選通管，即信號SelO 同時控制選通管3071、 3081……3091;信號Sell同時控制選通管 3072、 3082……3092;以此類推。而第二列解碼器302的2^"個輸 出信號分別為Sd，O、 Sd，l……Sd，2n—m-l，它們直接控制第二列選通 管組305中的2^m個選通管。具體說來，信號Sel'0控制選通管310， 信號Sd'l控制選通管311 ，以此類推，信號Sd'2n—m-l控制選通管 312。
圖3所示的實施例解碼器結構中的電平轉換器組303中，所有的 2m個電平轉換器303的控制端在一個統一的V_Contr0l信號的控制之 下，可以恆定輸出使欲選中地址線選中的有效選中電平。對於電平轉 換器303的功能的說明如下當V—Control為高電平時，電平轉換器 303的輸出等於輸入，即此時SdO—Sel2m-l就各自等於第一解碼器301 的各個輸出。當V—Control為低電平時，無論電平轉換器303的輸入 信號(即第一解碼器301的輸出信號)為高電平還是低電平，電平轉換 器303的輸出信號Sd0-Sel2m-1都為有效電平。
圖3所示列解碼器的具體工作過程如下當只需要每次選中陣列 中的一條位線的時候，V—Control輸入高電平。這樣Se10—Sel2"M就分別對應第一解碼器301的輸出。此時列解碼器的工作模式就和傳統
的列解碼器一樣，即在同一時間SdO—Sel2m-1和Sd，0-Ser2n-m-l中都 只有一個為有效電平。這樣在第一列選通管組304和第二列選通管組 305中，每一時間只有一條位線會被選中。如當SdO和Sd，0為有效 電平的時候會選中位線3131，以此類推；當需要同時選中多根位線 的時候，、Control輸入低電平。此時在電平轉換器303的作用下， 無論第一解碼器301的輸出為高電平還是低電平，Se10—Sd2m-1都為 有效電平(在圖中即為高電平)。此時第一列選通管組304中的所有選 通管都處於開啟的狀態。此時就可以通過高位的地址線Am-A^來控 制選中哪一組位線。比如控制Am-An.,的輸入使得Sd'0為有效電平 時，此時第二列選通管中選通管310處於開啟狀態，而其他的選通管 如311、 312等都處於關閉的狀態。此時由於選通管310和選通管組 307中的所有選通管(3071-3074)都開啟，這樣一組位線313(共2m條) 就能夠被同時選中了 。同樣的，在V—Control為低電平時，控制Am-A^ 的輸入使得Sel，l為有效電平，就可以同時選中另一組位線314，以 此類推。值得一提的是，如果要在同時選中一組位線之後對這組位 線上的存儲單元進行寫或者激活(Forming)操作的話，第二列選通管組 305中的選通管的寬長比需要設計的足夠大，來提供同時對2m條位線 進行操作的電流。
上述提到的選通管都可以為MOS管。
由前面所述的工作原理及工作過程可見，電平轉換器303是實現 同時選中多條位線的關鍵模塊之一。圖4所示為本實施例中圖3的其 中一個電平轉換器303的電路示意圖。如圖4所示，電平轉換器303 包括兩個串聯的反相器401， 402.該電路可以實現相應功能的關鍵在 於該兩個串聯的反相器401和402。其中反相器401的電源電壓由 V—Control提供。假定對於列選通管來說，高電平為使其導通的有效 電平，相反地低電平為無效電平。則當V—Control為高電平Vdd時， 輸入信號Vin經過兩個反相器第一反相器401和第二反相器402後還 是保持原來輸入的值，因此此時Vout-Vin;而V—Control為低電平 時，此時由於反相器401的PMOS的源和NMOS的源都接了低電平，一反相器401都會將其輸 出節點N鉗位在低電平。這樣在經過第二反相器402之後，輸出Vout 就始終為高電平，也不會隨著輸入Vin的高低電平的變化而變化。這 樣此電路就滿足了電平轉換器所需要的功能。
採用本發明中所述的新型列解碼器同時對多個存儲單元進行操 作的最大的優點就是提高了工作的效率。比如在對新型的電阻存儲器 進行激活(Forming)操作時，採用傳統的解碼器只能每次選中一個存儲 單元，因此一次只能對一個存儲單元進行激活；而採用本發明中提到 的新型解碼器的結構之後，則可以每次對2"個單元進行激活操作！ 兩者相比，工作效率提高了2"M咅。
另外，電平轉換器303也可以設置為，當V—Control為高電平時， 無論電平轉換器303的輸入信號為高電平還是低電平，電平轉換器 303的輸出信號SelO-Sel2"都為有效電平。當V-Control為低電平時， 電平轉換器303的輸出等於輸入，即SelO—Sd2m-1就各自等於第一譯 碼器301的各個輸出。
根據上述實施例，只要能使得低位選通管組或高位選通管組的一 組中所有選通管都處於選通狀態，就能達到同時選中多個存儲單元。 因此，也可以用其他裝置來代替電平轉換器，以使得輸入到選通管的 信號都為有效信號。
在不偏離本發明的精神和範圍的情況下還可以構成許多有很大 差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明 不限於在說明書中所述的具體實施例。
9
權利要求
1. 一種用於同時選中多條位線的列解碼器，所述列解碼器包括與m條地址線連接的第一列解碼器，與n-m條地址線連接的第二列解碼器，其特徵在於，所述列解碼器還包括2m個分別與第一列解碼器的輸出端連接的電平轉換器，所述電平轉換器恆定輸出使地址線選中的有效選中電平；其中，n、m為大於零的整數，n大於m。
2. 根據權利要求1所述的列解碼器，其特徵在於，所述2m個電 平轉換器的輸出端分別與2m條不同位線上的第一選通管輸入端串 聯，所述第二列解碼器的輸出端分別與2n.m個第二選通管輸入端連接，所述2m個第一選通管分別與2n-m個第二選通管串聯連接。
3. 根據權利要求2所述的列解碼器，其特徵在於，所述第一選通 管和所述第二選通管為MOS管。
4. 根據權利要求1所述的列解碼器，其特徵在於，所述m條地 址線為低位地址線，所述n-m條地址線為高位地址線。
5. 根據權利要求1所述的列解碼器，其特徵在於，所述電平轉 換包括輸入端、控制端和輸出端；所述控制端接第一電平時，所述電 平轉換器恆定輸出有效選中電平；所述控制端接第二電平時，所述電 平轉換器輸出端輸出的電平與所述輸入端的電平相同。
6. 根據權利要求5所述的列解碼器，其特徵在於，所述電平轉 換器進一步包括第一反向器，與第一反向器串聯的第二反向器。
7. 根據權利要求1或6所述的列解碼器，其特徵在於，所述有 效選中電平為使第一選通管與第二選通管導通的電平。
8. 根據權利要求5所述的列解碼器，其特徵在於，所述2""個電 平轉換器的控制端可以連接在一起，由一外接電平控制。
9. 根據權利要求5所述的列解碼器，其特徵在於，所述第一電 平為低電平，所述第二電平為低電平。
全文摘要
一種能同時選中多條位線的列解碼器，具體針對傳統解碼器每次只能在一個存儲陣列中選中一個存儲單元的弱點，提出一種新型的可以同時選中多條位線的列解碼器。它包括可以恆定輸出使欲選中地址線選中的有效選中電平的電平轉換器。在此列解碼器的基礎上，可以成功實現同時選中多條位線，對多條位線上的多個存儲單元進行寫或者激活(Forming)等操作，可以大大提高工作的效率，尤其適應於對電阻存儲器的激活操作過程。
文檔編號G11C8/00GK101452740SQ200810207839
公開日2009年6月10日 申請日期2008年12月26日 優先權日2008年12月26日
發明者吳雨欣, 佶 張, 林殷茵, 解玉鳳, 鋼 金 申請人:復旦大學