矽接合型二極體及其製造方法

2023-06-30 20:17:06 3

專利名稱：矽接合型二極體及其製造方法
技術領域：
本發明涉及一種矽接合型二極體及其製造方法，詳細講，涉及控制矽接合型二極體的電容溫度係數的技術。
背景技術：
作為表示矽接合型二極體的特性的指標之一，可以舉出電容溫度係數。該電容溫度係數，眾所周知是表示二極體的動作溫度和電容之間的相關的係數。現有技術的矽接合型二極體，只有電容溫度係數為正值的才已經提供實用(例如，參見專利文獻1)。因此，將這樣的矽接合型二極體在集成電路中使用時，一般在集成電路中所採用的各元件多具有正的電容溫度係數，由於其相互之間的影響不能相抵消，因此溫度補償電路則是不可缺少的。
專利文獻1特開平11-122038號公報近年來，集成電路的小型化越來越進步，在將矽接合型二極體裝入到集成電路中時，由於溫度補償電路的存在，而成為小型化的障礙。另外，這樣的溫度補償電路的製作，矽處理過程與其它集成電路製造過程之間的匹配性少，因而成為矽接合型二極體的製造成本上升的原因。

發明內容
本發明正是針對上述課題的發明，其目的在於通過提供一種電容溫度係數為負值的矽接合型二極體，可以使裝入了矽接合型二極體的集成電路小型化。
為了達到上述目的，依據本發明，提供一種矽接合型二極體，其特徵是包括添加了第1導電型的第1物質的第1矽單結晶層、與上述第1矽單結晶層接合的、添加了第2導電型的第2物質和第4族並且完全固溶型的元素所構成的第3物資的第2矽單結晶層，上述第2物質的濃度設定成比包含在上述第1矽單結晶層中的上述第1物質的濃度要低。另外，提供一種矽接合型二極體，其特徵是包括添加了第1導電型的第1物質和第4族並且完全固溶型的元素所構成的第3物資的第1矽單結晶層、與上述第1矽單結晶層接合的、添加了第2導電型的第2物質的第2矽單結晶層，上述第1物質的濃度設定成比包含在上述第2矽單結晶層中的上述第2物質的濃度要低。
依據這樣的矽接合型二極體，實現了在現有技術中沒能實現的具有零或者負值電容溫度係數的矽接合型二極體。如果電容溫度係數為零或者負值，可以對裝入了矽接合型二極體的集成電路中的元件的正電容溫度係數的影響抵消，可以省略溫度補償電路，對集成電路的小型化給予很大貢獻。另外，通過省略了與其它集成電路製造工藝的匹配性少的溫度補償電路的製作，可以大幅度降低矽接合型二極體的製造成本。
上述第3物質可以是鍺，鍺的含有濃度優選設定成5～20％的範圍。這樣，可以自由控制電容溫度係數。上述第1矽單結晶層或者上述第2矽單結晶層也可以進一步包含碳。如果包含碳，可以提高本發明的矽接合型二極體的製造過程與電晶體的製造過程的匹配性。
依據本發明，提高一種包括上述矽接合型二極體的半導體裝置。本發明的包含矽接合型二極體的半導體裝置，不需要溫度補償電路，對半導體裝置的小型化有很大作用。另外，提供一種矽接合型二極體的製造方法，其特徵是添加了上述鍺的第1或者第2矽單結晶層通過採用減壓CVD裝置成膜，如果在矽單結晶層的成膜中使用減壓CVD裝置，容易進行雜質的濃度控制。上述成膜的溫度優選設定成400℃以上550℃。通過設定這樣的成膜溫度，可以保持矽單結晶層的結晶結構的高質量。
進一步，提供一種具有零或者負值電容溫度係數的矽接合型二極體。如果電容溫度係數為零或者負值，可以省略裝入了矽接合型二極體的集成電路的溫度補償電路，對集成電路的小型化給予很大貢獻。另外，通過省略了與其它集成電路製造工藝的匹配性少的溫度補償電路的製作，可以大幅度降低矽接合型二極體的製造成本。


圖1表示本發明的矽接合型二極體的一實施方案的剖視圖。
圖2表示本發明的矽接合型二極體的製造工序的剖視圖。
圖3表示緊接圖2的工序的剖視圖。
圖4表示緊接圖3的工序的剖視圖。
圖5表示緊接圖4的工序的剖視圖。
圖6表示本發明的矽接合型二極體的第2實施方案的剖視圖。
圖7表示本發明的矽接合型二極體的第3實施方案的剖視圖。
圖8表示與溫度對應的偏置電壓與電容之間的關係曲線。
圖9表示溫度與電容變化率的關係曲線。
符號說明10-矽接合型二極體、11-半導體基板、12-陰極、13-陽極、14-第1矽單結晶層，15-元件間分離膜15、16-第2矽單結晶層、17-層間絕緣膜17、18-陽極電極、19-陰極電極。
具體實施方案以下參照

本發明的實施方案。圖1表示包括本發明的矽接合型二極體的一實施方案的半導體裝置的剖視圖。矽接合型二極體10，在p型矽構成的半導體基板11上包括陰極12以及陽極13。在半導體基板11的表面上，形成第1矽單結晶層14。
在第1矽單結晶層14中，採用為元件分離的周知的LOCOS法(LocalOxidation of Silicon)形成元件間分離膜15。在陽極13區域，包括與第1矽單結晶層14的上面接合的第2矽單結晶層16。另外，在陰極12區域形成由氧化矽膜形成的層間絕緣膜17。進一步，與第2矽單結晶層16相接形成陽極電極18，與層間絕緣膜17相接形成陰極電極19。陽極電極18和陰極電極19，例如採用鋁等導電材料形成即可。
二極體的構成矽接合的第1矽單結晶層14，被摻入第1導電型的第1物質，例如磷。n-型的第1矽單結晶層14中所包含的磷的濃度，優選設定成例如5×1018[cm-3]～2×1019[cm-3]的範圍。與第1矽單結晶層14接合的第2矽單結晶層16，被摻入第2導電型的第2物質，例如硼。p型的第2矽單結晶層16中所包含的硼的濃度，優選設定成例如5×1016[cm-3]～1×1018[cm-3]的範圍。這樣第2矽單結晶層16的第2物質的含有濃度(實施方案中硼的濃度)，設定成比第1矽單結晶層14的第1物質的含有濃度(實施方案中磷的濃度)低。進一步，在第2矽單結晶層16中，被摻入第4族並且完全固溶型的元素所構成的第3物質，例如鍺。第2矽單結晶層16中所包含的鍺的濃度，優選設定成例如10％的程度。
這樣，第2矽單結晶層16的第2物質的含有濃度(實施方案中硼的濃度)設定成比第1矽單結晶層14的第1物質的含有濃度(實施方案中磷的濃度)低、並且在第2矽單結晶層16中導入第4族並且完全固溶型的元素、使第1矽單結晶層14和第2矽單結晶層16接合形成的矽接合型二極體10，具有現有技術中沒能實現的零或者負的電容溫度係數。例如，矽接合型二極體10的電容溫度係數為-1500ppm/℃。
本發明人，通過將第2矽單結晶層16中摻入的第4族並且完全固溶型的元素，例如鍺的含有量在5～20％的範圍內增減，可以將矽接合型二極體10的電容溫度係數在-2000～0ppm/℃的範圍內自由調整。當鍺的含有量比5％少時，電容溫度係數轉變成正的值。另外，當鍺的含有量比20％多時，第2矽單結晶層16的臨界膜厚變成1000的程度，反向偏置值可以控制的電容範圍窄小，不實用。
如果將具有現有技術中沒能實現的零或者負的電容溫度係數、這樣的矽接合型二極體10用於集成電路中，就可以將在現有技術中對裝入了矽接合型二極體的集成電路小型化構成障礙的溫度補償電路省略。對裝入了矽接合型二極體的集成電路的小型化具有很大的貢獻。另外，在現有技術中溫度補償電路的製作，矽處理過程與其它集成電路製造過程之間的匹配性少，因而成為矽接合型二極體的製造成本上升的原因，但如果將這樣的矽接合型二極體10用於集成電路中，由於可以省略溫度補償電路，可以極大降低矽接合型二極體的製造成本。
此外，如果在上述實施方案中在第1矽單結晶層14一方摻入第1導電型的第1物質例如磷、和第4族並且完全固溶型的元素所構成的第3物質，例如鍺，同時在第2矽單結晶層16中摻入第2導電型的第2物質例如硼，將第1矽單結晶層14的第1物質的濃度設定成比第2矽單結晶層16的第2物質的濃度低，可以獲得和上述實施方案同樣的具有零或者負的電容溫度係數的矽接合型二極體。
即，在第1矽單結晶層14或者第2矽單結晶層16的任一方中摻入第4族並且完全固溶型的元素所構成的第3物質，如果將摻入了該第3物質側的矽單結晶層中所包含的第1物質或者第2物質的濃度，設定成比沒有摻入了該第3物質側的矽單結晶層中所包含的第1物質或者第2物質的濃度要低，可以獲得本發明的具有零或者負的電容溫度係數的矽接合型二極體。
以下說明上述構成的矽接合型二極體的製造工藝。首先，如圖2所示，準備p型矽構成的半導體基板11。在該半導體基板11中以5×1018[cm-3]～2×1019[cm-3]的濃度摻入第1物質、例如磷。磷的摻入，採用打入P離子即可。這樣在半導體基板11上形成第1矽單結晶層14。然後，為了對第1矽單結晶層14進行元件分割，採用所謂的LOCOS工藝，在第1矽單結晶層14的給定區域中形成由氧化矽構成的元件間分離膜15。首先，在表面上形成500埃的矽氧化膜，採用LP-CVD法形成約1000埃的厚度的矽氮化膜。作為矽氮化膜的成膜條件，在700～900℃下，對SiH2Cl2+NH3進行分解。
然後，利用光刻工藝進行圖案化，以這時的光刻膠作為掩模材料，採用幹蝕刻除去矽氮化膜。在矽氮化膜下的約500埃的矽氧化膜中，如果在除去了表面的100～200埃程度的時刻停止幹蝕刻，不會對下層造成損傷，而可以完全除去矽氮化膜。然後，除去光刻膠。以先前圖案化後的矽氮化膜作為掩模材料使用進行選擇性氧化，獲得元件間分離膜15。作為選擇性氧化的條件，例如通過在1000℃的蒸汽中進行4小時氧化，可以形成約8000埃的氧化膜。這樣獲得圖3所示狀態的基板。
然後，覆蓋第1矽單結晶層14以及元件間分離膜15的上面形成矽—鍺混晶膜。該矽—鍺混晶膜，預先在矽中導入了10％的鍺、和設定成比在第1矽單結晶層14中摻入的磷的濃度要低的硼。硼的濃度，例如在5×1016[cm-3]～1×1018[cm-3]的範圍即可。這樣，矽—鍺混晶膜，可以採用減壓CVD裝置成膜。成膜時的溫度設定成400℃～550℃，例如500℃，積層到2000的厚度即可。然後，如果將該矽—鍺混晶膜圖案化成給定形狀，如圖4所示，可以獲得與第1矽單結晶層14矽接合的第2矽單結晶層16。此外，這樣的第2矽單結晶層16，也可以進一步包含碳。即使在第21矽單結晶層16中包含碳，優選將第2矽單結晶層16的第2物質不包含碳的濃度設定成比第1矽單結晶層14的第1物質的濃度低。
如圖5所示，在形成氧化矽膜之後採用光刻工藝進行圖案化，採用RIE(反應離子蝕刻法)進行蝕刻，形成氧化矽膜構成層間絕緣膜17。與該層間絕緣膜17相接，積層鋁，形成陰極電極17。另外，與第2矽單結晶層16相接，積層鋁，形成陽極電極18。經過以上的工藝，結束矽接合型二極體10的形成。
圖6表示本發明的矽接合型二極體的第2實施方案的剖視圖。在圖6的矽接合型二極體31中，在p型矽構成的半導體基板32的一方面(表面)上，形成包含磷等的第1物質的第1矽單結晶層33、導入了比第1物質的濃度低的濃度的第2物質(例如硼)和第4族並且完全固溶型的元素(例如鍺)的第2矽單結晶層34。然後，在第2矽單結晶層34的上層形成陽極電極35。另外，在半導體基板32的另一方面(背面)上形成接觸層36和陰極電極37。這樣，成為夾持半導體基板32在兩側形成陽極電極35以及陰極電極37的結構。
圖7表示本發明的矽接合型二極體的第3實施方案的剖視圖。在圖7的矽接合型二極體41中，在p型矽構成的半導體基板42上，採用LOCOS工藝形成氧化矽構成的元件間分離膜43，進一步覆蓋該半導體基板42以及元件間分離膜43形成包含磷等的第1物質的第1矽單結晶層44。在該第1矽單結晶層44的上層，形成導入了比第1物質的濃度低的濃度的第2物質(例如硼)和第4族並且完全固溶型的元素(例如鍺)的第2矽單結晶層45，與第1矽單結晶層44之間矽接合。在第2矽單結晶層45的兩側面上形成由氧化矽膜構成的層間絕緣膜46。在第2矽單結晶層45的上面積層鋁，形成陽極電極47，又在由層間絕緣膜46隔離的第1矽單結晶層44的上層上形成陰極電極。
本申請人，對本發明的矽接合型二極體的特性進行了驗證。驗證時，在摻入了5×1018[cm-3]程度的磷的第1(n型)矽單結晶層中採用LOCOS處理形成元件間分離氧化膜。然後，形成2000的包含硼5×1016[cm-3]程度和10％的鍺的矽鍺混晶膜，圖案化之後形成第2(p型)矽單結晶層16。然後，形成氧化矽膜後進行圖案化，形成層間絕緣膜。然後在形成鋁後進行圖案化，形成取出電極，製作成矽接合型二極體的測定樣品。
圖8表示對上述測定樣品分別在30℃、40℃、50℃、60℃、70℃、80℃的溫度環境下，改變偏置電壓測定其電容的結果。根據該測定結果，如果提高矽接合型二極體的動作溫度，與此成比例，電容下降。這樣，電容溫度係數為-1500ppm/℃。確認本發明的矽接合型二極體具有負值的電容溫度係數。
另外，本申請人，採用和上述驗證中所使用的測定樣品相同的測定樣品，驗證了本發明的矽接合型二極體的溫度和電容變化率的關係。在此，電容變化率是指電容變化量與初始值之比。本發明的矽接合型二極體的溫度和電容變化率的關係的驗證結果如圖9所示。測定樣品的偏置電壓分別設定成-1V、-2V、-3V。依據該測定結果，確認在任一偏置電壓中，隨著矽接合型二極體的動作溫度增高，電容變化率直線下降。
如以上詳細說明的那樣，依據本發明的矽接合型二極體及其製造方法，實現了在現有技術中沒能實現的具有零或者負值電容溫度係數的矽接合型二極體。如果電容溫度係數為零或者負值，可以對裝入了矽接合型二極體的集成電路中的元件的正電容溫度係數的影響抵消，可以省略溫度補償電路，對集成電路的小型化給予很大貢獻。另外，通過省略了與其它集成電路製造工藝的匹配性少的溫度補償電路的製作，可以大幅度降低矽接合型二極體的製造成本。
上述第3物質由鍺構成，如果將鍺的含有濃度設定在5～20％的範圍，可以自由控制電容溫度係數。上述第1矽單結晶層或者第2矽單結晶層中通過進一步包含碳，則本發明的矽接合型二極體的製造過程，與一般的電晶體的製造過程的匹配性高，可以降低本發明的矽接合型二極體的製造工藝。
包含上述矽接合型二極體的半導體裝置，不需要溫度補償電路，對半導體裝置的小型化有很大作用。另外，添加了鍺的第1或者第2矽單結晶層通過採用減壓CVD裝置成膜，容易進行雜質的濃度控制。成膜的溫度設定成400℃以上550℃即可，可以保持矽單結晶層的結晶結構的高質量。
具有零或者負值電容溫度係數的矽接合型二極體，可以省略裝入了矽接合型二極體的集成電路的溫度補償電路，對集成電路的小型化給予很大貢獻。另外，通過省略了與其它集成電路製造工藝的匹配性少的溫度補償電路的製作，可以大幅度降低矽接合型二極體的製造成本。
權利要求
1.一種矽接合型二極體，其特徵是包括添加了第1導電型的第1物質的第1矽單結晶層；和與所述第1矽單結晶層接合的、添加了第2導電型的第2物質和第4族並且完全固溶型的元素所構成的第3物資的第2矽單結晶層，所述第2物質的濃度設定成比包含在所述第1矽單結晶層中的所述第1物質的濃度要低。
2.一種矽接合型二極體，其特徵是包括添加了第1導電型的第1物質和第4族並且完全固溶型的元素所構成的第3物資的第1矽單結晶層；和與所述第1矽單結晶層接合的、添加了第2導電型的第2物質的第2矽單結晶層，所述第1物質的濃度設定成比包含在所述第2矽單結晶層中的所述第2物質的濃度要低。
3.根據權利要求1或2所述的矽接合型二極體，其特徵是所述第3物質是鍺。
4.根據權利要求3所述的矽接合型二極體，其特徵是所述鍺的含有濃度設定成5～20％的範圍。
5.根據權利要求1所述的矽接合型二極體，其特徵是所述第2矽單結晶層進一步包含碳。
6.根據權利要求2所述的矽接合型二極體，其特徵是所述第1矽單結晶層進一步包含碳。
7.一種半導體裝置，其特徵是包括權利要求1所述的矽接合型二極體。
8.一種矽接合型二極體的製造方法，其特徵是採用減壓CVD裝置形成添加了權利要求3所述的所述鍺的第1或者第2矽單結晶層。
9.根據權利要求8所述的矽接合型二極體的製造方法，其特徵是所述成膜的溫度設定成400℃以上550℃以下。
10.一種矽接合型二極體，其特徵是電容溫度系具有0值或者負值。
全文摘要
提供一種電容溫度係數具有負值的矽接合型二極體。第2矽單結晶層(16)的第2物質的含有濃度設定成比第1矽單結晶層(14)的第1物質的濃度低、並且在第2矽單結晶層(16)中導入第4族並且完全固溶型的元素、使第1矽單結晶層(14)和第2矽單結晶層(16)接合形成的矽接合型二極體(10)，具有現有技術中沒能實現的零或者負的電容溫度係數。例如，矽接合型二極體(10)的電容溫度係數為—1500ppm/℃。
文檔編號H01L29/66GK1484320SQ03154928
公開日2004年3月24日 申請日期2003年8月22日 優先權日2002年8月30日
發明者尾藤三津雄 申請人:阿爾卑斯電氣株式會社