運算處理裝置與存儲器間的連接裝置及方法
2023-06-09 02:48:36
專利名稱：運算處理裝置與存儲器間的連接裝置及方法
技術領域：
本發明是涉及運算處理裝置與存儲器間連接裝置及方法的技術，尤其涉及在美國英特爾公司的CPU(Central Processing Unit中央處理器)上，能夠用於啟動NAND存儲器的運算處理裝置與存儲器間的連接裝置及方法。
背景技術：
在要求隨著時間的流逝，記憶信息不發生變化的領域，需要一種即使不供應電源，記憶內容也不消失的存儲器，我們將這種存儲器稱為非易失性存儲器(Non-Volatile Memory)。
非易失性存儲器包括專門用於讀取的存儲器一隻讀存儲器(ROM；Read OnlyMemory)；可多次寫入的可擦可編程只讀存儲器(EPROM；Erasable ProgrammableRead Only Memory)。這種可擦可編程只讀存儲器(EEPROM；Electrically ErasableProgrammable Read Only Memory)包括快閃記憶體(Flash Memory)、鐵電存儲器(FRAM；Ferro-electric Random Access Memory)等。
其中，快閃記憶體憑藉其獨有的高穩定性和大容量、相對低廉的價格等優勢，成為現在內置設備中普遍使用的一種存儲器。
快閃記憶體作為具有單一電晶體和複合電晶體的存儲單元的非易失性存儲器，不是以字節為單位，而是以扇區和塊為單位進行存儲。在比較快的時間內，可以通過電的方式，清除快閃記憶體的內容。
上述快閃記憶體有NOR型，NAND型，DiNOR(Divided bit-line NOR)型，AND型，pair-AND(PAND)型和E2-型。NOR型快閃記憶體適用注入熱電子(Hot Electron)的記入方式；NAND型快閃記憶體綜合隧道現象和頁碼動作電路技術，程序運行速度快。
另外，NOR型快閃記憶體讀取速度快，主要用於可攜式通訊設備中；NAND型快閃記憶體記錄速度快，主要用於記錄動畫影像的設備中。
通常，移動產品主要使用美國英特爾公司的NOR型存儲器，隨著存儲器技術的不斷發展，NAND型存儲器在價格和性能方面，與NOR存儲器不相上下。美國英特爾公司的運算處理裝置-CPU主要使用子公司的NOR存儲器，由現有的CPU與存儲器構成的系統具有如下結構。
圖1為現有的運算處理裝置與存儲器間的連接結構的方框圖。
如圖所示，現有的運算處理裝置與存儲器間的連接結構由以下幾個部分構成執行系統的運算處理及控制功能的CPU120；在CPU120的控制下，存儲系統的驅動程序、應用程式和數據的存儲部130；執行包含上述CPU120的系統的電源管理的PMIC(Power Management Integrated Circuit電源管理集成電路)110。
而且，存儲部130還包括為了啟動，進行動作的啟動用存儲器--NOR存儲器131；進行數據存儲的存儲用存儲器--NAND存儲器132。
當驅動上述系統時，PMIC(Power Management Integrated Circuit電源管理集成電路)110向CPU120供應電源，同時，傳送復位信號，進行初始化。
CPU120進行初始化後，向存儲部130輸出復位信號，對NOR存儲器131和NAND存儲器132進行初始化。
當啟動上述現有系統時的連接如下所示。
圖2為現有的運算處理裝置與存儲器間的連接方法的動作順序圖。
下面，參照圖2，對現有的運算處理裝置與存儲器間的連接方法的動作進行說明。
S201，如果向系統供應最初電源。
S202，電源管理集成電路(PMICPower Management Integrated Circuit)110向CPU120輸入復位信號，CPU120進行初始化。
S203、S204，如果CPU120利用復位信號，進行初始化，保持穩定的狀態，向存儲部130輸入復位信號，存儲部130的NOR存儲器131和NAND存儲器132進行復位、執行相應動作。
上述現有CPU與存儲器間的連接通過簡單的啟動步驟完成，不需要複雜的電源管理。
但是，由於最近批量生產的美國英特爾公司的CPU的電源序列複雜、敏感，當像NOR存儲器一樣，通過啟動，連接NAND存儲器時，就會出現系統終止，需要重新啟動等問題。
發明內容
因此，本發明的目的在於解決上述問題，提供一種通過啟動，能夠用於啟動NAND存儲器的運算處理裝置與存儲器間的連接裝置及方法。
為了實現上述目的，本發明的運算處理裝置與存儲器間的連接裝置就是進行計算機系統啟動的連接裝置，特徵在於，包括以下幾個部分構成根據電源管理部輸入的復位信號，進行初始化，輸入進行啟動的存儲器的驅動信號的運算處理裝置；通過輸入上述運算處理裝置的驅動信號，延遲事先設定的時間期間後，接收復位信號，進行初始化的存儲工具。
而且，為了實現上述目的，本發明的運算處理裝置與存儲器間的連接方法就是進行計算機系統啟動的連接方法，其特徵在於包括如下步驟(a)根據輸入的復位信號，對上述計算機系統的運算處理裝置進行初始化，向進行啟動的存儲器輸出驅動信號的步驟；及(b)接收對上述存儲器輸出驅動信號的時間延遲事先設定的時間期間的復位信號，根據是否接收上述驅動信號，進行初始化的步驟。
正如上面提到的那樣，本發明運算處理裝置與存儲器間的連接裝置及方法的特點是，提供CPU與存儲器間的複雜電源序列的連接，可以將其適用於啟動NAND快閃記憶體。
本發明的效果綜上所述，本發明的運算處理裝置與存儲器間的連接裝置及方法的效果中，為了對應啟動NAND型存儲器的條件，提供運算處理裝置-CPU與NAND型存儲器間的連接，達到能夠將NAND存儲器用於啟動型存儲器使用的效果。
為進一步說明本發明的上述目的、結構特點和效果，以下將結合附圖對本發明進行詳細的描述。
圖1為現有的運算處理裝置與存儲器間的連接結構的方框圖。
圖2為現有的運算處理裝置與存儲器間的連接方法的動作順序圖。
圖3為本發明之CPU與NAND存儲器間的連接結構的方框圖。
圖4為本發明之CPU與NAND存儲器間的連接方法的動作順序圖。
具體實施例方式
下面將參照附圖，對本發明的運算處理裝置與存儲器間的連接裝置及方法的實施方式進行詳細說明。
但，在本發明的說明過程中，對於現有的，眾所周知的部分，加以省略，不進行說明。
圖3為本發明的CPU與NAND存儲器間的連接結構的方框圖。
如圖3所示，本發明的計算機系統由以下幾個部分構成對計算機系統進行控制的運算處理裝置，即中央處理器(CPU)320；具有進行啟動的存儲工具作用的NAND存儲器310；在上述NAND存儲器310上，將復位信號延遲一定時間，並進行傳送的延遲集成電路(Delay IC，簡稱延遲IC)340；對計算機系統的電源進行管理的電源管理集成電路(PMICPower Management IC以下簡稱PMIC)330。
上述NAND存儲器310在特性上，只有當存儲器晶片的CE#(Chip Enable晶片啟動)，OE#(Output Enable輸出啟動)，及WE#(Write Enable寫入啟動)的信號是高(high)信號，RSTIN#(Reset In)信號進入時，才能夠正常地動作，才稱為NAND快閃記憶體。
如果用戶向上述計算機系統供應電源，PMIC(Power Management IC電源管理集成電路)330根據MR#信號，穩定後，為了啟動計算機系統，向CPU(320)輸入RS0#(Reset output復位輸出)信號，CPU320根據從PMIC330接收的RS0#信號，當RESET#信號高后，開始啟動。
為了穩定上述PMIC(Power Management IC電源管理集成電路)330輸入的RM#信號，在計算機系統的主板上，通過電池供應的備用電源是3.3V。
而且，CPU320自身穩定後，向PMIC330通知(圖中未標記)已完成系統驅動的準備，PMIC(Power Management IC電源管理集成電路)330供應實際可進行系統驅動的電源VCC_IO。此時，通常情況下，VCC_IO為3.3V。
另外，通過上述VCC_IO電源，CPU320的CS0#(Chip Select Output晶片選擇輸出)，OE#，及WE#信號在NAND存儲器310中輸入成高信號，同時，向延遲IC340供應電源。
通過供應VCC_IO，延遲IC340開始動作，延遲100msec後，向NAND存儲器310輸入RSTIN#信號。此時，延遲時間可以設定。
NAND存儲器310從CPU320接收CE#，OE#及WE#的信號後，由於從延遲IC340接收RSTIN#信號，為了系統的穩定，可以作為啟動用存儲器進行動作。
此時，為了將上述NAND存儲器310用於啟動型存儲器使用，通過IPL(InitialProgram Loading初始程序調入)，SPL(Second Program Loading第二程序調入)及OS(Operating System作業系統)等，對應不同於NOR存儲器的整個構造，需要變更進行啟動所需要的韌件(軟體硬體相結合)(Firmware)。
而且，為了提高啟動速度，限制在NAND存儲器310中裝載的核心程序的最小化，可以採取裝載小型核心程序的方法。
關於上述NAND存儲器310構造之韌件(軟體硬體相結合)的休整問題，由於與本發明的實際要點存在差異，在本發明中加以省略，不進行說明。對於這一內容，軟體工程師可以根據程序進行變更。
下面，將參照附圖對具有以上構成的本發明進行計算機系統啟動的CPU320與NAND存儲器310間的連接方法進行詳細說明。
圖4為本發明之CPU與NAND存儲器間的連接方法的動作順序圖。
下面，參照圖4，對本發明的CPU與NAND存儲器間的連接方法的動作順序進行詳細說明。
S401、S402，如果在包括上述圖3構成的計算機系統上供應最初電源，PMIC(Power Management IC電源管理集成電路)330整體穩定後，向CPU320輸入復位信號(RS0#)。此時，供應最初電源後，直到PMIC330向CPU320輸入復位信號為止大概需要70msec。
S403，接收到PMIC(Power Management IC電源管理集成電路)330輸入的復位信號的CPU320利用RESET#信號，進行初始化，如果電源穩定，向PMIC330通知驅動系統準備完畢。此時，圖中沒有標明通知系統驅動準備完畢的信號。
PMIC(Power Management IC電源管理集成電路)330通過系統驅動準備信號掌握CPU320的穩定化程度，輸出進行系統驅動的VCC_IO和向NAND存儲器310供應的電源VCC_MEM。
S404，根據上述VCC_IO，CPU320的CSO#，OE#及WE#信號，向NAND存儲器310輸入高信號，延遲IC340開始動作。
隨著延遲IC340的動作，100msec後，以高信號向NAND存儲器310輸入RSTIN#信號，進行復位。
S405，此時，在向延遲IC340輸入復位信號(RSTIN#)的瞬間，由於NAND存儲器310的CE#，OE#及WE#信號保持高信號狀態，NAND存儲器進行正常啟動。
上述NAND存儲器310正常啟動後，在NAND存儲器310中裝載CPU320進行系統驅動的程序，由於這個技術是已眾所周知的技術，這裡不再說明。
此時，為了將上述NAND存儲器310用於啟動型存儲器使用，正如前面圖3的詳細說明那樣，為了與NAND存儲器310的基本結構相對應，需要休整軟體的韌件(軟體硬體相結合)。
本發明運算處理裝置與存儲器間的連接裝置及方法的特徵在於提供普通的美國英特爾系列的CPU與NAND型存儲器間的電源連接，能夠將NAND存儲器用於啟動型存儲器使用。
通過上述的說明內容，本技術領域中的普通技術人員應當認識到，以上的實施例僅是用來說明本發明，而並非用作為對本發明的限定，只要在本發明的實質精神範圍內，對以上所述實施例的變化、變型都將落在本發明權利要求書的範圍內。
權利要求
1.一種運算處理裝置與存儲器間的連接裝置，是進行計算機系統啟動的連接裝置，其特徵在於包括以下幾個部分構成根據電源管理部輸入的復位信號，進行初始化，輸入進行啟動的存儲器驅動信號的運算處理裝置；通過輸入上述運算處理裝置的驅動信號，延遲事先設定的時間期間後，接收復位信號，進行初始化的存儲工具。
2.如權利要求1所述的運算處理裝置與存儲器間的連接裝置，其特徵在於上述運算處理裝置輸入的驅動信號包括上述存儲器的應用許可信號，輸出許可信號，存儲許可信號。
3.如權利要求1所述的運算處理裝置與存儲器間的連接裝置，其特徵在於上述存儲工具包括根據上述運算處理裝置的驅動信號，輸出延遲事先設定的時間期間的復位信號的延遲工具；接收上述運算處理裝置的驅動信號，接收上述遲延的復位信號後，輸出初始化的存儲器。
4.如權利要求3所述的運算處理裝置與存儲器間的連接裝置，其特徵在於根據外部控制信號設定上述延遲工具的事先設定時間。
5.如權利要求3所述的運算處理裝置與存儲器間的連接裝置，其特徵在於上述存儲器是NAND型快閃記憶體。
6.一種運算處理裝置與存儲器間的連接方法，是進行計算機系統啟動的連接方法，其特徵在於包括如下步驟(a)根據輸入的復位信號，對上述計算機系統的運算處理裝置進行初始化，向進行啟動的存儲器輸出驅動信號的步驟；及(b)接收對上述存儲器輸出驅動信號的時間延遲事先設定的時間期間的復位信號，根據是否接收上述驅動信號，進行初始化的步驟。
7.如權利要求6所述的運算處理裝置與存儲器間的連接方法，其特徵在於上述(a)步驟就是上述運算處理裝置向進行啟動的存儲器輸出驅動信號的同時，上述計算機系統的電源管理部向輸出遲延事先設定時間期間的復位信號的延遲工具供應電源。
8.如權利要求6所述的運算處理裝置與存儲器間的連接方法，其特徵在於上述(b)步驟就是，當上述存儲器接收上述(a)步驟的所述驅動信號時，根據上述復位信號，進行初始化。
全文摘要
一種計算機系統運算處理裝置與存儲器間的連接裝置及方法，屬於計算機系統的技術，尤其涉及在美國英特爾公司的CPU上，能夠用於啟動NAND存儲器的運算處理裝置與存儲器間的連接裝置及方法。本發明運算處理裝置與存儲器間的連接裝置就是進行計算機系統啟動的連接裝置包括以下幾個部分構成根據電源管理部輸入的復位信號，進行初始化，輸入進行啟動的存儲器的驅動信號的運算處理裝置；通過輸入上述運算處理裝置的驅動信號，延遲事先設定的時間期間後，接收復位信號，進行初始化的存儲工具。具有上述構成的本發明，可以將只有在輸入運算處理裝置，即CPU晶片啟動信號的狀態下才能進行復位的NAND存儲器用於啟動型存儲器使用。
文檔編號G06F9/445GK101071383SQ200610026399
公開日2007年11月14日 申請日期2006年5月10日 優先權日2006年5月10日
發明者揚勝燻 申請人:樂金電子(崑山)電腦有限公司