用於集成電路的串聯穩壓電源電路的製作方法
2023-06-09 04:40:26
專利名稱：用於集成電路的串聯穩壓電源電路的製作方法
技術領域：
本發明涉及一種穩壓電源電路，特別是涉及一種用於集成電路的串聯穩壓電源電路。屬於串聯穩壓電源電路和集成電路技術領域，背景技術片上系統(SOC)是集成電路發展的熱點之一，目前，單片集成電路不僅集成了存儲器和控制邏輯電路，甚至包括射頻電路等模塊。片上系統的實現，不但在提高集成度的基礎上大大降低了成本，而且通過片上互連各功能模塊，減少了中間環節，有效提升了晶片性能。正是由於片上系統技術的發展，使得非接觸射頻卡類集成電路等晶片的實現成為可能。通常將控制邏輯電路、模擬電路等統稱為消耗電源的負載電路，單個片上系統的各種負載電路對電源的要求差異很大，為了實現片上互連，片上電源設計的好壞對SOC質量有著重要的影響。
一般來說，包括片上電源在內的電源電路設計主要來源於兩個需求首先，負載電路消耗的電流是動態變化的，這就要求電源電路的輸出電壓在負載消耗電流變化的過程中能夠保持恆定；其次，輸入電源的電壓幅度和/或穩定性不能達到負載電路正常工作的要求。在實際應用中，上述兩種情況通常都存在。為了獲得與輸入電源和負載電路特性無關的穩定電壓輸出，穩壓電源電路的設計通常包括與穩壓輸出無關的獨立參考源，穩壓輸出的取樣電路，誤差放大器和調整元件。通過誤差放大器將穩壓輸出的取樣結果與參考源的數值比對後的差值放大，並驅動和負載電路相關聯的調整元件來實現電源電路的穩壓輸出。根據調整元件和負載的連接關係，電源電路可分為並聯型(圖2)和串聯型(圖3)兩種。
參見圖2所示的典型的並聯型穩壓電路，該電路包括有輸入電源的濾波電容Cf，獨立參考源Vref，誤差放大器25，調整元件21，取樣電路23，電源輸出去耦電容C，與負載電路22串聯的分壓電阻R；其中輸入電壓為Vin，電源電路的穩壓輸出為Vout，Vdd為誤差放大器的工作電壓。調整元件21和負載電路22為並聯關係。
該電路的工作過程如下獨立參考源Vref產生一定精度的、與工作溫度/輸入電壓/輸出電壓範圍都無關的參考電壓，取樣電路23根據穩壓輸出Vout產生電壓幅度為V_sample的輸出，當穩壓輸出為設計值的時候，V_sample和Vref相等，誤差放大器25的輸入為零，此時誤差放大器25的輸出Vctrl，即調整元件21的控制電壓位於調整元件21調控範圍的中間區域；當負載電路22的耗電流降低時，分壓電阻R上的電壓減小，輸出電壓Vout升高，V_sample也隨之變化，誤差放大器25的輸出Vctrl增大，調整元件21的導通電流增大，從而保持輸出電壓Vout穩定；反之亦然。根據上述調整原理，對於輸入電源Vin發生變化後的電路情形可做類似的分析。
對於並聯型的電源電路，調整元件21在控制電壓Vctrl為零的時候，完全關閉；當控制電壓Vctrl等於Vout的時候，完全打開，因此，誤差放大器25的電源Vdd可以使用穩壓後的輸出Vout供電。並聯型電源設計簡單，但是效率低。因為並聯的調整元件21和負載電路22的總功耗是恆定的電流要麼消耗在負載電路上，要麼消耗在調整元件上，調整電路會產生有害的歐姆熱。對於集成電路的片上電源系統設計，要儘可能避免產生導致晶片工作不穩定的歐姆熱。
參見圖3所示的典型的串聯型穩壓電路，該電路包括有獨立參考源Vref，誤差放大器35，調整元件34，取樣電路31，輸入電源的濾波電容Cf和電源輸出去耦電容C；其中電路的輸入電壓為Vin，電源電路的穩壓輸出為Vout，誤差放大器的工作電壓為Vdd。調整元件34和負載電路32為串聯關係。
當穩壓輸出Vout為設計值的時候，取樣電路31的輸出V_sample和獨立參考源Vref相等，此時誤差放大器的輸出Vctrl控制調整元件34的輸出電流剛好等於負載電路32的消耗電流(取樣電路的電流可忽略不計)；當由於負載電路32或電源輸入Vin的變化導致穩壓輸出增大的時候，即V_sample大於Vref，調整元件34的控制電壓Vctrl升高，調整元件34的輸出電流減小，穩壓輸出Vout降低到設計值；反之，調整元件34的輸出電流增大，使穩壓輸出Vout升高達到設計值。
和並聯穩壓電路不同，串聯穩壓電路的調整元件34的控制電壓Vctrl等於Vin時才能完全關閉，當其為零的時候導通電流最大。Vctrl是誤差放大器35的輸出電壓，其幅度在零和誤差放大器35的電源電壓Vdd之間，為使調整元件34完全關閉，誤差放大器35需要使用未穩定的輸入電壓Vin供電。
參見圖4和圖5展示的現有串聯穩壓電路的控制電路結構組成方框圖及其隨著輸入電壓Vin變化，參考源輸出Vref和電源輸出Vout的電壓變化曲線變化圖。在圖5中I為死區，Vref和Vout均為零；II為過渡區，Vref開始有輸出，並且在A點以後穩定。由於參考源輸出Vref的電壓在A點以後和Vin等無關，因此當Vin大於A點對應的電壓後，參考源Vref可視為獨立參考源。在此區間，誤差放大器35和調整元件34也開始動作，電源電路輸出的Vout與控制電壓Vctrl相對應，且在過渡區結束的B點Vout達到設計值並穩定；III為正常工作區，Vref和Vout都達到並穩定在設計指標對應的電壓。
串聯型電源效率高，調整元件34隻輸出負載電路32所需的驅動電流，調整過程中產生的歐姆熱較低，但是設計難度較大。因為誤差放大器35的電源電壓Vdd採用的是未穩定的輸入電壓Vin才能使其輸出(即調整元件34的控制電壓)Vctrl範圍達到0～Vin。由於輸入電壓Vin不穩定，誤差放大器35在輸入電壓Vin動態特性範圍內需要具有較高的電源抑制比(PSRR)才能使輸出穩定，並避免產生有害的振蕩。否則需要容量很大的輸入電源濾波電容Cf才能得到平滑的輸入電壓。在集成電路上使用容量很大的平滑濾波電容一方面很不經濟；另一方面當輸入電源上疊加有效數據信號時就更不能考慮平滑濾波的方法。如果採用穩壓輸出Vout給誤差放大器35供電，則控制電壓Vctrl範圍變為0～Vout，調整元件34不能完全關斷，電路的調整範圍降低。此外，參考源Vref需要由輸入電壓Vin驅動，這大大增加了參考源的設計難度。
發明內容
本發明的目的是提供一種結構創新的用於集成電路的串聯穩壓電源電路，該電路是根據串聯穩壓電路的原理，通過改善控制迴路結構，使用穩壓輸出為參考源和誤差放大器供電，在保證實現串聯控制電路的優勢基礎上，降低整個電源電路對參考源、誤差放大器和輸入電源平滑濾波電容的設計要求，從而降低成本和提高電源電路對輸入電壓Vin與負載的適應能力，以及適宜於配合功能電路而製造單片集成電路。
本發明的目的是這樣實現的一種用於集成電路的串聯穩壓電源電路，包括有調整元件、驅動電路、誤差放大器、取樣電路和獨立參考源，其中參考源的輸出和取樣電路的電壓分別送入誤差放大器放大，採用未穩定的輸入電壓Vin供電的驅動電路的輸出直接驅動調整元件，該調整元件產生穩定的輸出電壓Vout；其特徵在於在誤差放大器和驅動電路之間還設有暫態擾動電路；所述暫態擾動電路在輸入電壓Vin增大到零輸出穩定點時，將會把穩壓電路的輸出Vout拉偏離開零輸出的穩定點和零輸出的穩定域，而當電路工作穩定後，即輸入電壓Vin大於正常輸出點的電壓後，該暫態擾動電路被隔離，不發生作用；所述獨立參考源和誤差放大器均由穩壓後的輸出電壓Vout供電，使得誤差放大器的輸出範圍在0～Vout之間；該誤差放大器的輸出電壓經驅動電路提升到0-Vin之間。
所述暫態擾動電路的電路是由穩壓電路的輸出Vout控制的電壓源電路或電流源電路；當該穩壓電路的輸出Vout未達到穩定值的時候，所述暫態擾動電路輸出是所述驅動電路的有效輸入，可控制該驅動電路和控制調整元件的輸出電壓Vout能夠達到使參考源電路產生穩定輸出的最低信號的要求；而當穩壓電路的輸出Vout達到穩定值後，所述暫態擾動電路輸出接近零，不影響該驅動電路的輸出。
所述暫態擾動電路的電路是由穩壓電路的參考源輸出Vref控制的電壓源電路或電流源電路；當該穩壓電路的參考源輸出Vref未達到穩定值的時候，所述暫態擾動電路輸出是所述驅動電路的有效輸入，可控制該驅動電路和控制調整元件的輸出電壓Vout能夠達到使參考源電路產生穩定輸出的最低信號的要求；而當穩壓電路的參考源輸出Vref達到穩定值後，所述暫態擾動電路輸出接近零，不影響該驅動電路的輸出。
所述的串聯穩壓電路是採用PMOS、或NMOS、或CMOS、或BiCMOS、或Bipolar集成電路工藝製作的單片集成電路，或者是單片集成電路中的電源電路部分。
所述的參考源是帶隙參考源Bandgap、或場效應管XFET參考源、或齊納Zener參考源、或使用其他半導體PN結製作的簡單參考源。
所述的取樣電路是電阻構成的線性分壓電路，或是由電晶體構成的非線性分壓電路，或是由電阻和電晶體構成的非線性分壓電路；其中電阻包括採用多晶矽Poly電阻或阱Well電阻的半導體工藝提供的電阻。
所述的誤差放大器是單片集成放大器，或是採用集成電路工藝的片上電晶體、電阻、電容構成的放大器；其開環放大增益在60dB以上，電源抑制比在50dB@1KHz以上。
所述的驅動電路是採用單電晶體製作的放大電路；所述的調整元件是雙極型電晶體、或MOS管、或由多個電晶體構成的複合管。
本發明的特點是採用穩壓輸出後的電源給誤差放大器和參考源供電，不僅降低了對誤差放大器PSRR的要求，提高了電源對輸入信號的動態範圍的適應能力，也降低了對輸入電壓前置濾波電容的容量要求，還降低了參考源設計的難度；且能在不增加靜態功耗的情況下，保障電路正常工作。使用驅動電路提升了調整元件的控制電壓範圍，降低了調整元件的尺寸和對調整管的參數要求。採用暫態擾動電路啟動，可以克服雙穩態電路的缺點，破壞輸出為0的穩定點，保障了電路的正常工作。
由於本發明的上述特點，其具有下列有益效果和現有的串聯穩壓電路相比，可以在保證高效率的前提下，使用低性能放大器實現高性能的穩壓電路；使用驅動電路後，在不增加誤差放大器電源抑制比的前提下，能夠適應變化劇烈的輸入電壓。本發明電路結構簡單，製作容易，可以在顯著提升電路性能的前提下降低晶片面積和成本。本發明電路特別適合於製作集成電路片上電源系統。
圖1為本發明電路的結構組成方框圖。
圖2為現在使用的並聯型穩壓電路的電原理圖。
圖3為現在使用的串聯型穩壓電路的電原理圖。
圖4為現在使用的串聯穩壓電路的結構組成方框圖。
圖5為現在使用的串聯穩壓電路輸出和參考源輸出-電源輸入的電壓變化曲線圖。
圖6為本發明電路的穩壓輸出和參考源輸出-電源輸入的電壓變化曲線圖。
圖7為本發明電路的一實施例電路的電原理圖。
具體實施例方式
參見圖1，本發明是一種用於集成電路的串聯穩壓電源電路，包括有調整元件11、驅動電路12、誤差放大器13、取樣電路15和獨立參考源14，其中參考源14的輸出和取樣電路15的電壓分別送入誤差放大器13放大，採用未穩定的輸入電壓Vin供電的驅動電路12的輸出直接驅動調整元件11，該調整元件11產生穩定的輸出電壓Vout。本發明的改進之處是在誤差放大器13和驅動電路12之間還設有暫態擾動電路16；該暫態擾動電路16在輸入電壓Vin增大到零輸出穩定點時，將會把穩壓電路的輸出Vout拉偏離開零輸出的穩定點(即圖6的M點)，進而離開零輸出的穩定域；而在電路穩定後，即輸入電壓Vin大於正常輸出點(即圖6的N點)的電壓後，由於暫態擾動電路16的輸入控制電壓Vout(或Vref)已經達到穩定的設計值，此時，該暫態擾動電路16的輸出降低至接近零，不發生作用。誤差放大器13均由穩壓後的輸出電壓Vout供電，使得誤差放大器13的輸出範圍在0～Vout之間；且誤差放大器13的輸出電壓經驅動電路12提升到0-Vin之間。本發明的暫態擾動電路16可採用電流控制的電壓源電路或電壓控制的電流源電路電路。在本發明中，暫態擾動電路16是採用由穩壓電路的輸出Vout或參考源輸出Vref控制的電壓源電路或電流源電路；當該穩壓電路的輸出Vout或參考源輸出Vref未達到穩定值的時候，該暫態擾動電路16的輸出是驅動電路12的有效輸入，可控制該驅動電路12和控制調整元件11的輸出電壓Vout能夠達到使參考源電路14產生穩定輸出的最低信號的要求；而當穩壓電路的輸出Vout達到穩定值後，該暫態擾動電路16的輸出接近零，不影響該驅動電路12的輸出。
參見圖6，該圖表示了本發明電路隨著輸入電壓Vin的逐漸變化，參考源14的輸出Vref和穩壓電路的輸出Vout的變化曲線。圖中I為死區，表示輸入電壓Vin低於電路正常工作輸入的要求；II為過渡區，表示Vref和Vout都有輸出，但是沒有達到設計要求；III為工作區，表示Vref和Vout均達到設計指標的穩定輸出。
圖6的曲線和圖5不同，本發明的過渡區窄而陡峭。這是因為對應圖4中現在使用的串聯穩壓電路，其參考源33輸出Vref獨立於穩壓輸出Vout，且Vref比Vout先趨於穩定，從而產生Vref與Vout分壓電路43輸出之間的電壓差，該電壓差ΔV經誤差放大器42放大後直接調整調整元件44產生設計要求的輸出Vout。而本發明電路是與圖1相對應，其參考源14的輸出Vref依賴於穩壓電源的輸出Vout，而Vout的穩定又依賴於Vref，但是沒有Vout就沒有Vref，因此和現在使用的串聯穩壓電路不同，當輸入電壓Vin增大時，本發明的電路具有零輸出和正常輸出兩個穩定的工作點M、N。為了破壞零輸出的穩定點M，本發明電路在誤差放大器13和驅動電路12之間，還設有一個暫態擾動電路16當輸入電壓Vin增大時，暫態擾動電路16會按圖6所示的箭頭方向將電路的輸出Vout拉偏，離開零輸出的穩定域；當電路穩定後，暫態擾動電路16被隔離，不發生作用。該暫態電路16的工作過程和其實現方法密切相關，下面結合圖7所示的以CMOS工藝設計的、採用輸出電壓Vout控制的實施例，詳細說明本發明中的暫態擾動電路16的工作過程。需要說明的是，凡是現有、已公布的能夠在該電源過渡階段將其輸出Vout拉偏離零穩定點並在該電源電路工作穩定後能自動關閉的電路均可作為暫態電路。
圖7是本發明採用CMOS工藝實現的一個實施例電路原理圖。整個電路包括誤差放大器13(由場效應管M1-M9構成的放大器)、帶隙參考源14(由場效應管M10-M17、電阻R1-R2和電晶體Q1-Q3構成)、驅動電路12(由場效應管M20-M21構成的單管放大器)、取樣電路15(由電阻R3-R4組成的分壓電路)、調整元件11(為場效應管M19組成的壓控電流源)和暫態擾動電路16(為場效應管M18組成的壓控電流源)。
下面結合該實施例電路的電原理圖，進一步描述本發明電路的工作過程整個電路的輸出電壓調整過程是通過改變調整元件11(場效應管M19)的柵控制電壓Vctrl來實現的當Vctrl接近0的時候，M19的導通電阻最小，Vout有最大輸出電流；當Vctrl接近Vin的時候，M19的導通電阻最大，Vout的輸出電流最小。調整元件11的柵壓Vctrl就是驅動電路12的輸出。驅動電路12是由放大管M21和負載管M20構成的單管放大器(其中負載管M20可以採用電阻器件，因此雖然使用了兩個MOS管，該電路結構仍被稱為單管放大器)。暫態擾動電路16和誤差放大器13的輸出共同構成驅動電路12的輸入電壓Va。輸入電壓Vin從零開始逐漸增加，在從死區I進入過渡區II的時候(即圖6中的M點)，穩壓電源的輸出Vout和參考源14的輸出Vref均為零，此時暫態擾動電路16的PMOS管M18柵壓為零，M18有最小導通電阻，Va主要由暫態擾動電路16(M18)決定，Va數值約等於Vin，因此，驅動電路12的輸入電壓(即M21的柵壓)為Vin，根據放大器反向放大原理，驅動電路12輸出Vctrl為零，即調整元件11的PMOS管M19的柵壓為零，此時，調整元件11有最大導通，穩壓電源電路的輸出Vout迅速上升。當Vout滿足參考源14啟動電壓要求時，參考源14輸出穩定的參考電壓Vref；此時隨著電源輸出Vout的進一步上升，誤差放大器13開始產生輸出；而暫態擾動電路16由於PMOS管M18柵壓(Vout)的不斷上升而導通電阻增大，導通電流降低，並漸漸關斷，此時驅動電路12的輸入Va主要是由誤差放大器13的輸出來決定。整個電路的控制反饋環工作，並穩定在設定工作點(即圖6中的Vin大於N點電壓的曲線右側部分)，至此，暫態擾動電路16不會產生有效影響驅動電路12的輸出，電源正常工作。
本發明的暫態擾動電路16可以由穩壓輸出Vout控制(如圖7所示)，也可以由參考源輸出Vref控制。當其控制電壓為零時，暫態擾動電路16的輸出可以有效控制驅動電路12，使調整元件11的輸出Vout滿足一定要求，即調整元件11的穩壓輸出Vout可以使參考源電路14產生穩定輸出最低信號的電壓，從而在誤差放大器的輸入端得到穩定的比較基準Vref；而當輸出電壓Vout輸出穩定時，該暫態擾動電路16由於導通電流很小，不產生對驅動電路12輸出Vctrl產生影響的有效輸入，從而使整個電路系統穩定在設計要求的工作區域。
權利要求
1.一種用於集成電路的串聯穩壓電源電路，包括有調整元件、驅動電路、誤差放大器、取樣電路和獨立參考源，其中參考源的輸出和取樣電路的電壓分別送入誤差放大器放大，採用未穩定的輸入電壓Vin供電的驅動電路的輸出直接驅動調整元件，該調整元件產生穩定的輸出電壓Vout；其特徵在於在誤差放大器和驅動電路之間還設有暫態擾動電路；所述暫態擾動電路在輸入電壓Vin增大到零輸出穩定點時，將會把穩壓電路的輸出Vout拉偏離開零輸出的穩定點和零輸出的穩定域，而當電路工作穩定後，即輸入電壓Vin大於正常輸出點的電壓後，該暫態擾動電路被隔離，不發生作用；所述獨立參考源和誤差放大器均由穩壓後的輸出電壓Vout供電，使得誤差放大器的輸出範圍在0～Vout之間；該誤差放大器的輸出電壓經驅動電路提升到0-Vin之間。
2.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述暫態擾動電路的電路是由穩壓電路的輸出Vout控制的電壓源電路或電流源電路；當該穩壓電路的輸出Vout未達到穩定值的時候，所述暫態擾動電路輸出是所述驅動電路的有效輸入，可控制該驅動電路和控制調整元件的輸出電壓Vout能夠達到使參考源電路產生穩定輸出的最低信號的要求；而當穩壓電路的輸出Vout達到穩定值後，所述暫態擾動電路輸出接近零，不影響該驅動電路的輸出。
3.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述暫態擾動電路的電路是由穩壓電路的參考源輸出Vref控制的電壓源電路或電流源電路；當該穩壓電路的參考源輸出Vref未達到穩定值的時候，所述暫態擾動電路輸出是所述驅動電路的有效輸入，可控制該驅動電路和控制調整元件的輸出電壓Vout能夠達到使參考源電路產生穩定輸出的最低信號的要求；而當穩壓電路的參考源輸出Vref達到穩定值後，所述暫態擾動電路輸出接近零，不影響該驅動電路的輸出。
4.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述的串聯穩壓電路是採用PMOS、或NMOS、或CMOS、或BiCMOS、或Bipolar集成電路工藝製作的單片集成電路，或者是單片集成電路中的電源電路部分。
5.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述的參考源是帶隙參考源Bandgap、或場效應管XFET參考源、或齊納Zener參考源、或使用其他半導體PN結製作的簡單參考源。
6.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述的取樣電路是電阻構成的線性分壓電路，或是由電晶體構成的非線性分壓電路，或是由電阻和電晶體構成的非線性分壓電路；其中電阻包括採用多晶矽Poly電阻或阱Well電阻的半導體工藝提供的電阻。
7.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述的誤差放大器是單片集成放大器，或是採用集成電路工藝的片上電晶體、電阻、電容構成的放大器；其開環放大增益在60dB以上，電源抑制比在50dB@1KHz以上。
8.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述的驅動電路是採用單電晶體製作的放大電路；
9.根據權利要求1所述的串聯穩壓電源電路，其特徵在於所述的調整元件是雙極型電晶體、或MOS管、或由多個電晶體構成的複合管。
全文摘要
一種用於集成電路的串聯穩壓電源電路，包括調整元件、驅動電路、誤差放大器、取樣電路和獨立參考源，其中參考源的輸出和取樣電路的電壓分別送入誤差放大器放大，採用輸入電壓Vin供電的驅動電路的輸出直接驅動調整元件，調整元件產生穩定輸出電壓Vout；其特徵在於在誤差放大器和驅動電路之間設有暫態擾動電路；該暫態擾動電路在輸入電壓Vin增大到零輸出穩定點時，將會把穩壓電路的輸出Vout拉偏離開零輸出穩定點和零輸出穩定域，而當電路工作穩定後，該暫態擾動電路被隔離，不發生作用；獨立參考源和誤差放大器均由穩壓後的輸出電壓Vout供電，使得誤差放大器的輸出範圍在0～Vout之間；其輸出電壓經驅動電路提升到0－Vin之間。
文檔編號G05F1/56GK1538260SQ200310101729
公開日2004年10月20日 申請日期2003年10月22日 優先權日2003年10月22日
發明者盧小冬, 董曉敏, 兀革 申請人:大唐微電子技術有限公司