系統內存間錯誤檢測及修正功能驗證之系統及其方法
2023-06-07 13:16:26
專利名稱：系統內存間錯誤檢測及修正功能驗證之系統及其方法
技術領域：
本發明是關於一種驗證機制，尤其關於一種針對系統與內存間驗證錯誤檢測及修正(Error Checking and Correcting簡稱ECC功能之方法及其系統。
背景技術：
目前，伺服器大部分都使用ECC驗證的內存，目前的晶片廠商也都有設計支 持這項ECC技術，且其均可以修復1位之ECC錯誤,但是卻無法修復2位以上的ECC 錯誤。在當發生2位以上的ECC錯誤時，經由晶片及BIOS處理後，雖然可以顯示 多位ECC錯誤信息，但是卻沒有一套完整的ECC驗證方式，可用來測試ECC發生時， 硬體和軟體是否有正確的處理ECC之動作產生，所以一套完善的系統內存ECC檢 驗機制是相當的重要。一般來說，ECC測試驗證必須有一個特製的ECC錯誤記憶存儲模塊之硬設備， 另外，透過硬體設置開關來控制內存之數據接腳(memdata pin和偵錯接腳 (memcheck pin的開或關，進而產生ECC錯誤。但是，該所述之設備必須耗費相 當多的金錢及時間去設計和製造，並且該設備且具有針對性，再加上現用之內 存有DDR-1、 DDR-2等等，以後還會有更新的內存模塊，如果只是針對某一種內 存就要做一個測試模塊，則勢必亦將會帶來一筆很大的花費。
發明內容
鑑於上述問題，本發明之主要目的在於提供了一種可以測試內存與系統間 在ECC發生時，內存與系統間是否有正確的處理ECC的動作之方法及其系統。為了達到上述之目的，本發明所述系統內存間錯誤檢測及修正(Error Checking and Correcting簡稱ECC功能驗證之方法包括下列步驟由測試模 塊仿真內存產生一ECC錯誤信號，並將該錯誤信號傳送於被驗證之伺服器系統 ;伺服器系統接收該ECC錯誤信號，重新啟動；BIOS透過ECC偵錯程序代碼判斷 ECC錯誤產生；於屏幕上顯示ECC Error的錯誤信息，並記錄該錯誤信息於Event log中。經由上述方法，測試者可以在Event log記錄中查看ECC發生的位置及其 狀態，達到驗證系統內存間錯誤檢測及修正功能的目的。此外，本發明還提供一系統內存間錯誤檢測及修正(Error Checking and Correcting簡稱ECC功能驗證之系統，其包括一伺服器以及一測試模塊，另 外，還包括一測試程序。其中，該所述伺服器支持ECC驗證之內存，且其BIOS中 具有ECC偵錯程序代碼並可透過該程序代碼判斷ECC錯誤的產生。所述測試程序
為一內存測試程序。所述測試模塊包括一測試治具以及一內存，所述測試治具為連接於上述內存，且該內存至少包括一接腳，並且該測試治具包括一電路板，在該電路板上布設有多組開關，該開關一端則是連接於上述內存之接腳，另 一端則是與地相連接；此外，在該等每一開關兩端之間亦設有一跳線。本發明通過目前行業中存在的內存測試程序、伺服器系統本身對ECC的支 持以及與支持ECC之BIOS聯繫起來，另外，憑藉所述測試治具產生多位之ECC錯 誤，且當通過測試治具產生ECC錯誤後，系統重新啟動在屏幕上顯示ECC錯誤信 息，並且儲存該ECC錯誤，從而實現對內存與系統間對於ECC錯誤發生時有無正 確之ECC動作產生的驗證。
圖l為本發明所述系統內存間錯誤檢測及修正功能驗證之方法的流程圖； 圖2為本發明所述內存與系統間錯誤檢測及修正功能驗證之系統方塊圖； 圖3為本發明所述測試模塊之功能示意圖； 圖4為測試治具與內存連接之具體電路圖； 圖5為本發明之一實例的工作流程圖； 圖6為本發明之另一實例的工作流程圖。—具體實施方式
下面結合附圖以及具體實施例來對本發明作進一步詳細描述 參閱圖l中所示，其為本發明驗證所述內存與系統間ECC錯誤發生時是否正確產生ECC動作之方法。測試者首先必須將內存條按照預先定義好之組合方式插置於伺服器之內存條插槽中，及將載有測試程序的外部存儲裝置(磁碟或者光碟)置入伺服器中，並導入測試程序於被驗證之系統中。隨後，啟動該系統，並運行至上述測試程序之內存測試目錄下。 測試模塊仿真內存產生一ECC錯誤信號，並將該錯誤信號傳送於被驗證之系統(步驟103)。另外，因為目前內存ECC是使用漢明碼(Hamming code的方式去修正l個位 的ECC錯誤，然而該方式並無法去修正2位以上的ECC錯誤，所以一般支持ECC的中 央處理器在系統發生2個位之ECC錯誤時，會自動重啟系統。且當內存接收到該 ECC錯誤信息後，同時將該信息回傳給系統之中央處理器，則中央處理器在接 收該錯誤信息後重新去啟動系統(步驟104)。此時，雖然系統重新啟動，但ECC錯誤位置和錯誤狀態並不會因為系統重 新啟動而被清除掉，因此BI0S在重新上電自檢時可透過ECC程序代碼去判斷ECC 錯誤的產生，並啟動BI0S post error和event log來記錄問題發生之中央處理
器以及內存。即BIOS透過ECC偵錯程序代碼去判斷ECC錯誤的產生(步驟105)，並 在系統重啟動後顯示該ECC Error的錯誤信息於屏幕上，以及記錄該錯誤信息於 Event 1og中(步驟106)。另參閱圖2中所示，其為本發明所述系統內存間錯誤檢測及修正功能驗證 的系統之方塊圖。該所述系統包括一伺服器l、 一測試程序3以及一測試模塊22。其中，所述 伺服器1具有支持ECC驗證之內存，且其BIOS必須支持有ECC錯誤偵測及ECC能動 功能之程序代碼，並且該BIOS可透過該程序代碼判斷ECC錯誤的產生。所述測試程序3為一針對內存進行測試的程序，儲存於外部存儲裝置(磁碟 或光碟)中，其可針對D0S環境下無法偵測4GB以上的ECC錯誤的問題，同時，亦 可偵領U4GB以下的ECC錯誤的問題。再結合圖3中所示，本發明所述之測試模塊22 ，其包括一內存20以及一測 試治具21 ,且該所述內存20上至少具有一數據接腳(memdata pin 2011或偵錯接 腳(memcheck pin 2011 ,並且所述測試治具21為連接於該所述內存20。其中， 該測試治具21包括一電路板2100 ，且在其上布設有多個開關2101 ，且該所述開 關2101—端為通過導線(圖中未示)連接於上述內存20之數據接腳2011或偵錯接 腳2011 ，另一端則是相連於地。另，該上述內存20之數據接腳2011或者偵錯接 腳2011 ，可參考內存20插槽(圖中未示)之具體線路圖去判定內存接腳2011或者 偵錯接腳2011具體為一根。一般來說ECC錯誤的發生，是經由內存之偵錯接腳去判斷其數據接腳有無正 常傳送數據，所以只要使得數據接腳接地，導致資料接腳無法正常傳送資料， 便可以引發ECC錯誤的發生。因此，且當上述之開關2101閉合時，則可實現內 存20之數據接腳2011或偵錯接腳2011接地，從而達到產生ECC錯誤的目的。另外，因為一根數據接腳是為代表單位元之ECC錯誤，二根數據接腳則是代 表多位之ECC錯誤；同理，以同樣的方式應用於內存偵錯接腳上亦可行，即一根 偵錯接腳代表單位元之ECC錯誤,而二根偵錯接腳是代表多位之ECC錯誤。因此， 藉由上述，當布設於電路板2100之開關2101為對應內存20之數據接腳2011或偵 錯接腳2011為二根時，該測試模塊22可產生多位之ECC錯誤。此外，在上述開關2101的兩端之間還連接設置有一跳線2102 ，該跳線2102可為一鍵帽式跳線，其連接於上述開關2101的兩端，當該所述跳線2102的設置於閉合狀態時，則可使得上述內存20之數據接腳2011或偵錯接腳2011—直處於接地狀態，從而達到一直產生ECC錯誤；反之，則不然。下以具體實例來對本發明所述系統內存間錯誤檢測及修正功能驗證之系統 的具體工作流程進行敘述。本實例以中央處理器、需要插置8根內存以及具有支持有ECC錯誤偵測及 ECC功能程序代碼之BIOS的伺服器系統為例，來驗證在ECC錯誤發生時，該服務
器系統與其內存之間有無正確的ECC動作產生。其中，所述之測試測試程序3為 使用Memtest vl 60 CD片，另結合圖4中所示，其為測試治具21與內存20之間連 接的具體線路圖，所述測試治具21為連接於內存20之數據接腳2011 ，且其在圖 中標示為DQ。請參閱圖5中所示，其為本具體實施例之工作流程圖，且該實例為針對發 生4Gb以上之ECC錯誤時，驗證系統內存間有無正確產生ECC動作。首先，將測試模塊22中之內存20會同其它之內存(圖中未示)一併插入至服 務器1內存插槽中(步驟400);然後啟動系統進入BIOS的setup menu中將ECC選項 設為啟動，同時，將裝載有測試程序之光碟，即Memtest vl 60 CD片置放入服 務器之光碟機中(步驟403)，並運行上述程序於其內存測試目錄下(步驟404)。在上述狀況下，測試者按下測試模塊之測試治具上的開關，以令與其連接 之內存的數據接腳或者偵錯接腳接地，得以其產生ECC錯誤(步驟405)。且當內 存之晶片驗證機制偵測到此錯誤信息，即將該錯誤信息傳遞給伺服器之中央處 理器，該中央處理器在接收到該錯誤信息後，會自動重新啟動該伺服器系統。 在上述此過程中，ECC錯誤發生之位置及其錯誤狀態是不會被清除掉，因此 BIOS透過其內之ECC錯誤偵測程序代碼去偵測ECC錯誤的產生，其偵測到ECC錯 誤的產生後，即在上電自檢時在屏幕上顯示該錯誤信息，並啟動BIOS中event 1og將該錯誤信息記錄下來(步驟406和步驟407),測試者可通過查看該記錄， 從而得知該上述ECC錯誤之詳細信息，即而達到驗證系統內存間在ECC錯誤發生 時是否有產生正確動作的目的。另外，該實例還可以針對發生4Gb以下之ECC錯誤時，去驗證系統內存間有 無正確產生ECC動作，其工作流程如上所述一樣。請再參閱圖6中所示，其為本發明所述之另一實例的工作流程圖。目前，D0S只是支持到4Gb的內存，則當發生4Gb以下之ECC錯誤時，使用上 述之測試程序便可在DOS環境下偵測到，其具體工作流程如下首先，將測試模塊中之記憶體會同其它之內存一併插入至伺服器之內存插 槽中(步驟400) ，然後啟動系統進入BIOS的setup menu中將ECC功能選項設為啟 動。在上述過程完成後，且當BIOS顯示初始化ECC之後按下測試治具上之開關， 使得其處於閉合狀態，以令內存之數據接腳或偵錯接腳接地產生ECC錯誤(步驟 401和步驟405)。隨後內存之晶片驗證機制偵測到此錯誤信息，並將該錯誤信息 傳遞給伺服器之中央處理器，且在該中央處理器在接收到該錯誤信息後，自動 重新啟動該伺服器系統。在上述啟動過程中，BIOS透過其內具之ECC錯誤偵測程序代碼去偵測ECC錯 誤的產生，且在偵測到ECC錯誤後，並在上電自檢過程中時在屏幕上顯示ECC Error的錯誤信息，以及將該錯誤信息記錄下來，保存於BIOS中everit log中(步 驟406和步驟407)，測試者只要通過査看該文檔，便可得知該上述ECC錯誤產生
之詳細信息，即而達到驗證系統內存間在ECC錯誤發生時是否有產生正確之動 作的目的。
權利要求
1. 一種系統內存間錯誤檢測及修正功能驗證之方法，其用以驗證內存與系統間對於ECC錯誤有無正常動作，其特徵在於，包括如下步驟由測試模塊仿真內存產生一ECC錯誤信號，並將該錯誤信號傳送於被驗證之伺服器系統；伺服器系統接收該ECC錯誤信號，重新啟動；BIOS透過ECC偵錯程序代碼判斷ECC錯誤產生。
2. 如權利要求1所述系統內存間錯誤檢測及修正功能驗證之方法，其特徵 在於，還包括，於屏幕上顯示ECC錯誤信息，並記錄該錯誤信息於Event log中。
3. —種系統內存間錯誤檢測及修正功能驗證之系統，其特徵在於，該系統 包括-一伺服器，其具有支持ECC驗證機制之中央處理器及具有ECC程序代碼之 BIOS ;一測試模塊，其用以仿真內存產生一ECC錯誤，且其包括一內存，其上至少具有一接腳；以及一測試治具，其電性連接於上述內存。
4. 如權利要求3所述系統內存間錯誤檢測及修正功能驗證之系統，其特徵在於，所述測試治具包括一電路板、導線以及多組開關；所述多個開關為焊接 於電路板上，且該上述開關一端為通過導線連接於內存之接腳，另一端則是通 過導線連接至地。
5. 如權利要求3所述系統內存間錯誤檢測及修正功能驗證之系統，其特徵 在於，還包括一測試程序，其用以對內存進行測試。
6. 如權利要求3所述系統內存間錯誤檢測及修正功能驗證之系統，其特徵 在於，所述內存之接腳為數據接腳。
7. 如權利要求3所述系統內存間錯誤檢測及修正功能驗證之系統，其特徵 在於，所述內存之接腳為偵錯接腳。
8. 如權利異求4所述系統內存間錯誤檢測及修正功能驗證之系統，其特徵 在於，在上述開關兩端之間是設有跳線。
9. 如權利要求8所述系統內存間錯誤檢測及修正功能驗證之系統，其特徵 在於，跳線為鍵帽式跳線。
全文摘要
本發明公開一種系統內存間錯誤檢測及修正功能驗證之系統及其方法，其通過一測試治具產生多位之ECC錯誤，通過內存傳遞至系統，系統經過處理後再透過系統BIOS中ECC偵錯程序代碼判斷該錯誤的發生，於屏幕上顯示，並將該錯誤信息保存，透過此機制，可以清楚的了解到，當ECC錯誤產生時，內存與系統間有無作出正確的動作，與現有的驗證相比，節省了大量的成本，並且其操作方便、簡單，具有較佳的實用價值。
文檔編號G06F11/22GK101211292SQ200610132389
公開日2008年7月2日 申請日期2006年12月29日 優先權日2006年12月29日
發明者呂景翔, 張芸菁 申請人:佛山市順德區順達電腦廠有限公司;神達電腦股份有限公司