製造具有電阻尖端的半導體探針的方法
2023-06-04 20:09:01
專利名稱：製造具有電阻尖端的半導體探針的方法
技術領域：
本發明涉及一種製造具有電阻尖端的半導體探針的方法，尤其涉及一種製造具有電阻尖端的半導體探針的方法，其中通過摻雜工藝和熱擴散工藝形成電阻區。
背景技術：
隨著諸如移動通信終端和電子便攜筆記本的微型產品的普及，對微型集成非易失記錄媒質的需求在增加。現有的硬碟不能容易地減小尺寸，也不能高度地集成閃速存儲器。因此，作為替代，已經研究了利用掃描探針的信息存儲器件。
在各種掃描探針顯微鏡(SPM)技術中使用了探針。例如，探針用於掃描隧道顯微鏡(STM)，其通過探測當將電壓施加到探針與樣品之間時產生的電流複製信息；用於原子力顯微鏡(AFM)，其利用在探針與樣品之間的原子力；用於磁力顯微鏡(MFM)，其利用來自於樣品的磁場與被磁化的探針之間的相互作用力；用於掃描近場光學顯微鏡(SNOM)，其克服了因可見光的波長帶來的解析度極限；和用於靜電力顯微鏡(EFM)，其利用在樣品與探針之間的靜電力。
為了利用此類SPM技術以高速和高密度記錄和複製信息，探針必須能夠探測在直徑為幾十個納米的區域中存在的表面電荷，且必須製造成懸臂陣列以改善記錄和複製的速度。
圖1A是在韓國公開專利公告No.2001-45981中披露的具有金屬氧化物半導體場效應電晶體(MOSFET)溝道結構的掃描探針顯微鏡的探針的透視圖。圖1B是圖1A中「A」部分的放大圖。
參考圖1A，通過蝕刻半導體基板20形成的探針10從半導體基板20以懸臂形式突出。該探針10連接到位於探針10兩側的電極焊盤20a和20b。
參考圖1B，在探針10的V-形尖端的傾斜表面形成源極區11和漏極區13，且在源極區11與漏極區13之間尖端的中部形成溝道區12。
由於探針10的尖端位於懸臂的末端，因此將具有半徑為幾十納米的尖端的探針製造成陣列形狀是困難的。在現有技術中，已經通過包括氧化工藝的幾種工藝製造出具有半徑為幾十納米的尖端的探針，從而在懸臂上垂直地形成尖端。
然而，在高度為幾微米的尖端形成後，隨後的光刻工藝的精密度嚴重地變差。結果，難以形成其間插置短溝道的源極區和漏極區。此外，由於在光刻工藝中導致的對準誤差，因此即使通過擴散法可以實現短溝道，也難以在尖端中部的末端對準短溝道。
圖2A和圖2B是用於說明利用在其中形成有源極電極11和漏極電極13的MOSFET尖端複製信息的方法的示意性橫截面圖。
參考圖2A，摻雜p-型雜質的V-形MOSFET尖端10包括在其傾斜表面形成的摻雜n-型雜質的源極區11和漏極區13。傳統的MOSFET尖端10在記錄媒質15的表面上方移動以響應於表面電荷17的極性探測沿著溝道12流動的電流。這樣，就判定了表面電荷17的極性和強度。
圖2B是MOSFET尖端10的峰部的放大圖，示意性地圖解了耗盡區14擴散的狀態。
參考圖2B，當探針的尖端10位於記錄媒質15內的正表面電荷17上方時，由於正表面電荷17的電場，導致摻雜p-型雜質的溝道區12的空穴在尖端的末端耗盡。
當該電場比導致耗盡區達到其最大尺寸的電場強時，在尖端的末端形成少數載流子電子的溝道。當施加更高的電場時，由於施加到源極區11與漏極區13之間的電壓，因此形成接觸源極區11和漏極區13的電子溝道，且電流通過溝道流動。
換句話說，傳統的MOSFET尖端只有當表面電荷產生的電場高於能夠形成直達源極區和漏極區的少數載流子溝道的閾值電場值時，才起到電晶體的作用。由於不能探測到產生小於閾值電場值的電場的表面電荷，因此MOSFET探針10隻能在有限的範圍內工作，而且MOSFET探針10的靈敏度不高。
發明內容
本發明提供了一種製造具有電阻尖端的半導體探針的方法，該電阻尖端具有利用自對準方法提高的電場靈敏度。
根據本發明的一方面，提供了一種製造半導體探針的方法，該半導體探針包括懸臂以及形成於懸臂的端部上用第一雜質摻雜的尖端，其中在尖端的峰部形成用第二雜質輕度摻雜的電阻區，且在尖端的傾斜表面形成用第二雜質重度摻雜的第一和第二半導體電極區，第二雜質的極性與第一雜質的極性相反，該方法包括(a)在摻雜第一雜質的基板上形成條狀掩模層並通過在未被掩模層覆蓋的基板上重度摻雜第二雜質形成第一和第二半導體電極區，第二雜質的極性與第一雜質的極性相反；(b)通過退火基板使第一和第二半導體電極區之間的距離變窄並在第一和第二半導體電極區的外邊界形成輕度摻雜第二雜質的電阻區；(c)以預定的形狀構圖掩模層並蝕刻未被構圖後的掩模層覆蓋的基板的部分頂部表面來形成電阻尖端；以及(d)蝕刻基板的底部表面來形成具有在其端部形成的電阻尖端的懸臂。
步驟(b)可以通過允許由擴散第一和第二半導體電極區而獲得的電阻部分相互接觸而形成尖端成形部分。
步驟(c)可以進一步包括在垂直於掩模層的方向形成條狀光致抗蝕劑，以及執行蝕刻工藝使掩模層成為矩形形狀。
步驟(c)可以進一步包括從基板上去除構圖後的掩模層以及在氧環境下退火基板以在包括尖端的基板的表面上形成預定厚度的氧化物層；以及去除氧化物層來尖銳化電阻區的末端。
步驟(c)可以通過擴散在基板的上部分上相互接觸的第一和第二半導體電極區來形成尖端形成部分。
優選地，第一雜質為p-型雜質且第二雜質為n-型雜質，或第一雜質為n-型雜質且第二雜質為p-型雜質。
圖1A是傳統的掃描探針顯微鏡的探針的透視圖；圖1B是圖1A的「A」部分的放大圖；圖2A是用於說明記錄媒質利用傳統的MOSFET尖端探測表面電荷的方法的示意性橫截面圖；圖2B是用於說明如何在傳統的MOSFET尖端形成溝道的原理的示意性橫截面圖；
圖3為示出根據本發明優選實施例的具有電阻尖端的半導體探針的示意性橫截面圖；圖4是用於說明圖3的探針中如何擴大耗盡區的原理示意圖；圖5A到5I是說明根據本發明優選實施例製造探針的方法的示意性透視圖；圖6A到6E為示出根據本發明優選實施例形成電阻區的步驟的模擬曲線圖；圖7是用於說明利用根據本發明優選實施例製造的探針複製信息的方法的示意圖；以及圖8是用於說明利用根據本發明優選實施例製造的探針記錄信息的方法的示意圖。
具體實施例方式
現將參考附圖詳細描述根據本發明優選實施例的製造具有電阻尖端的半導體探針的方法。在圖中示出的層和區的厚度為了清晰被放大。
圖3為示出根據本發明實施例製造的半導體探針的電阻尖端的示意性橫截面圖。
參考圖3，半導體探針的尖端50包括摻雜第一雜質的本體58；在尖端的峰部形成的用第二雜質輕度摻雜的電阻區56；在探針的傾斜表面形成的用第二雜質重度摻雜的第一和第二半導體電極區52和54，電阻區56插置在它們之間。第一雜質為p-型雜質且第二雜質為n-型雜質。做為選擇，第一雜質為n-型雜質且第二雜質為p-型雜質。
記錄媒質的表面電荷57的數量差異導致電場的強度差異。電場的強度差異導致電阻區56的電阻值的差異。可以根據電阻值的變化探測表面電荷的極性和強度。
圖4為示出在根據本發明的電阻尖端中耗盡區的擴大的示意性橫截面圖。
在如圖2B中所示的傳統的場效應電晶體(FET)尖端10中，當耗盡區達到它的最大尺寸時，就會在尖端的末端形成少數載流子電子的溝道。當形成的電子溝道與源極區11和漏極區13接觸時，電流在源極區11與漏極區13之間流動。因而，表面電荷的極性可以基於電流的強度判定。然而，在圖4中所示的電阻尖端50中，雖然耗盡區68沒有延伸到第一半導體電極區52和第二半導體電極區54，但是由於耗盡區68充當非導體而縮小了電阻區56的體積。結果，電阻區56的電阻值改變了，因而可以探測表面電荷57的極性和強度。由於用於感測表面電荷的閾值電場降低了，因此圖4所示的半導體探針在靈敏度方面比傳統的FET尖端優越。
參考圖4，由於負表面電荷57產生的電場，在電阻區56中形成的耗盡區68逐漸向第一半導體電極區52和第二半導體電極區54延伸。
圖5A到5I是依次說明根據本發明優選實施例製造半導體探針的方法的透視圖。
首先，在摻雜第一雜質的矽基板31或絕緣體上矽(SOI)基板的表面上形成諸如矽氧化物層或矽氮化物層的掩模層33。然後在掩模層33的表面上沉積光致抗蝕劑35，並在光致抗蝕劑35的上方設置條狀掩模38(參考圖5A)。
接下來，如圖5B所示，通過光刻和蝕刻工藝在基板31上形成條狀掩模層33a，然後在除了掩模層33a之外的部分重度摻雜第二雜質以形成第一和第二半導體電極區32和34。由於第一和第二半導體電極區32和34的電阻率低，因此它們可以充當導體。接下來，通過對基板31執行退火工藝使第一和第二半導體電極區32和34之間的距離小於掩模層33a的寬度。如圖5C所示，當用第二雜質重度摻雜的第一和第二半導體電極區32和34擴展時，第二雜質向相鄰於32和34區的部分擴散以形成摻雜低濃度雜質的區域，即，電阻區36。在掩模層33a下的電阻區36互相接觸以形成電阻尖端的尖端形成部分，其將在下文描述。可以由熱氧化工藝實現電阻區36之間的接觸，其將在下文描述。
然後，如圖5D所示，在基板31上沉積另一光致抗蝕劑37來覆蓋掩模層33a，且然後在光致抗蝕劑37上面垂直於掩模層33a的方向上設置條狀光掩模38。然後，如圖5E所示，通過曝光、顯影和蝕刻工藝形成具有與光掩模38相同形狀的光致抗蝕劑層37a。
接下來，如圖5F所示，蝕刻沒有被條狀光致抗蝕劑層37a覆蓋的部分掩模層33a來形成矩形掩模層33b。
接下來，如圖5G所示，去除光致抗蝕劑層37a，使用矩形掩模層33b作為掩模蝕刻基板31以將第一和第二半導體電極區32和34置於尖端30的傾斜表面處(參考圖5I)，且在尖端30的峰部對準電阻區36(參考圖5H)。
在去除掩模層33b之後，在氧環境下加熱基板以在基板上形成預定厚度的矽氧化物層(未顯示)。當去除氧化物層時，電阻區的末端變尖銳。通過這一熱氧化工藝，可以使分開的電阻區36彼此接觸。
然後，蝕刻基板31的底部表面以形成具有固定在其末端上的電阻尖端的懸臂41。通過將第一和第二半導體電極區32和34連接到基板31上的電極焊盤39來製得如圖5I所示的半導體探針。電極焊盤39被絕緣層43絕緣。
在根據本發明優選實施例的製造半導體探針的方法中，在製造尖端30之前執行離子注入工藝來形成第一和第二半導體電極區32和34，從而可以執行精細的光刻工藝，且通過熱擴散工藝可以容易地形成電阻區36。
圖6A到6E為示出根據本發明優選實施例的形成電阻區的步驟的計算機模擬曲線圖。在圖6A到6E中，為和圖5A到5I基本相同的元件賦予了相同的參考標號。
首先，參考圖6A，當向用濃度為1015的p-型雜質摻雜的矽基板31上的掩模層33之外的部分離子注入n-型雜質時，從基板31的外表面到基板31的內部的部分依次摻雜從1021到1015的雜質。由於用第二雜質重度摻雜的第一和第二半導體電極區32和34具有非常低的電阻率，因此它們充當導體。
然後，如圖6B所示，通過退火工藝將第一和第二半導體電極區32和34之間的距離變得比掩模33的寬度小，且由於雜質的進一步擴散使得以濃度為1021摻雜雜質的部分擴展。同樣，第二雜質擴散到相鄰於用高濃度雜質摻雜的第一和第二半導體電極區32和34的部分來形成用低濃度雜質摻雜的區域，即，電阻區36。
接下來，利用已構圖的矩形掩模層33b作為掩模蝕刻基板31以形成如圖6C所示的尖端形狀。
去除矩形掩模層33b後在氧環境下加熱基板31，在尖端的表面上形成矽氧化物層，以使如圖6D中描述的尖端尖銳化。互相分開的電阻區36彼此接觸，從而形成電阻區的端部。
然後，去除氧化物層，從而形成如圖6E所示的尖銳的尖端。
下面將參考
利用通過根據本發明優選實施例的探針製造方法製造的探針記錄和複製信息的方法。
圖7是用於說明利用具有用p-型雜質摻雜的電阻區的探針探測正表面電荷的信息複製方法的示意圖。
參考圖7，在第一和第二半導體電極區52和54用高濃度p-型雜質摻雜且電阻區56用低濃度p-型雜質摻雜的情況下，當尖端置於正表面電荷57上方時，由於電荷57產生的電場，因此在尖端末端的電阻區56中形成耗盡區。
由於耗盡區起到非導電區的作用，因此減小了電阻區56的範圍，從而增加了電阻值。當電源51和電流表A連接到第一和第二半導體電極區52和54時，，就能夠探測到由電阻區56的電阻值變化而引起的電流變化。結果，通過電阻尖端50可以探測到正表面電荷57。當尖端置於負表面電荷上方時，不會形成耗盡區，因而電阻值幾乎不變或變化很小。結果，可以識別出表面電荷的極性。負電荷可以定義為二進位0，正電荷可以定義為二進位1，反之亦然。
利用具有用低濃度n-型雜質摻雜的電阻區56的尖端50探測正表面電荷複製信息的方法類似於圖7中說明的，因而省略其詳細說明。
圖8為示出利用具有電阻尖端的半導體探針在記錄媒質53上記錄信息的方法的示意圖。
參考圖8，為了在記錄媒質53上記錄信息，將同樣的電壓施加到尖端50的第一和第二半導體電極區52和54以及本體部分58中，支撐介質層59的底部電極55接地，以在尖端50的峰部與記錄媒質53的底部電極55之間形成電場。在這裡，即使將相同的電壓施加到第一和第二半導體電極區52和54，也可以在尖端50與底部電極55之間形成電場以在記錄媒質53上記錄信息。
在形成電場之後，產生記錄媒質53中鐵電體的介質極化57，從而可以形成表面電荷或改變現存表面電荷的極性。正電荷可以定義為二進位0，負電荷可以定義為二進位1，反之亦然。
儘管已經參考本發明的優選實施例對本發明進行了特別的顯示和說明，但是應當理解的是，本領域的普通技術人員可以在不背離權利要求定義的本發明的精神和範圍的情況下，對其中的實施例做出各種形式和細節上的變化。
如上所述，根據製造本發明的具有電阻尖端的半導體探針的方法，可以通過自對準方法在尖端的峰部中心形成存在於半導體電極區之間的電阻區，且可以通過熱擴散工藝形成用第二雜質輕度摻雜的電阻區，從而簡化了半導體探針製造工藝。根據這個製造方法，可以在懸臂的末端上垂直設置的尖端處實現較小寬度的電阻區。因此，易於利用掃描探針顯微鏡技術製造納米尺度裝置來探測在記錄媒質上的小區域中存在的少量正表面電荷。
此外，當將以上述方式製造的探針應用到緊湊、大容量的利用掃描探針顯微鏡技術的信息存儲器件時，可以探測在小區域中存在的電荷以記錄和複製信息。
權利要求
1.一種製造半導體探針的方法，該半導體探針包括懸臂和在所述懸臂的端部上形成的摻雜第一雜質的尖端，其中在所述尖端的峰部形成用第二雜質輕度摻雜的電阻區，在所述尖端的傾斜表面形成用所述第二雜質重度摻雜的第一和第二半導體電極區，所述第二雜質的極性與所述第一雜質的極性相反，所述方法包括(a)在摻雜第一雜質的基板上形成條狀掩模層以及通過在未被所述掩模層覆蓋的基板上重度摻雜第二雜質形成第一和第二半導體電極區，所述第二雜質的極性與所述第一雜質的極性相反；(b)退火所述基板使所述第一和第二半導體電極區之間的距離變窄並在所述第一和第二半導體電極區的外邊界形成用所述第二雜質輕度摻雜的電阻區；(c)以預定的形狀構圖所述掩模層以及蝕刻未被所述構圖後的掩模層覆蓋的所述基板的部分頂部表面來形成電阻尖端；以及(d)蝕刻所述基板的底部表面來形成具有在其端部形成的所述電阻尖端的懸臂。
2.如權利要求1所述的方法，其中步驟(b)通過允許由擴散所述第一和第二半導體電極區獲得的所述電阻區相互接觸而形成尖端形成部分。
3.如權利要求1所述的方法，其中步驟(c)進一步包括在垂直於所述掩模層的方向形成條狀光致抗蝕劑，以及執行蝕刻工藝將所述掩模層變成矩形形狀。
4.如權利要求1所述的方法，其中步驟(c)進一步包括從所述基板上去除構圖後的掩模層以及在氧環境下退火所述基板以在所述基板的表面上形成預定厚度的氧化物層；以及去除所述氧化物層以尖銳化所述電阻區的末端。
5.如權利要求4所述的方法，其中步驟(c)通過擴散在所述基板的上部分上相互接觸的所述第一和第二半導體電極區形成尖端形成部分。
6.如權利要求1所述的方法，其中所述第一雜質為p-型雜質，且所述第二雜質為n-型雜質。
7.如權利要求1所述的方法，其中所述第一雜質為n-型雜質，且所述第二雜質為p-型雜質。
全文摘要
提供了一種製造具有電阻尖端的半導體探針的方法。該方法包括在摻雜第一雜質的基板上形成掩模層以及在未被掩模層覆蓋的基板上形成用第二雜質重度摻雜的第一和第二半導體電極區，退火第一和第二半導體電極區，將第一和第二半導體電極區的第二參雜劑擴散到彼此面對的部分以在第一和第二半導體電極區的外邊界形成用第二雜質輕度摻雜的電阻區，以預定的形狀構圖掩模層並蝕刻未被構圖後的掩模層覆蓋的基板的部分頂部表面來形成電阻尖端。
文檔編號H01L21/66GK1765011SQ200380110246
公開日2006年4月26日 申請日期2003年11月11日 優先權日2003年4月10日
發明者樸弘植, 丁柱煥, 洪承範 申請人:三星電子株式會社