一種基於降噪目的的3d集成電路中tsv位置自動布局方法
2023-06-04 15:28:01
一種基於降噪目的的3d集成電路中tsv位置自動布局方法
【專利摘要】本發明涉及一種基於降噪目的的3D集成電路中TSV位置自動布局方法，輸入單元，用於建立3D集成電路直角坐標系，初步確定TSV所在坐標；移動單元，用於移動信號TSV到整數坐標點；調整單元，用於調整多餘TSV的位置；存儲單元，用於利用畫圓的方法找到間距等於刻度標準的TSV對；判斷單元，用於判斷是否進行優化；彈開單元，用於將間距等於刻度標準的TSV對做彈開處理。本發明不破壞原始電路結構，對初步布局後的TSV版圖做簡單的重新布局，規範了3D集成電路版圖中TSV的位置，減少了互連線的長度，合理地增加了各TSV的間距，達到了減小容性噪聲的目的，同時優化了TSV自動布局。
【專利說明】—種基於降噪目的的3D集成電路中TSV位置自動布局方法
【技術領域】
[0001]本發明涉及一種3D集成電路中TSV位置自動布局方法，屬於電路設計領域，尤其涉及一種基於降噪目的的3D集成電路中TSV位置自動布局方法。
【背景技術】
[0002]隨著集成電路設計及製造水平飛速發展，單個晶片可以集成數億個電晶體。然而，隨著集成度不斷提高，每片上的器件單元數量急劇增加，晶片面積增大，單元間連線的增長既影響電路工作速度又佔用很多面積，嚴重影響集成電路進一步提高集成度和工作速度。在這種情況下，三維晶片集成技術成為一個新的發展思路。另外，全新的器件結構，比如碳納米管、自旋電子或者分子開關等，在若干年內還不能準備好，新型的組裝方法，如3D集成技術再次被提了出來。存儲器速度滯後問題是3D集成的另一個推動因素，眾所周知，相對於處理器速度，存儲器存取速度的發展較慢，導致處理器在等待存儲器獲取數據的過程中被拖延。在多核處理器中，這一問題更加嚴重，可能需要將存儲器與處理器直接鍵合在一起。
[0003]3D集成被定義為一種系統級集成結構，在這一結構中，多層平面器件被堆疊起來，並經由TSV在豎直方向連接起來。3D集成電路可以有效的減少線路長度，提高運算速度，降低功耗，在減少晶片面積的同時緩解互連延遲的問題。同時，多層晶片之間則可以通過TSV使其單元進行層間的互聯。與此同時，3D集成電路還面臨著一些技術挑戰，首先是散熱問題，由於電路系統擁有了更高的集成程度，熱功耗是一個不可忽視的問題，熱功耗增加使表面積體積比下降，而傳統的平面散熱技術不再能滿足三維集成電路的散熱要求；其次是測試問題，傳統的測試技術只是針對於單層系統，而現在並未提出一種測試方法針對多層晶片集成後的整體系統測試技術。
[0004]矽通孔技術(TSV)是通過在晶片與晶片之間、晶圓和晶圓之間製作垂直導通，實現晶片之間互連的最新技術。由於TSV能夠使晶片在三維方向堆疊的密度最大、晶片之間的互連線最短、外形尺寸最小，並且大大改善晶片速度和低功耗的性能，成為目前電子封裝技術中最為引人注目的一種技術。但是以TSV技術為主的第四代封裝技術還面臨著不少的困難，首先是價格和成本之間存在著極大的障礙，TSV會使每片晶片增加不少的成本花費，所以如何定價就是一個比較值得商榷的問題，現在唯一的解決辦法就是削減成本。其次，新技術的不確定性所帶來的風險，是每一個公司都不可以迴避的。最後，實際量產的需求問題將直接影響這項新技術能否在日新月異的市場中生存下來，目前的市場並沒有太多公司批量引進這種由TSV技術製作的晶片。這些潛在的問題是使TSV技術廣泛應用於市場必須要解決的，而目前的工程師們在解決TSV堆疊所面臨的挑戰方面已經有了很大的進步。
[0005]集成電路進入深亞微米以後，噪聲問題越來越成為人們關注的一個問題:互連線的布線密度變大、層數增多、高寬比變大以及耦合電容在互連線總電容中所佔的比例增大等因素使容性噪聲影響趨於明顯，容性噪聲的產生是由於相鄰的網絡的電場延伸到周圍空間而產生的邊緣場，若在此邊緣場中布線，便會產生耦合噪聲，而噪聲限制了電路能夠正確處理的最小電平信號，它與功耗、速度和線性度相互制約，是進行模擬電路設計時要考慮的重要因素。目前，晶片電源電壓的不斷減小影響了數字電路的耐噪性，而更多高性能模塊的加入使得對電路的噪聲分析難度越來越大。為解決上述目的，本發明提出一種基於降噪目的的3D集成電路中TSV位置自動布局方法，本發明結合坐標排布法，合理的優化了版圖的同時又通過拉開TSV間距從而有效地降低了電路中的容性噪聲。
【發明內容】
[0006]本發明的目的在於提供了一種基於降噪目的的3D集成電路中TSV位置自動布局方法，該3D集成電路中降噪的TSV位置自動布局系統包括輸入單元、移動單元、調整單元:存儲單元、判斷單元、彈開單元；其中輸入單元用於建立3D集成電路直角坐標系，初步確定TSV所在坐標；移動單元用於移動信號TSV到整數坐標點；調整單元用於調整多餘TSV的位置；存儲單元用於利用畫圓的方法找到間距等於刻度標準的TSV對；判斷單元用於判斷是否進行優化；彈開單元用於將間距等於刻度標準的TSV對做彈開處理；本發明方法未破壞原始電路結構，並對初步布局後的TSV版圖做簡單的重新布局，通過建立一定TSV間距達到降低電路中容性噪聲的目的。
[0007]為實現上述目的本發明採用的技術方案為一種基於降噪目的的3D集成電路中TSV位置自動布局方法，3D集成電路中降噪的TSV自動布局首先對版圖內的TSV移動到整數坐標點並作布局調整，刻度標準為衡量是否產生噪聲的標準，小於等於刻度標準可能會產生容性噪聲，故利用刻度標準為半徑畫圓的方法找到圓周上可能存在噪聲TSV對；若圓周上不存在TSV則結束優化否則進行彈開處理，直至集合內TSV對數目為零，完成整個自動布局過程。
[0008]以下為實現本發明方法的具體步驟。
[0009]S1.建立3D集成電路直角坐標系，初步確定信號TSV所在坐標；在版圖中建立平面直角坐標系A，其坐標軸沿版圖邊緣生成；坐標系A的橫軸沿版圖水平方向邊緣建立，縱軸沿版圖的垂直方向邊緣建立；建立刻度標準R，使坐標橫軸和縱軸以n個R來劃分，n為整數，則整數坐標點表示為(nR，nR)，根據建立的刻度標準，通過計算每個信號TSV距離橫縱軸的距離確定每個TSV所在的坐標點。
[0010]S2.移動信號TSV到整數坐標點；分別將信號TSV所在坐標的橫縱坐標四捨五入，找出離其最近的整數坐標點，並將TSV移動到四捨五入後坐標點的位置。
[0011]S3.當一個坐標點存在多個TSV時，對其進行如下處理首先對其周圍的整數坐標點順時針進行編號，然後將多餘的TSV依次順時針放到空閒的坐標點；當外圍坐標點被全部佔用時，就將多餘的TSV依次放置到其周圍坐標點的次外圍坐標點，循環執行S3，直至每個整數坐標點TSV的個數至多為I。
[0012]S4.利用畫圓的方法找到間距等於刻度標準的TSV對；在初步整理後的版圖中，依次以每一個TSV所在的整數坐標點為圓心，刻度標準為半徑做圓，圓周上的TSV為可能產生容性噪聲的情況，隨後逐個記錄所有圓周上TSV的數目。
[0013]S5.若所有圓周上都沒有TSV存在，則說明此TSV版圖並不需要優化；而當任意一個圓周上存在TSV時，繼續執行S6。
[0014]S6.將間距等於刻度標準的TSV對做彈開處理:從版圖中找到存在TSV數目最多的圓周，此圓周做優先處理，將圓上的TSV逐個移動到圓外距離一個刻度標準的臨近空閒坐標點，當圓外臨近坐標點被佔用時，就將該TSV移動到距離圓周兩個刻度標準的次外層空閒點；若存在有多個圓周存在最多的TSV數目的情況，則任選其中一個圓周進行彈開處理；循環執行S4、S5、S6，直至滿足所有圓周上都沒有TSV存在跳出循環，完成整個優化過程。
[0015]坐標系A的坐標軸刻度與實際的版圖的大小相符，並精確到納米級。
[0016]3D集成電路中降噪聲的TSV位置自動布局裝置，其包括有:
[0017]輸入單元，用於建立3D集成電路直角坐標系，初步確定TSV所在坐標:在版圖中建立直角坐標系A，其坐標軸沿版圖邊緣生成。坐標系的橫軸沿版圖水平方向邊緣建立，縱軸沿版圖的垂直方向邊緣建立；建立刻度標準R，使坐標橫軸和縱軸以n個R來劃分，n為整數，則整數坐標點表示為(nR，nR),根據建立的刻度標準，通過計算每個TSV距離橫縱軸的距離確定每個TSV所在的坐標點。
[0018]移動單元，用於移動信號TSV到整數坐標點。分別將信號TSV所在坐標的橫縱坐標四捨五入，找出離其最近的整數坐標點，並將TSV移動到四捨五入後坐標點的位置。
[0019]調整單元，用於調整多餘TSV的位置。當一個坐標點存在多個TSV時，則對其周圍的整數坐標點進行編號，將多餘的TSV依次放到空閒的坐標點，當外圍坐標點被全部佔用時，就將多餘的TSV依次放置到其周圍坐標點的次外圍坐標點，循環執行S3，直至每個整數坐標點TSV的個數至多為I。
[0020]存儲單元，用於利用畫圓的方法找到間距等於刻度標準的TSV對。在初步整理後的版圖中，依次以每一個TSV所在的整數坐標點為圓心，刻度標準為半徑做圓，圓周上的TSV為可能產生容性噪聲的情況，隨後逐個記錄所有圓周上TSV的數目。
[0021]判斷單元，用於判斷是否進行優化。若所有圓周上都沒有TSV存在，則說明此TSV版圖並不需要優化；而當任意一個圓周上存在TSV時，繼續執行S6。
[0022]彈開單元，用於將間距等於刻度標準的TSV對做彈開處理。找到存在TSV數目最多的圓周，將圓上的TSV移動到圓外距離一個刻度標準的臨近空閒坐標點，當圓外臨近坐標點被佔用時，就將該TSV移動到距離圓周兩個刻度標準的次外層空閒點；若存在有多個圓周存在最多的TSV數目的情況，則任選其中一個圓周進行彈開處理；循環執行S4、S5、S6,直至滿足所有圓周上都沒有TSV存在，跳出循環，完成整個優化過程。
[0023]與現有技術相比，本發明可以獲得如下有益效果。
[0024]本發明以簡單的方法直接解決電路間存在的容性噪聲問題，不破壞原始電路結構，對初步布局後的TSV版圖做簡單的重新布局，規範了 3D集成電路版圖中TSV的位置，滿足工藝加工的約束，調整了擁擠TSV的位置，減少了互連線的長度，合理的增加了各TSV的間距，達到了減小容性噪聲的目的，同時優化了 TSV的自動布局。
【專利附圖】
【附圖說明】
[0025]圖1為3D集成電路晶片的剖面示意圖；
[0026]圖2為TSV原版圖；
[0027]圖3為移動TSV不意圖；
[0028]圖4為移動後TSV版圖；
[0029]圖5為初步優化後TSV版圖；[0030]圖6為擁擠TSV移動示意圖；
[0031]圖7為TSV畫圓示意圖；
[0032]圖8為TSV彈開示意圖；
[0033]圖9為彈開處理後TSV版圖；
[0034]圖10為本發明的3D集成電路中降噪聲的TSV位置自動布局方法的流程圖。
[0035]圖中:1、TSV，2、刻度標準，3、坐標系，4、移動方向，5、頂層晶片，6、底層晶片，7、標準單元，8、金屬互聯線，9、襯底，10、坐標點，11、坐標線。
【具體實施方式】
[0036]以下將結合附圖對本發明作進一步說明。
[0037]如圖1所示為3D集成電路晶片的剖面示意圖，本發明中的3D集成電路是一種三維立體式的晶片結構，整個晶片包括TSV1、刻度標準2、頂層晶片5、底層晶片6、標準單元
7、金屬互聯線8、襯底9、坐標點10 ;本發明包括六個單元，分別為輸入單元、移動單元、調整單元、存儲單元、判斷單元、彈開單元，這6個單元構成了晶片的整體，3D晶片中每一層都是2D晶片，並由TSVl在豎直方向連接起來，其主要由頂層晶片5和低層晶片6兩部分構成；標準單元7是集成電路中實現信號互聯的基本組成部分，標準單元7的互聯由金屬互聯線8完成；頂層晶片5和底層晶片6相連接需要通過TSVl，這種TSVl是穿過相鄰兩層晶片的矽通孔；本發明的布局方法通過建立直角坐標系3，坐標系3的單位長度為刻度標準2，虛線為坐標的坐標線11，而由各坐標線相交而成的為坐標點10，把TSVl移動到最近的整數坐標點10，找到可能存在容性噪聲的TSV對對其做彈開處理完成優化TSVl布局過程；本發明致力於對已經初步確定TSV位置的3D集成電路版圖進行優化，規範了 3D集成電路版圖中的TSVl位置減少了所需互連線的長度，通過合理的增加各個TSVl之間的距離達到減小容性噪聲的目的。
[0038]以下是本發明的具體實施步驟。
[0039]如圖2所示為TSV原版圖，輸入單元包括TSVl和坐標系3，其用於確定TSVl所在位置，第一步建立3D集成電路直角坐標系3，初步確定各個TSVl所在坐標；圖中黑色實心圓圈為TSV1，橫、縱坐標軸分別沿版圖的水平、豎直方向生成；建立刻度標準2，並用刻度標準2均分橫縱軸，則整數坐標點10表示為(nR，nR)，初步計算各個TSVl的坐標；依據坐標軸上的刻度標準2計算每個TSVl所在位置距離橫縱坐標的距離，確定每個TSVl的坐標。
[0040]如圖3所示為移動TSV示意圖，移動單元包括TSV1、刻度標準2、以及坐標系3，其用於將TSVl移動到整數坐標點，初步對版圖中的TSVl進行布局；第二步移動TSVl到整數坐標點10 ;將TSVl所在坐標的橫縱坐標四捨五入，確定一個離其最近的整數坐標點10，移動到該坐標點10的位置，即將TSVl的坐標更改為與其坐標點10距離最近坐標點10的坐標。
[0041]如圖4所示為移動後TSV版圖，圖5為初步優化後TSV版圖，圖6為擁擠TSV移動示意圖，調整單元包括TSVl、刻度標準2、坐標系3、坐標點10、坐標線11，其用於調整位置重合TSVl的位置；第三步將所有TSVl移動到最近的坐標點10後會存在多個TSVl被移動到同一坐標點10的問題；調整版圖中出現的這種情況，首先將某個TSVl個數大於「I」的點臨近一周的坐標點10順時針編號，如圖6a所示；然後將多餘的TSVl移動到臨近的已經編號的坐標點10上，如果該點已經存在其他TSVl時，則跳過該點，將此TSVl順時針移動到下一個坐標點10，如圖6b ;如果原始TSVl臨近一周已經編號的位置全被佔用時，就將此外圍的一周坐標點10按照上述方式處理；最後重複此過程，直至每個坐標點10上的TSVl個數至多為「 I 」，完成調整後的版圖如圖5所示。
[0042]如圖7所示為TSV畫圓示意圖，存儲單元包括TSVl、刻度標準2、坐標系3，其利用畫圓的方法找到間距等於刻度標準的TSV對並存儲下來；如圖7判斷單元包括TSV1、刻度標準2、坐標系3，其用於判斷是否進行彈開處理；第四步利用幾何方法找到間距等於刻度標準的TSVl對；在版圖的坐標系3中，依次以每一個TSVl所在的整數坐標點10為圓心，並以刻度標準2為半徑做圓，坐標系3中圓周上的TSVl為可能產生容性噪聲的情況，將每個圓周上存在的TSVl數目記錄下來。
[0043]第五步，若坐標系3中的所有圓周上都沒有TSVl存在，則說明此TSVl版圖並不需要優化，直接結束整理過程；而當版圖中任意一個圓周上存在TSVl時，繼續執行第六步。
[0044]如圖8所示為TSV彈開示意圖，彈開單元包括TSVl、刻度標準2、坐標系3、移動方向4、坐標點10、坐標線11，此單元用於通過拉開間距降低TSVl間的容性噪聲；第六步逐個將間距等於刻度標準2的TSVl對做彈開處理；由記錄的每個圓周上TSVl的數目中找到存在TSVl數目最多的圓周，出現在圓周上的TSVl即為可能出現噪聲的TSVl對，為了減小噪聲影響，需要進行彈開一定距離的處理；如圖8所示，將圓周上的TSVl外圍臨近間隔I個刻度標準2的坐標點11順時針依次編號，然後將圓周上的所有TSVl移動到圓外距離圓周一個刻度標準2的臨近空閒坐標點10，假如圓外臨近坐標點11被佔用時，就將該TSVl移動到距離圓周兩個刻度標準2的次外層空閒點；若存在有多個圓周存在相同的最多的TSVl數目的情況，則任選其中一個圓周進行彈開處理；循環執行第四、五、六步，直至滿足最後所有圓周上都沒有TSVl存在，跳出循環，完成整個優化過程。
[0045]如圖9所示為彈開處理後TSV版圖，圖中TSV位置排列整齊，滿足工藝規定條件，各個TSV間距合理，達到減小容性噪聲的目的，能夠投產製造。
[0046]如圖10所示為本發明的3D集成電路中降噪聲的TSV位置自動布局方法的流程圖。
【權利要求】
1.一種基於降噪目的的3D集成電路中TSV位置自動布局方法，其特徵在於:本發明中的3D集成電路是一種三維立體式的晶片結構，整個晶片包括TSV (I)、刻度標準(2)、頂層晶片(5)、底層晶片(6)、標準單元(7)、金屬互聯線(8)、襯底(9)、坐標點(10);本發明包括六個單元，分別為輸入單元、移動單元、調整單元、存儲單元、判斷單元、彈開單元，這六個單元構成了晶片的整體，3D晶片中每一層都是2D晶片，並由TSV (I)在豎直方向連接起來，其主要由頂層晶片(5)和底層晶片(6)兩部分構成；標準單元(7)是集成電路中實現信號互聯的基本組成部分，標準單元(7)的互聯由金屬互聯線(8)完成；頂層晶片(5)和底層晶片(6)相連接需要通過TSV (1)，這種TSV (I)是穿過相鄰兩層晶片的矽通孔；本發明的布局方法通過建立直角坐標系(3)，坐標系(3)的單位長度為刻度標準(2)，虛線為坐標的坐標線(11 )，而由各坐標線相交而成的為坐標點(10 )，把TSV (I)移動到最近的整數坐標點(10)，找到可能存在容性噪聲的TSV對對其做彈開處理完成優化TSV (I)布局過程； 輸入單元包括TSV (I)和坐標系(3)，其用於確定TSV (I)所在位置，第一步建立3D集成電路直角坐標系(3)，初步確定各個TSV (I)所在坐標；橫、縱坐標軸分別沿版圖的水平、豎直方向生成；建立刻度標準(2)，並用刻度標準(2)均分橫縱軸，則整數坐標點(10)表示為(nR，nR)，初步計算各個TSV (I)的坐標；依據坐標軸上的刻度標準(2)計算每個TSV (I)所在位置距離橫縱坐標的距離，確定每個TSV (I)的坐標； 移動單元包括TSV (I)、刻度標準(2)以及坐標系(3)，其用於將TSVl移動到整數坐標點，初步對版圖中的TSV (I)進行布局；第二步移動TSV (I)到整數坐標點(10) JfTSV(I)所在坐標的橫縱坐標四捨五入，確定一個離其最近的整數坐標點(10)，移動到該坐標點(10)的位置，即將TSV (I)的坐標更改為與其坐標點(10)距離最近坐標點(10)的坐標； 調整單元包括TSV (I)、刻度標準(2 )、坐標系(3 )、坐標點(10 )、坐標線(11)，其用於調整位置重合TSV (I)的位置；第三步將所有TSV (I)移動到最近的坐標點(10)後會存在多個TSV (I)被移動到同一坐標點(10)的問題；調整版圖中出現的這種情況，首先將某個TSV (I)個數大於「I」的點臨近一周`的坐標點(10)順時針編號；然後將多餘的TSV (I)移動到臨近的已經編號的坐標點(10)上，如果該點已經存在其他TSV (I)時，則跳過該點，將此TSV (I)順時針移動到下一個坐標點(10);如果原始TSV (I)臨近一周已經編號的位置全被佔用時，就將此外圍的一周坐標點(10)按照上述方式處理；最後重複此過程，直至每個坐標點(10)上的TSV (I)個數至多為「1」，完成調整後的版圖； 存儲單元包括TSV (I)、刻度標準(2)、坐標系(3)，其利用畫圓的方法找到間距等於刻度標準的TSV對並存儲下來；判斷單元包括TSV(l)、刻度標準(2)、坐標系(3)，其用於判斷是否進行彈開處理；第四步利用幾何方法找到間距等於刻度標準的TSV (I)對；在版圖的坐標系(3)中，依次以每一個TSV (I)所在的整數坐標點(10)為圓心，並以刻度標準(2)為半徑做圓，坐標系(3)中圓周上的TSV (I)為可能產生容性噪聲的情況，將每個圓周上存在的TSV (I)數目記錄下來； 第五步，若坐標系(3)中的所有圓周上都沒有TSV (I)存在，則說明此TSV (I)版圖並不需要優化，直接結束整理過程；而當版圖中任意一個圓周上存在TSV (I)時，繼續執行第丄止/、少；彈開單元包括TSV (I)、刻度標準(2)、坐標系(3)、移動方向(4)、坐標點(10)、坐標線(II)，此單元用於通過拉開間距降低TSV(I)間的容性噪聲；第六步逐個將間距等於刻度標準(2)的TSV (I)對做彈開處理；由記錄的每個圓周上TSV (I)的數目中找到存在TSV(I)數目最多的圓周，出現在圓周上的TSV (I)即為可能出現噪聲的TSV (I)對，為了減小噪聲影響，需要進行彈開一定距離的處理；將圓周上的TSV (I)外圍臨近間隔(I)個刻度標準(2)的坐標點(11)順時針依次編號，然後將圓周上的所有TSV (I)移動到圓外距離圓周一個刻度標準(2)的臨近空閒坐標點(10)，假如圓外臨近坐標點(11)被佔用時，就將該TSV(I)移動到距離圓周兩個刻度標準(2)的次外層空閒點。
2.根據權利要求1所述的一種基於降噪目的的3D集成電路中TSV位置自動布局方法，其特徵在於:若存在有多個圓周存在相同的最多的TSV (I)數目的情況，則任選其中一個圓周進行彈開處理；循環執行第四、五、六步，直至滿足最後所有圓周上都沒有TSV (I)存在，跳出循環，完成整個優化過程。
3.根據權利要求1所述的一種基於降噪目的的3D集成電路中TSV位置自動布局方法，其特徵在於:其中所述移動一定距離指從版圖中找到存在TSV (I)數目最多的圓周，將圓上的TSV (I)逐個移動到圓外距離一個刻度標準的臨近空閒坐標點。
4.根據權利要求1所述的一種基於降噪目的的3D集成電路中TSV位置自動布局方法，其特徵在於:其中所述方式移動後的版圖即為降噪聲的TSV (I)布局優化後的版圖。
5.根據權利要求1所述的一種基於降噪目的的3D集成電路中TSV位置自動布局方法，其特徵在於:所述TSV (I)指3D-1C中處於不同晶片層的同一線網用於跨層互連的矽穿孔。
6.根據權利要求1所述的一種基於降噪目的的3D集成電路中TSV位置自動布局方法，其特徵在於:其中所述降噪聲是通過建立一定的TSV (I)間距降低電容在互連線中帶來的容性噪聲的影響。
【文檔編號】G06F17/50GK103678770SQ201310562603
【公開日】2014年3月26日 申請日期:2013年11月13日 優先權日:2013年11月13日
【發明者】侯立剛, 梁翔, 汪金輝, 路博, 彭曉宏, 耿淑琴 申請人:北京工業大學