半導體內存元件及其製造方法
2023-06-04 04:00:26
專利名稱：半導體內存元件及其製造方法
技術領域：
本發明涉及一種半導體內存元件及其製造方法，特別是涉及一種關於具有堆迭閘極結構的非揮發性半導體內存元件及其製造方法。
背景技術：
具有堆迭結構的半導體內存元件中，主動區列和主動區行的交會處上會形成接觸窗。主動區列為在第一個方向上延伸的主動區；而主動區行為第二個方向上延伸的主動區，其中第一個方向與第一個方向相垂直。
請參閱圖3-1與圖3-2所示，其分別表示了現有習知的半導體內存元件的結構。此處將以具有浮置閘極的非揮發性記憶內存元件來說明此半導體記憶內存元件。請參閱3-1(a)所示，其是揮發性內存胞的平面結構，請參閱3-1(b)所示，其是圖3-1(a)的內存元件沿著A-A』切線的剖面圖。請參閱3-1(c)所示，其是圖3-1(a)的內存元件沿著B-B』切線的剖面圖。請參閱3-2(a)所示，其是是揮發性內存胞的平面結構。請參閱3-2(b)所示，其是圖3-2(a)的內存元件的等效電路圖。此種內存元件如尚未審查的日本專利早期公開特開平第1(1989)-181572號所公開的。
請參閱圖3-1所示，在矽基底100中已形成著主動區101和元件隔離區102。其中主動區101包括多個在第一個向上(如圖3-1中垂直方向)延伸的主動區列52與多個在第二個方向上(如圖3-1中的水平方向)延伸的主動區行53，第二個方向與第一個方向大致垂直。主動區101和元件隔離區102之間的接面呈傾斜狀，如圖3-1(b)和圖3-1(c)所示。(但在圖3-1(a)中僅繪出主動區101的上表面，而主動區101其邊界處的傾斜表面和元件隔離區102則以簡略的形式表示)。
請參閱圖3-1(a)與圖3-1(c)所示，第一閘絕緣層107形成在其所對應的主動區101上。
請參閱圖3-1(a)與圖3-1(c)所示，浮置閘103作為各浮置閘極，其形成在各個第一閘絕緣層107與元件隔離區域102上。此浮置閘103主要是一種以CVD、微影、蝕刻技術所形成的摻雜雜質多晶矽。
請參閱圖3-1(b)與圖3-1(c)所示，覆蓋在第二閘絕緣層108上的控制閘104分別作為控制閘極，其形成在相鄰的浮置閘之間的元件隔離區102之上且在浮置閘的行方向上。
請參閱圖3-1(a)與圖3-1(c)所示，作為各控制閘的控制閘是形成在其所對應的第二絕緣層108上。控制閘104是一種導電薄膜，其主要是由摻雜著雜質的多晶矽和金屬矽化物所形成的二層薄膜結構所構成，其可以採用已知的CVD、微影、蝕刻技術形成。再者，各控制閘104可分別作為字元線。
請參閱圖3-1(b)與圖3-1(c)所示，內層絕緣層109是形成在控制閘極104、第一閘絕緣層107以及元件隔離區102上。上層導線110則是形成在內層絕緣層上109。
請參閱圖3-1(a)與圖3-1(c)，接觸窗106是形成在內層絕緣層108中，且穿過內層絕緣層109而電性連接主動區101和後述之上層導線110。接觸窗106的形成方法是以已知的微影、蝕刻技術在內層絕緣層109中形成接觸窗開口，之後，再在接觸窗開口中嵌入導電物質，以形成接觸鑲嵌物。鎢是一種最常使用的接觸鑲嵌物。
請參閱圖3-1(b)與圖3-1(c)所示，上層導線110是形成在內層絕緣層109上。圖3-1(b)與圖3-1(c)中表示已形成接觸窗106，上層導線110則以虛線來表示。
請參閱圖3-1(a)所示，這種現有習知的半導體內存元件51的接觸窗106是形成在主動區列52和主動區行53的交會處。若是半導體內存元件51的功能構件或組成元件例如是位元線BL、字元線WL、源極線(亦稱為源極/汲極)SL等，則其可由圖3-2(a)來表示。內存元件51的等效電路如圖3-2(b)所示。源極線SL的部分並未與主動區101中的接觸窗106及字元線WL重迭。圖3-2(a)中斜線的區域表示元件隔離區102。在此種半導體內存元件51中，主動區行52和主動區列53交會處的主動區101，其和元件隔離區102的側面之間的邊界是傾斜的。相對的，在交會處以外之處(例如，圖3-1(a)中切線A-A』的中間點處)的主動區101，其和元件隔離區102側面之間的邊界並不是傾斜的，而是垂直的。因此，相較於交會處的接觸窗106是形成在圖3-1(a)A-A』切線中間處而不是交會處的情形，將接觸窗106形成在交會處可以使得其底部與主動區的接觸面積增加。因此，現有習知的半導體內存元件可降低接觸阻值。
專利文件1日本尚未審查的早期公開專利特開平第1(1989)-181572號在現有習知的半導體內存元件中，接觸窗是形成在主動區列52和主動區行53的交會處，其分別說明如上。
此種半導體內存元件在進行浮置閘的圖案化時，第一閘絕緣層107會被過度蝕刻。而且，在控制閘104和第二閘絕緣層108圖案化之後，移除浮置閘時，第一閘絕緣層107也會被蝕刻。浮置閘103的材質為多晶矽等。在進行蝕刻製程時，是採用易於蝕刻多晶矽的液體。因此，第一閘絕緣層107在進行兩次過度蝕刻之後可被完全去除，但是，主動區的矽也被蝕刻了。
隨著近幾年圖案的小型化，源極線的線寬和深度變得愈來愈窄。當源極線的線寬變小時，即將形成源極線接觸窗之處105(即凹陷部)若是被過度蝕刻過深，將使得阻值增加。因此，現有習知的半導體內存元件在讀取資料時會產生一些問題，例如是電流值下降使得電荷保持特性大幅衰退。
由此可見，上述現有的半導體內存元件在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決半導體內存元件存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切的結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。
有鑑於上述現有的半導體內存元件存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極加以研究創新，以期創設一種新型結構的半導體內存元件及其製造方法，能夠改進一般現有的半導體內存元件，使其更具有實用性。經過不斷的研究、設計，並經反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的一種半導體內存元件，其包括一主動區，其包括多數個在第一方向上延伸的主動區列以及多數個在第二方向上延伸且具有多數個凹陷部的主動區行，其中該第二方向與該第一方向垂直；多數個浮置閘極及多數個控制閘極，其配置在該主動區列上；一內層絕緣層，配置在該主動區及該些控制閘極上，其作為位於一上層導線下方的材料層；以及多數個導體部，其與該上層導線及該主動區電性連接，且分別位於該些主動區行的該些凹陷部之上。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種半導體內存元件，其包括多數個電晶體，其包括多數個浮置閘極與多數個控制閘極；一內層絕緣層與一上層導線形成在該些電晶體上；一主動區，其包括多數個主動區列及多數個與該些主動區列連接的主動區行；以及多數個圖案該些浮置閘極時所移除的區域，其位於該些主動區行上，其中該上層導線與該些圖案該些浮置閘極時所移除的區域位於該些主動區行上，且彼此電性連接。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種用半導體內存元件的製造方法，其包括以下步驟形成一主動區，其包括多數個在第一方向上延伸的主動區列以及多數個在第二方向上延伸且具有多數個凹陷部的主動區行，其中該第二方向與該第一方向垂直；在該主動區列上形成多數個浮置閘極及多數個控制閘極；在該主動區及該些控制閘極上形成一內層絕緣層，以作為位於一上層導線下方的材料層；以及在該些主動區行的該些凹陷部的上形成多數個導體部，其與該上層導線及該主動區電性連接。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種用半導體內存元件的製造方法，其中該內存元件包括多數個浮置閘極與多數個控制閘極所形成的多數個電晶體，並且在該些電晶體上形成一內層絕緣層與一上層導線，該方法包括以下步驟形成一主動區，其包括多數個主動區列及多數個與該些主動區列連接的主動區行；圖案化該浮置閘極，並移除該主動區行上的多數個預定區域；以及形成多數個導體部，以使該上層導線與該主動區行上所移除的該些預定區域電性連接。
本發明的目的及解決其技術問題還採用以下的技術方案來實現。依據本發明提出的一種用半導體內存元件的製造方法，其包括以下步驟形成一元件隔離區與一主動區，其中該主動區包括多數個在第一方向上延伸的主動區列以及多數個在第二方向上延伸的主動區行，其中該第二方向系與該第一方向垂直；在該主動區列上形成一浮置閘極；在該浮置閘極上形成一控制閘極；移除位在該控制閘極下方以外的該浮置閘極；在該元件隔離區與該主動區上形成一絕緣層；以及穿過該絕緣層電性連接該些主動區列與該些主動區行交會處的多數個凹陷部。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，為了達到前述發明目的，本發明提出一種半導體內存元件，其包括主動區、多個浮置閘極及多個控制閘極、一層內層絕緣層與多個導體部。其中主動區包括多個在第一方向上延伸的主動區列以及多個在第二方向上延伸且具有多個凹陷部的主動區行，其中第二方向是與第一方向垂直，浮置閘極及控制閘極是配置於主動區列上。內層絕緣層是配置在主動區及些控制閘極上，其是作為位於一上層導線下方的材料層。導體部是與上層導線及該主動區電性連接，且分別位於主動區行的凹陷部之上。
本發明的半導體內存元件包括多個接觸窗，其為形成在主動區行的凹陷部上的導體部。由於在凹陷部處嵌入了導體物質，故可抑制電阻值增加的問題。
本發明提出一種具有上述結構的半導體內存元件的製造方法，其步驟包括形成主動區，此主動區包括多個在第一方向上延伸的主動區列以及多個在第二方向上延伸且具有多個凹陷部的主動區行，其中該第二方向是與該第一方向垂直。之後，在主動區列上形成多數個浮置閘極及多數個控制閘極。然後，在主動區及該控制閘極上形成一層內層絕緣層，以作為位於一上層導線下方的材料層。其後，在主動區行的凹陷部之上形成多個導體部，其與上導線及主動區電性連接。
由於在凹陷部處嵌入了導體物質，故本發明的半導體內存元件可抑制電阻值增加的問題。因此，本發明可以避免因為寫入資料的電流減少所成的電荷保持特性退化的現象。
經由上述可知，本發明是關於一種半導體內存元件及其製造方法，其中半導體內存元件包括主動區、多個浮置閘極及多個控制閘極、一層內層絕緣層與多個導體部。其中主動區包括多個在第一方向上延伸的主動區列以及多個在第二方向上延伸且具有多個凹陷部的主動區行，其中第二方向是與第一方向垂直，浮置閘極及控制閘極是配置在主動區列上。內層絕緣層是配置在主動區及控制閘極上，其是作為位於一上層導線下方的材料層。導體部是與上層導線及該主動區電性連接，且分別位於主動區行的凹陷部之上。
藉由上述技術方案，本發明半導體內存元件至少具有下行優點接觸窗106的位置，是在形成浮置閘103和控制閘104時，在主動區列52和主動區行53交會處之間所形成的凹陷區105上，而且其可將整個凹陷區105的表面覆蓋住。而且，接觸窗106為嵌入導電物質所形成的接觸嵌入物。因此，就源極線的電流路徑方向(沿著圖1-1(a)切線A-A』的方向)而言，本發明的半導體內存元件1可避免矽基底104中形成深溝渠(即在形成浮置閘103和控制閘104的蝕刻製程所形成的溝渠)所造成的源極線阻值增加的現象，且相較於現有習知的半導體內存元件51具有更低的阻值。
此外，由於接觸窗106是形成在主動區列52和主動區行53交會處之間，因此接觸窗106其所佔用的下方的主動區的面積，較少於現有習知半導體內存元件的接觸窗106是形成在主動區列52和主動區行53交會處的情形(請參閱圖3-1(a))。雖然，需考慮接觸阻值增加的影響，但是，隨著近年圖案的小型化，元件隔離的方法已由現有習知的LOCOS方法改變為淺溝渠隔離法(STI)，在形成STI時所進行的溼式蝕刻製程會在主動區101和元件隔離區102之間的邊界上產生凹陷(divot)。因此，在形成控制閘104時更必須進行過度蝕刻，以去除凹陷區中的導體層，因而使得源極線SL之處的基底產生更嚴重的凹陷。然而，源極線SL的基底產生凹陷將使得電流路徑不再是接觸窗106下方的主動區101，而嚴重影響整個電流路徑的阻值。因此，本發明的半導體內存元件1可以避免源極線SL處的基底產生凹陷所造成的影響。故，本發明的半導體元件1可增加寫入資料的電流，改善電荷保持的特性。
綜上所述，本發明特殊結構的半導體內存元件及其製造方法，其具有上述諸多的優點及實用價值，並在同類產品中未見有類似的結構設計公開發表或使用而確屬創新，其不論在結構上或功能上皆有較大的改進，在技術上有較大的進步，並產生了好用及實用的效果，且較現有的半導體內存元件及其製造方法具有增進的多項功效，從而更加適於實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，並為了讓本發明的上述和其他目的、特徵和優點能更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖1-1是本發明一種半導體內存元件結構的示意圖。
圖1-2是本發明一種半導體內存元件結構的示意圖。
圖2-1是本發明一種半導體內存元件的製造方法流程圖。
圖2-2是本發明一種半導體內存元件的製造方法流程圖。
圖2-3是本發明一種半導體內存元件的製造方法流程圖。
圖2-4是本發明一種半導體內存元件的製造方法流程圖。
圖2-5是本發明一種半導體內存元件的製造方法流程圖。
圖3-1是現有習知一種半導體內存元件的示意圖。
圖3-2是現有習知一種半導體內存元件的示意圖。
1、51半導體內存元件52主動區列53主動區行 100矽基底101主動區 102元件隔離區103浮置閘 104控制閘105凹陷區 106接觸窗107、108閘絕緣層 109內層絕緣層110上層導線具體實施方式
為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的半導體內存元件及其製造方法其具體實施方式
、結構、特徵及其功效，詳細說明如後。
本發明的半導體內存元件的接觸窗的導體部是形成在主動區行的凹陷部之中。換言之，接觸窗的導體部是形成在主動區列和主動區行之間的交會處附近，而且是在蝕刻平面結構的浮置閘和控制閘時所形成的凹陷區上。本發明可應用於具有堆迭結構的半導體元件上。
本發明較佳實施例將配合圖式說明如下。圖式系約略繪示以使本發明可被了解。因此，本發明並不限制於實施例。在圖式中，相同或相似的構件系以相同的標記來表示，且亦不再贅述。
一、半導體內存元件結構本發明實施例的一種半導體內存元件的結構將配合圖1-1與圖1-2說明如下。
圖1-1及圖1-2是依照本發明所表示的半導體內存元件的結構示意圖。換言之，是以具有浮置閘的非揮發性內存體來說明半導體內存元件。圖1-1(a)是非揮發性內存體的內存胞的平面結構圖。圖1-1(b)是依照圖1-1(a)的內存胞結構沿著A-A』切線所表示的剖面圖。圖1-1(c)是依照圖1-1(a)的內存胞結構沿著B-B』切線所表示的剖面圖。圖1-2(a)是非揮發性內存體的內存胞的平面結構圖。圖1-2(b)是圖1-2(a)的非揮發性內存體的內存胞的等效電路圖。
請參閱圖1-1所示，在矽基底100中已形成主動區101和元件隔離區102。其中主動區101包括數個主動區列52和數個主動區行53，主動區列52是沿著第一個方向(圖1-1的垂直方向)延伸，而主動區行53則是沿著與第一個方向垂直的第二個方向(圖1-1的水平方向)延伸。在主動區101上形成著第一閘絕緣層107。浮置閘103是分別作為浮置閘極，其是選擇性形成在第一閘絕緣層107及元件隔離區102之上。控制閘104是分別作為控制閘極，其覆蓋第二閘絕緣層108，且是形成在相鄰的浮置閘之間的元件隔離區102之上，且是在浮置閘的行的方向上延伸。亦即，電晶體包括浮置閘103和控制閘104。內層絕緣層109是形成在控制閘104、第一閘絕緣層107以及元件隔離區102上。上層導線110是形成在內層絕緣層109上。接觸窗106是形成在內層絕緣層109之中，且是穿過內層絕緣層109而電性連接主動區101和上層導線110。
請參閱圖1-1(a)所示，接觸窗106的位置是與蝕刻浮置閘103和控制閘104時所形成的凹陷區105重迭，以覆蓋整個凹陷區105的表面。換言之，接觸窗106是形成於主動區列52和主動區行53的交會處之間，以覆蓋兩個相鄰的浮置閘103其相鄰側的縱切面的兩條延伸線之間(圖1-1(a)中線C-C』和線D-D』)的整個表面。此處所述的「覆蓋整個凹陷區的表面」或「覆蓋兩個相鄰的浮置閘103其相鄰側的縱切面的兩條延伸線之間的整個表面」，是指接觸窗106等於或大於凹陷區105，而使得凹陷區被隱藏了。接觸窗106是以接觸嵌入物嵌入於凹陷區105中，其材質為導電物質，其主要的材質例如是鎢。
具有上述結構的半導體內存元件1，其接觸窗106是位於主動區列52和主動區行53的交會處之間，如圖1-1(a)所示。而以此方式建構的功能構件例如是位元線BL、字元線WL、源極線(亦稱為源極/汲極)SL的半導體內存元件如圖1-2(a)所示。此內存元件的等效電路圖如圖1-2(b)所示。
半導體內存元件1為含有浮置閘(浮置閘103)和控制閘(控制閘104)的電晶體，且在電晶體上形成著內絕緣層109和上層導線110。再者，此半導體內存元件1的主動區101是包括數個主動區列52和數個與主動區列52連接的主動區行53。半導體內存元件1亦可具有數個凹陷區105，這一些凹陷區105是在浮置閘圖案化時主動區行遭受蝕刻移除所造成的，其可與主動區行53上方的上層導線110電性連接。
二、半導體內存元件的製造方法半導體內存元件的製造方法將配合圖2-1至圖2-5說明如下。
圖2-1至圖2-5是依照本發明所表示的一種半導體內存元件的製造方法的示意圖。圖2-1(a)至圖2-5(a)為內存胞的平面結構圖。圖2-1(b)至圖2-5(b)是圖2-1(a)至圖2-5(a)的內存胞結構沿著A-A』切線的剖面圖。圖2-1(c)至圖2-5(c)是圖2-1(a)至圖2-5(a)的內存胞結構沿著B-B』切線的剖面圖。圖2-1至圖2-5是圖1-1和圖1-2的半導體內存元件的製造流程圖，其可依照半導體內存元件1的結構做適當的改變。
請參閱圖2-1(a)至圖2-1(c)所示，在矽基底100中形成主動區101和元件隔離區102。
請參閱圖2-2(a)至圖2-2(c)所示，在主動區101上形成第一閘絕緣層107，並在第一閘絕緣層107及元件隔離區102上形成浮置閘103。浮置閘103為一層導電薄膜(其主要是摻雜著雜質的多晶矽)，其可採用已知的CVD、微影、蝕刻技術來形成之。
在整個矽基底100上覆蓋浮置閘後，進行圖案化。此例中，有一些主動區上的浮置閘需被移除，然而，這一些主動區上的第一閘絕緣層107會遭受過度蝕刻，通常其蝕刻達50至70％。之後，請參閱圖2-3(a)至圖2-3(c)，在整個矽基底100上形成第二閘絕緣層108，然後，在第一閘絕緣層108上形成控制閘104。之後，以微影、蝕刻技術移除部份的控制閘104和第二閘絕緣層108，以形成字元線。
其後，請參閱圖2-4(a)至2-4(c)所示，進行蝕刻製程，以將字元線下方以外的浮置閘103移除。之後，請參閱圖2-5(a)至圖2-5(c)，在整個矽基底100上形成內層絕緣層109。之後，進行蝕刻製程，將在形成浮置閘103與控制閘104時於主動區列52和主動區行53交會處之間因蝕刻而形成的凹陷區105上的內層絕緣層109移除，以形成接觸窗開口。接著，在接觸窗開口中嵌入接觸嵌入物，其材質為導電物質，以形成接觸窗106。上述「在形成浮置閘103與控制閘104時於主動區列52和主動區行53交會處之間因蝕刻所形成的凹陷區105」表示平面結構中兩個相鄰的浮置閘103其相鄰側的縱切面的兩條延伸線之間(圖2-5(a)中線C-C』和線D-D』)的位置。凹陷區105是在形成浮置閘103和控制閘104的蝕刻製程中所形成的深度較深的溝渠或溝槽。接觸窗106是形成在凹陷區105的位置上，以使整個凹陷區105被覆蓋住。因此，在蝕刻所形成的溝槽中嵌入導電物質(主要是鎢等)，可以抑制半導體內存元件1其源極線阻值上升的現象。在接觸窗106時，可在接觸窗開口中嵌入的鎢和相當於半導體層的主動區101之間進行可靠度植入。以微影、蝕刻技術形成接觸窗開口之後，可採用已知的離子布植法，將相同於主動區形態的雜質(若主動區101為n型則植入n型雜質)植入其中，之後再於接觸窗開口中嵌入鎢。
因此，依照本發明實施例的半導體內存元件1的製造方法，其步驟包括形成主動區101，主動區101包括數個在第一個方向上延伸的主動區列52和數個在第二方向上延伸且具有數個凹陷區105的主動區行53，其中第二個方向是與第一個方向垂直。其步驟還包括在主動區列52上形成浮置閘極(浮置閘103)和控制閘極(控制閘104)步驟，在主動區101和控制閘極上形成位於上層導線110下方的內層絕緣層109步驟，以及在主動區行53的凹陷區105上形成電性連接上層導線110和主動區101的導體部(接觸窗106)步驟。
依照本發明實施例的半導體內存元件1的製造方法，此半導體內存元件1包括數個具有浮置閘極(浮置閘103)和控制閘極(控制閘104)的電晶體以及形成在電晶體上的內層絕緣層109和上層導線110。其方法包括形成主動區101的步驟，其中主動區101是包括主動區列52以及與主動區列52連接的主動區行53。此外，其方法還包括圖案化浮置閘和移除主動區行53上的特定區域(即區域105)步驟，以及形成電性連接上層導線110和所移除的主動區行53上的預定區域的導體部(接觸窗106)步驟。
依照本發明實施例的半導體內存元件1的製造方法，其步驟包括提供一矽基底100中具有主動區101與元件隔離區102，主動區101包括數個在第一個方向上延伸的主動區列52和數個在第二個方向上延伸且具有數個凹陷區105的主動區行53，其中第一個方向和第二個方向垂直。此外其步驟還包括在主動區101上形成第一閘絕緣層107、在第一閘絕緣層107和元件隔離區102上形成浮置閘103、在浮置閘103上以及未形成浮置閘103的主動區101之上形成第二閘絕緣層108、在第二閘絕緣層108上形成控制閘104、在主動區101和控制閘104上形成位於上層導線110下方的內層絕緣層109以及在主動區行53的凹陷區105上形成電性連接主動區101和上層導線110的接觸窗106等步驟。
三、半導體內存元件的操作本發明的半導體內存元件在進行寫入資料的操作時，電荷可從凹陷區105傳到其所對應的浮置閘103中；而在進行讀取資料的操作時，其變成浮置閘103和控制閘104所構成的電晶體的擴散層，而可作為源極線SL。
請參閱圖2-5(a)所示，由於接觸窗106的位置與元件隔離區102之間有足夠的距離，因此，本發明的半導體內存元件1在圖案化形成接觸窗106時，增加平面結構其橫切方向(切線A-A』方向)的圖案化對準裕度並且可提升產率的穩定性。
以平面結構的橫切方向(切線A-A』方向)來說，本發明的較佳的半導體內存元件中的接觸窗106小，且緊鄰接觸窗106的控制閘104是具有大尺寸。因此，本發明的半導體內存元件1可有效縮減控制閘104的線寬，進而降低源極線的阻值。
半導體內存元件1包括數個具有浮置閘極(浮置閘103)和控制閘極(控制閘104)的電晶體、以及形成在電晶體上的內層絕緣層109和上層導線110。半導體內存元件1亦可包括一主動區101，此主動區101包括數個主動區列52和數個與主動區列52連接的主動區行53。而且，半導體內存元件1具有數個凹陷區105，這一些凹陷區105是在圖案化浮置閘極時，移除主動區行53的基底所形成的，且主動區行53的凹陷區105是與上層導線110電性連接的。
因此，位於電晶體上的上層導線110和圖案化浮置閘時在主動區行53上所形成凹陷區105可電性連接，因此，可以抑制阻值的上升。
發明並不限於上述的實施例。在不脫離本發明的精神範圍內當可做任意的更動或修飾。
具有堆迭結構半導體內存元件者均可採用本發明。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種半導體內存元件，其特徵在於其包括一主動區，其包括多數個在第一方向上延伸的主動區列以及多數個在第二方向上延伸且具有多數個凹陷部的主動區行，其中該第二方向與該第一方向垂直；多數個浮置閘極及多數個控制閘極，其配置在該主動區列上；一內層絕緣層，配置在該主動區及該些控制閘極上，其作為位於一上層導線下方的材料層；以及多數個導體部，其與該上層導線及該主動區電性連接，且分別位於該些主動區行的該些凹陷部之上。
2.一種半導體內存元件，其特徵在於其包括多數個電晶體，其包括多數個浮置閘極與多數個控制閘極；一內層絕緣層與一上層導線形成在該些電晶體上；一主動區，其包括多數個主動區列及多數個與該些主動區列連接的主動區行；以及多數個圖案化該些浮置閘極時所移除的區域，其位於該些主動區行上，其中該上層導線與該些圖案該些浮置閘極時所移除的區域位於該些主動區行上，且彼此電性連接。
3.一種用半導體內存元件的製造方法，其特徵在於其包括以下步驟形成一主動區，其包括多數個在第一方向上延伸的主動區列以及多數個在第二方向上延伸且具有多數個凹陷部的主動區行，其中該第二方向與該第一方向垂直；在該主動區列上形成多數個浮置閘極及多數個控制閘極；在該主動區及該些控制閘極上形成一內層絕緣層，以作為位於一上層導線下方的材料層；以及在該些主動區行的該些凹陷部的上形成多數個導體部，其與該上層導線及該主動區電性連接。
4.一種用半導體內存元件的製造方法，其中該內存元件包括多數個浮置閘極與多數個控制閘極所形成的多數個電晶體，並且在該些電晶體上形成一內層絕緣層與一上層導線，其特徵在於該方法包括以下步驟形成一主動區，其包括多數個主動區列及多數個與該些主動區列連接的主動區行；圖案化該浮置閘極，並移除該主動區行上的多數個預定區域；以及形成多數個導體部，以使該上層導線與該主動區行上所移除的該些預定區域電性連接。
5.一種用半導體內存元件的製造方法，其特徵在於其包括以下步驟形成一元件隔離區與一主動區，其中該主動區包括多數個在第一方向上延伸的主動區列以及多數個在第二方向上延伸的主動區行，其中該第二方向系與該第一方向垂直；在該主動區列上形成一浮置閘極；在該浮置閘極上形成一控制閘極；移除位在該控制閘極下方以外的該浮置閘極；在該元件隔離區與該主動區上形成一絕緣層；以及穿過該絕緣層電性連接該些主動區列與該些主動區行交會處之間的多數個凹陷部。
全文摘要
本發明是關於一種半導體內存元件及其製造方法，其中半導體內存元件包括主動區(101)、多個浮置閘極(103)及多個控制閘極(104)、一層內層絕緣層(109)與多個導體部(106)。其中主動區(101)包括多個在第一方向上延伸的主動區列(52)以及多個在第二方向上延伸且具有多個凹陷部(105)的主動區行(53)，其中第二方向是與第一方向垂直。浮置閘極(103)及控制閘極(104)是配置在主動區列(52)上。內層絕緣層(109)是配置在主動區(101)及控制閘極(104)上，其是作為位於一上層導線(110)下方的材料層。導體部(106)是與上層導線(110)及該主動區(101)電性連接，且分別位於主動區行(53)的凹陷部(105)之上。
文檔編號H01L21/8247GK1617346SQ200410090399
公開日2005年5月18日 申請日期2004年11月12日 優先權日2003年11月14日
發明者招淳也 申請人:沖電氣工業株式會社