基於fpga的交流同步電機控制器及其控制方法
2023-06-12 01:00:06 1
專利名稱：基於fpga的交流同步電機控制器及其控制方法
技術領域：
發明涉及一種基於FPGA的交流同步電機控制器及其控制方法，屬於交流電機控制 器的技術領域。
背景技術：
對於傳統的交流電機控制器設計而言，通常採用專用數字晶片作為主控制晶片，目 前主流的控制晶片為DSP數字處理晶片，同時輔以其它晶片作為數據處理和通訊的接口。 這類主控制晶片通常能夠實現較為複雜的數字運算，但由於片內電路的複雜性造成晶片 功能上的單一，同時在控制上必須遵照一定的時序性，在需要進行多任務處理時常採用 中斷方式，從而造成控制時間上的誤差。
對於FPGA晶片而言，由於採用軟體編程的手段實現片內布局布線，並且在晶片內 部不存在既定的邏輯電路同時可以通過軟體的手段對片內電路進行反覆地修改，從而使 設計出的控制晶片具有實現多進程多功能的控制作用，進而簡化了伺服驅動控制電路的 設計。在精度方面而言，由於FPGA對編程布局布線後的模塊可以進行各種靜態時序分 析，從而可以修正當前電路的延遲時間或時鐘偏差抖動，而對於專用數字晶片因為其片 內電路為既定的邏輯電路，其時序性在晶片開發完成後則成為定值，同時此類晶片對電 路使用的最高頻率在某種意義上低於同價格的FPGA晶片，所以在精度上往往低於同價 格級別的FPGA晶片。因此在伺服驅動系統的設計中FPGA晶片作為主控晶片有很大的 發展空間。
發明內容
本發明目的是針對現有技術存在的缺陷提供一種硬體設計簡化、具有更高速度和精 度數據處理與控制能力的基於FPGA的交流同步電機控制器及其控制方法。 本發明為實現上述目的，採用如下技術方案
本發明基於FPGA的交流同步電機控制器，所述交流同步電機輸入端依次串接功率 電路和所述控制器，所述交流同步電機轉軸上設置光電編碼器，其特徵在於所述控制器 包括由FPGA構成的主控制電路板和接口電路，其中FPGA包括編碼器模塊、電流濾波 模塊、極性轉換模塊、Clark變換模塊、Park變換模塊、反Park變換模塊、定標處理模 塊、電流環PI調節器與電壓轉換模塊、速度環PI調節器、SVPWM數據處理模塊、時序 狀態轉換模塊和速度與電流控制同步時鐘模塊，接口電路包括電流傳感器輸入與 SVPWM輸出接口以及編碼器接口，所述光電編碼器通過編碼器接口接編碼器模塊的輸入端，所述功率電路通過其內部的電流傳感器輸出至電流濾波模塊的輸入端，同時 SVPWM數據處理模塊的輸出端與功率電路得輸入端連接，電流濾波模塊的輸出端依次 串接極性轉換模塊、Clark變換模塊、Park變換模塊、定標處理模塊、電流環PI調節器 與電壓轉換模塊、反Park變換模塊後接SVPWM數據處理模塊的輸入端，編碼器模塊的 輸出端串接速度環PI調節器後接電流PI調節器的輸入端並且為Park和反Park變換提供 當前轉子的轉動位置，速度與電流控制同步時鐘模塊的輸出端分別接SVPWM數據處理 模塊、編碼器模塊、電流濾波模塊、極性轉換模塊、速度環PI調節器模塊，時序狀態轉 換模塊的輸出端分別接編碼器模塊、電流濾波模塊、極性轉換模塊、Park變換模塊、反 Park變換模塊、定標處理模塊、電流環PI調節器與電壓轉換模塊、速度環PI調節器、 SVPWM數據處理模塊和Clark變換模塊的輸入端。
所述的基於FPGA的交流同步電機控制器的控制方法，其特徵在於所述控制方法如
下
編碼器模塊:將所述光電編碼器檢測交流同步電機得到的脈衝信號經過計算得到交流
同步電機轉動中的實際位置和實際反饋速度的大小和方向；
電流濾波模塊將所述電流傳感器檢測得到的交流同步電機輸入電流的PWM佔空比
信號經過數字濾波處理，轉換為相應的佔空比值；
極性轉換模塊將所述的佔空比值按照反饋電流正負極性轉換為相應的極性佔空比； Clark變換模塊將所述的極性佔空比經過空間矢量合成與分解處理，轉換為極性佔
空比的靜坐標分量；
Park變換模塊將所述極性佔空比的靜坐標分量值轉換為極性佔空比的動坐標分量
值；
定標處理模塊將所述極性佔空比的動坐標分量值轉換為相應的電流標么值； 速度環PI調節器通過指定的目標速度與所述的實際反饋速度比較得到速度偏差量，
並將速度偏差量經過數據邏輯運算轉換為交軸電流的目標電流值；
電流PI調節器與電壓轉換模塊採用電流PI調節器將所述目標電流值與反饋電流值
即所述電流標么值進行比較得到電流偏差值，採用電壓轉換模塊將電流偏差值轉換為電
壓偏差值；
反Park變換模塊將電壓偏差值經過轉換為電壓偏差值的靜坐標分量值； SVPWM數據處理模塊將所述電壓偏差值的靜坐標分量值經過扇區判斷運算調節時 間計算以及超調量的處理，輸出相應的PWM信號至功率電路控制所述交流同步電機； 時序狀態轉換模塊通過狀態機FSM將以上模塊按照時序邏輯連接在一起； 速度與電流控制同步時鐘模塊採用增減計數的方式向SVPWM數據處理模塊、編 碼器模塊、電流濾波模塊、極性轉換模塊、速度環PI調節器發送同步控制信號。
本發明的優點在於利用FPGA多進程處理能力同時進行位置、電流傳感器反饋數字 處理以及當前電機運行控制；同時在電流反饋傳感器數字濾波中減小了由於反饋電流值 的系統誤差以及共模抑制比造成的動態誤差；並且在反饋環節利用數字濾波後的極性佔 空比代替反饋電流值進行線性數據轉換因此避免電流值轉換過程中的非線性處理以及乘 法計算中帶來的數據誤差；在電流環和速度環的數據邏輯計算與處理過程中數據的絕對
值和符號位作為數據組合，簡化了編程設計的數據處理；另外在速度環與電流環之間的 控制與刷新過程中提供統一的同步時鐘使得由電流環與速度環計算控制時數據傳輸過程 中由於時序問題造成的誤差得以消除，從而使得交流電機控制器具有更高的控制反應速 度和數據處理能力。
圖1為控制器硬體設計原理圖2為電流數字濾波原理圖3為同步時鐘與時序狀態轉換原理圖4為電流環數據處理方法；
圖5為編碼器位置、速度處理模塊行為仿真時序結果; 圖6為電流傳感器數字濾波處理行為仿真時序結果； 圖7為SVPWM數據處理行為仿真時序結果。
具體實施例方式
下面結合附圖對發明的技術方案進行詳細說明
如圖1、圖3和圖4所示，基於FPGA的交流同步電機控制器，所述交流同步電機 輸入端依次串接功率電路和所述控制器，所述交流同步電機轉軸上設置光電編碼器，其 特徵在於所述控制器包括由FPGA構成的主控制電路板和接口電路，其中FPGA包括編 碼器模塊、電流濾波模塊、極性轉換模塊、Clark變換模塊、Park變換模塊、反Park變 換模塊、定標處理模塊、電流環PI調節器與電壓轉換模塊、速度環PI調節器、SVPWM 數據處理模塊、時序狀態轉換模塊和速度與電流控制同步時鐘模塊，接口電路包括電流 傳感器輸入與SVPWM輸出接口以及編碼器接口，所述光電編碼器通過編碼器接口接編 碼器模塊的輸入端，所述功率電路通過其內部的電流傳感器輸出至電流濾波模塊的輸入 端，同時SVPWM數據處理模塊的輸出端與功率電路得輸入端連接，電流濾波模塊的輸 出端依次串接極性轉換模塊、Clark變換模塊、Park變換模塊、定標處理模塊、電流環 PI調節器與電壓轉換模塊、反Park變換模塊後接SVPWM數據處理模塊的輸入端，編碼 器模塊的輸出端串接速度環PI調節器後接電流PI調節器的輸入端並且為Park和反Park 變換提供當前轉子的轉動位置，速度與電流控制同步時鐘模塊的輸出端分別接SVPWM 數據處理模塊、編碼器模塊、電流濾波模塊、極性轉換模塊、速度環PI調節器模塊，時 序狀態轉換模塊的輸出端分別接編碼器模塊、電流濾波模塊、極性轉換模塊、Park 5S換 模塊、反Park變換模塊、定標處理模塊、電流環PI調節器與電壓轉換模塊、速度環PI 調節器、SVPWM數據處理模塊和Clark變換模塊的輸入端。
各個模塊功能如下
模塊一，編碼器位置、速度處理該模塊在上電初始第一個Z脈衝到來之前首先通 過將混合式光電編碼器發出的霍爾信號轉換為相應的初始位置角度，並且在Z脈衝到來 時給出電機當前的精確位置，通常情況下此位置默認為電機轉動一周的零角度位置，而 後通過FPGA時鐘數據管理器DCM的倍頻作用，產生相應的基準計數頻率對混合式光電編 碼器發出的編碼器四倍頻脈衝進行計數操作，按照M/T算法從而計算出當前交流電機主 軸的當前位置和轉動速度，同時根據4倍頻脈衝輸入的a、 b信號順序判定電機主軸的轉 動方向。在此角度計算過程中由於交流電機與混合式光電編碼器安裝的位置偏差造成Z 脈衝到來時零點的位置偏差，在Z脈衝到來時可將此機械角度偏差計入，以彌補零點位 置偏差。具體的行為仿真結果如圖5所示。
模塊二，電流傳感器數字濾波處理如圖2中所示，首先通過150MHz的基準頻率對 電流傳感器IR2175輸入的PWM信號的執行周期和載波周期進行計數操作，而後分別對執 行周期和載波周期計數脈衝進行數字濾波處理，處理後將執行周期數據值和載波周期數據值進行除法運算從而計算出當前電流傳感器輸出的P麗信號的佔空比數據值。在it匕數 字濾波處理過程中需要處理的問題與處理方法如下所述
1) 執行周期與載波周期的計數電流傳感器IR2175所輸出的P歴波形的頻率為 130KHz，為了能夠較精確的計算其佔空比值的大小，本設計中採用150MHz的計數 頻率作為基頻計數脈衝。計數最大個數在1153左右，對於FPGA寄存器的設iht匕 值比較適中。
2) 載波周期的數字濾波處理—— 一階均化濾波電流傳感器所發出的PWM波形 的頻率為130KHz，但是在實際的計數過程中由於發出的P麗波形與基頻脈衝計數 並不同步，記錄的載波周期數值將在130KHz左右波動，因此本文中採用一階均化 濾波處理的方法根據採樣記錄的此時刻之前的n次脈衝數值與此次的數值求其平 均值。在上電初始時由於只有一次採樣且與實際的電流傳感器的數值相近，同時 在上電初始時電機的轉速並未達到穩定轉速值，所以在上電初始可直接使用採樣 值。
3) 執行周期的數字濾波處理一一c/r/^濾波處理由於執行周期是一個動態變化 值，前一時刻的釆樣值與後一時刻的採樣值之間毫無關係，且當前時刻的採樣值 反映了此時刻的電動機的轉子電流變化狀況，所以在實際的濾波處理過程中不能 像載波周期使用均化濾波處理。^V&是指由於共模抑制比的存在，造成採樣電 流的偏差值，即電流傳感器所輸出的P麗佔空比值將發生變化。c/F/^的存在將 使得所測PWM佔空比在電機勻速轉動過程中產生波動，從而使得最終輸出的SVPWM 控制波形發生變化，進而導致電機轉速的波動。在實際電機控制過程中此波動是 無法完全消除的，在此為了減小佔空比值的波動，本設計中利用載波周期的一階 均化值與實際計數值的差值作為執行周期的補償值，從而可以緩解佔空比的波動。
4) 佔空比的除法運算在設計中對於佔空比的求解本文使用除法進行運算，除法運 算不僅可以求解出相應的佔空比值同時可以消除溫度漂移帶來的誤差。
除了上述4點外還有電流傳感器度量偏差值的消除問題，理論上電流傳感器所輸出 的PWM的佔空比為5(m時，即電流偏差值為0，但實際值在佔空比為50%處並不為0，此 處的消除方案是在電機上電時延遲電流環計算一小段時間，而後將逆變器的上橋臂斷開， 下橋臂接通，即在此段時間內電流傳感器輸出的佔空比值應為0%，而通過在此時間內改 變下橋臂的開關狀態此時的電流傳感器將會測到電流採樣值的微小波動，從而可以計算 出電流傳感器的度量偏差值。經過電流傳感器數字濾波模塊處理中的行為仿真結果如圖6 所示。
模塊三，極性佔空比數據轉換在電流傳感器數字處理模塊中輸出的是非極性的佔 空比數據值，此值並不具有正負性，本設計方案中使用10位數據鎖存器將佔空比數據值 鎖存，此佔空比值與實際電流值具有一定的線性關係，由於所使用的電流傳感器IR2175 佔空比與電流值的線性關係範圍在5% 95%左右，所以常採用査找表或乘法操作進行佔空 比數據和電流值之間的數據轉換，然而此類處理方式明顯增加了對FPGA有限資源的實際 使用量，為了減少對FPGA的資源使用同時考慮到在整個電流環反饋通道數據計算處理過 程均為線性計算過程，因此可以將無符號的佔空比數值轉換為有符號的極性佔空比數據 代替實際反饋電流值在電流反饋通道進行線性數據處理。具體的極性佔空比轉換是將10 位無符號的佔空比數值以2048為零點分界限，小於2048的將其最高位作為符號位取值 為l，其餘各位數據值不變作為當前的極性佔空比數據值，大於2048的最高位符號位取 值為0，其餘各位數據值不變作為正的極性佔空比數據值。
模塊四，Clark變換將反饋的三相電流極性佔空比數據值合成為單相的空間復矢
量電流值，而後向靜坐標進行投影，即實現三相 流/ 、 z'v、 ^至兩相靜坐標電流/。與^的轉換。由於在實際的硬體設計中電流傳感器IR2175隻採樣了 V和W兩相的電流，所以此 處的坐標軸轉換公式為
模塊五，Park與反Park變換:此模塊採用FPGA開發軟體中自帶的IP核——C0RDIC 坐標旋轉核進行復用的方法實現靜坐標與動坐標之間的相互轉換。以下為Park和反Park
變換的具體運算公式，其中^與/9為動坐標電流值，^與^為反Park變換中的靜坐標電
壓值，t^與^為反Park變換中的靜坐標電壓值 Park變換公式
^ = ffl cos ^ + ^ sin ^ ( 2 )
z; = -z; sin P + z; cos ^
反Park變換公式
= wrf cos ^ - sin ^ ( 3 )
w65 =sin P + cos P
模塊六，定標處理由於在後續電流PI調節器和電壓轉化處理中涉及到非線性的計 算與數據處理，所以在將電流反饋通道數據值傳送至電流PI調節器之前事先將極性佔空 比線性處理後的數據值轉換為相應的電流值同時為了後續計算處理的方便將相應的電流 值進行標么化處理，從而在定標處理模塊輸出的是電流標么值。
模塊七，電流PI調節器與電壓轉換處理在設計中考慮到微分調節主要是針對控制 的動態性能，而此處使用電流傳感器採樣電流偏差值至電流反饋數字濾波處理以及電流 反饋通道的線性計算，整個過程所花費的時間相當短暫，同時考慮到微分調節邏輯計算 和編程的複雜程度所以此處只使用比例積分對電流目標值和反饋值的差值，即電流偏差 值進行調節。其基本的PI調節計算公式如下
/。(") =/。("- 1) + 、人(")+ f— f/A(" — 1)
同時由於電流環主通道採用的是電壓控制逆變器調節算法，所以需要將調節後的電流偏 差值轉換為電壓值，具體計算的基本公式如下
",="d + (,,(")-;rf("-i))-"r" 、oj
模塊八，速度環PI調節器通過將輸入的目標速度和反饋實際速度進行比較輸出速
度偏差值，而後將速度偏差值經過比例積分調節器輸出電流環交軸分量的目標電流參考值。
在上述模塊七和模塊八處理過程中由於初始輸入的目標值與反饋值之間相差過大，
造成最終輸出誤差量由於積分的慣性作用造成後續空間矢量SVPWM模塊調節信號輸出波 形由於超調而失真，因此必須對調節輸出值作出限制，以避免調節失真。
模塊九，svpmi數據處理SVP麗即空間矢量調製方案即將調製處理後輸入的電壓偏差值經過扇區判斷、輸出控制電平信號持續時間計算、過調製判斷和處理以及死區處理 等輸出相應的6路橋臂控制P麗信號。其行為仿真結果如圖7所示。
模塊十，時序狀態轉換由於FPGA獨立模塊化的設計，需要將以上各模塊按照一定 的時序串接起來以便實現對交流電機的控制。本設計中採用狀態機FSM對各模塊的數據 處理和計算進行控制，如圖3中各模塊的實現順序所示。
模塊十一，速度與電流控制同步時鐘在整個交流電機控制器的設計中，為了達到
最終輸出符合逆變器開關時序的要求，同時在電流環和速度環數據計算和處理過程中反 饋通道的電流值和速度值應保持不變的調節。本設計以逆變器的開關頻率為基準，將
SVP麗輸出信號刷新時間、電流環計算刷新時間、速度調節器計算刷新時間、電流傳感器
數字濾波鎖存時間以及編碼器反饋當前電機主軸位置和速度鎖存時間使用統一的同步信
號進行控制。具體的同步信號至各模塊如圖3中所示。
在以上模塊的處理過程中當算法確定後，則數據的運算與處理成為實際編程操作的 關鍵，在數據處理過程中包含兩方面的主要問題-
l數據位數的選取，對於數據位數地選取，雖然位數個數越多，對應的計算精度越
高但是相應的FPGA的內存佔用量也就越大，同時也增加了計算的複雜度，由於FPGA的 運算主要是通過移位操作和加操作實現，所以當複雜度提高，那麼相應移位和相加次數 也會相應增加，對應於微觀電路而言，即增加了輸入量與移位相加輸出量通道之間的時 間並且可能造成與期望到達時間的偏差。
2符號數的設定，由於在電流環與速度環的設計過程中存在著大量的加減運算，所 以有符號數的處理則成為計算結果正確與否的關鍵，通常的設計方法是將負數進行取反 加1操作，同時以最高位作為符號位，那麼在每次的運算過程中就必須對輸入的運算數 據進行判別和取絕對值操作，此將導致編程工作量的增加。
針對以上兩個問題，本文中所採取的方法是
1從反饋通道的最底層數據處理開始對其所取位數進行計算，即採用自下而上的方 法，由於最底層的數據即電流傳感器反饋的電流佔空比數據，因此由此開始進行操作對 數據位數進行處理。由上文電流傳感器模塊的設計可知，在佔空比計算中考慮到取值精 度與後續電流反饋通道計算方便佔空比值取無符號12位數即取值範圍為0、095。
2對於有符號數，則最高位取為符號位，其它數據位均取為數據的絕對值。
具體的電流環的數據處理方法與位數設定如圖6所示。
權利要求
1、一種基於FPGA的交流同步電機控制器，所述交流同步電機輸入端依次串接功率電路和所述控制器，所述交流同步電機轉軸上設置光電編碼器，其特徵在於所述控制器包括由FPGA構成的主控制電路板和接口電路，其中FPGA包括編碼器模塊、電流濾波模塊、極性轉換模塊、Clark變換模塊、Park變換模塊、反Park變換模塊、定標處理模塊、電流環PI調節器與電壓轉換模塊、速度環PI調節器、SVPWM數據處理模塊、時序狀態轉換模塊和速度與電流控制同步時鐘模塊，接口電路包括電流傳感器輸入與SVPWM輸出接口以及編碼器接口，所述光電編碼器通過編碼器接口接編碼器模塊的輸入端，所述功率電路通過其內部的電流傳感器輸出至電流濾波模塊的輸入端，同時SVPWM數據處理模塊的輸出端與功率電路的輸入端連接，電流濾波模塊的輸出端依次串接極性轉換模塊、Clark變換模塊、Park變換模塊、定標處理模塊、電流環PI調節器與電壓轉換模塊、反Park變換模塊後接SVPWM數據處理模塊的輸入端，編碼器模塊的輸出端串接速度環PI調節器後接電流PI調節器的輸入端並且為Park和反Park變換提供當前轉子的轉動位置，速度與電流控制同步時鐘模塊的輸出端分別接SVPWM數據處理模塊、編碼器模塊、電流濾波模塊、極性轉換模塊、速度環PI調節器模塊，時序狀態轉換模塊的輸出端分別接編碼器模塊、電流濾波模塊、極性轉換模塊、Park變換模塊、反Park變換模塊、定標處理模塊、電流環PI調節器與電壓轉換模塊、速度環PI調節器、SVPWM數據處理模塊和Clark變換模塊的輸入端。
2、 如權利要求1所述的基於FPGA的交流同步電機控制器，其特徵在於所述光電編碼器為混合式光電編碼器。
3、 一種如權利要求1所述的基於FPGA的交流同步電機控制器的控制方法，其特徵在於所述控制方法如下編碼器模塊:將所述光電編碼器檢測交流同步電機得到的脈衝信號經過計算得到交流同步電機轉動中的實際位置和實際反饋速度的大小和方向；電流濾波模塊將所述電流傳感器檢測得到的交流同步電機輸入電流的PWM佔空比信號經過數字濾波處理，轉換為相應的佔空比值；極性轉換模塊將所述的佔空比值按照反饋電流正負極性轉換為相應的極性佔空比；Clark變換模塊將所述的極性佔空比經過空間矢量合成與分解處理，轉換為極性佔空比的靜坐標分量；Park變換模塊將所述極性佔空比的靜坐標分量值轉換為極性佔空比的動坐標分量值；定標處理模塊將所述極性佔空比的動坐標分量值轉換為相應的電流標么值；速度環PI調節器通過指定的目標速度與所述的實際反饋速度比較得到速度偏差量，並將速度偏差量經過數據邏輯運算轉換為交軸電流的目標電流標么值；電流PI調節器與電壓轉換模塊採用電流PI調節器將所述目標電流標么值與反饋電流值即所述電流標么值進行比較得到電流偏差值，採用電壓轉換模塊將電流偏差值轉換為電壓偏差值；反Park變k模塊將電壓偏差值經過轉換為電壓偏差值的靜坐標分量值；SVPWM數據處理模塊將所述電壓偏差值的靜坐標分量值經過扇區判斷運算調節時間計算以及超調量的處理，輸出相應的PWM信號至功率電路控制所述交流同步電機；時序狀態轉換模塊通過狀態機FSM將以上模塊按照時序邏輯連接在一起；速度與電流控制同步時鐘模塊採用增減計數的方式向SVPWM數據處理模塊、編碼器模塊、電流濾波模塊、極性轉換模塊、速度環PI調節器發送同步控制信號。
4、如權利要求3所述的基於FPGA的交流同步電機控制器的控制方法，其特徵在於所述電流濾波模塊的數字濾波處理方法包括如下步驟1) 執行周期與載波周期的計數通過基準頻率對電流傳感器檢測得到的PWM佔空比信號的執行周期和載波周期進行計數操作分別得到執行周期脈衝數值和第n次載波周期脈衝數值，其中n為自然數；2) 載波周期的數字濾波處理即一階均化濾波將n次載波周期脈衝數值經過一階均化濾波得到一階均化值；3) 執行周期的數字濾波處理即dF/A濾波處理將執行周期脈衝數值經過c/r/^濾波處理後加入度量偏差值得到實際執行周期；4) 佔空比的除法運算將步驟3)所述的實際執行周期除以步驟2)所述的一階均化值得到佔空比值。
全文摘要
本發明公布了一種基於FPGA的交流同步電機控制器及其控制方法，本發明利用FPGA同時進行編碼器、電流傳感器反饋數字處理以及對當前電機運行控制；同時在電流反饋傳感器數字濾波中減小了由於反饋電流值的系統誤差以及共模抑制比造成的動態誤差；並且在反饋環節利用數字濾波後的極性佔空比代替反饋電流值進行線性數據轉換因此避免電流值轉換過程中的非線性處理以及乘法計算中帶來的數據誤差；在電流環和速度環的數據邏輯計算與處理過程中利用數據的絕對值和符號位作為數據組合，簡化了編程設計的數據處理；另外在速度環與電流環之間的控制與刷新過程中提供統一的同步時鐘使得由電流環與速度環計算控制時數據傳輸過程中由於時序問題造成的誤差得以消除。
文檔編號H02P6/14GK101645685SQ20091003509
公開日2010年2月10日 申請日期2009年9月15日 優先權日2009年9月15日
發明者力 王, 王志東, 蔡祺祥, 馬萬太 申請人:南京航空航天大學